JPH0251356A

JPH0251356A - パルス制御回路

Info

Publication number: JPH0251356A
Application number: JP63199475A
Authority: JP
Inventors: Yoshiro Kato; 芳朗加藤
Original assignee: Toyoda Automatic Loom Works Ltd
Current assignee: Toyota Industries Corp
Priority date: 1988-08-10
Filing date: 1988-08-10
Publication date: 1990-02-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　　要〕第１の発明はスイッチング素子の導通時間を制御する制
御量に応じたパルス信号のオンパルス幅が、所定の最小
値より小さくなるとき、そのパルス信号のオンパルス幅
及び周期を共に広げ上記最小値以上のオンパルス幅のパ
ルス信号を出カスるものである。

また、第２の発明は制御量に応じたパルス信号のオフパ
ルス幅が、所定の最小オフパルス幅より小さくなるとき
、そのパルス信号のオン、オフのデユーティ比を保ち、
周期を所定数倍して、オフパルス幅が上記最小オフパル
ス幅以上となるパルス信号を出力するものである。

（産業上の利用分野〕本発明はスイッチング素子をオン、オフ制御するパルス
信号を作成するパルス制御回路に関する。

〔従来の技術〕

従来、バイポーラトランジスタ等のスイッチング素子の
導通時間の制御では、スイッチング素子に供給するパル
ス信号の周期を一定にしてオン時間を可変する制御、あ
るいはパルス信号のオン時間を一定にして周期を可変す
る制御等のパルス幅制御が行われている。

第８図はモータ駆動回路の一例を示す図であり、トラン
ジスタ１１の導通時間を制御してＤＣモータ１２の回転
数を制御するものである。このトランジスタ１１のベー
スに第１σ図に示すような周期Ｔが一定で、オン時間ｔ
。７が変化するパルス信号を供給してモータの回転数を
制御した場合、デユーティ比Ｄｕｔｙ＝ｔ、ｆｉ／Ｔを
しだいに小さくしてパルス信号のオン時間ｔｏｎを短く
していくと、第９図に示すようにモータ電流の平均値は
しだいに減少し回転数が低下する。

〔発明が解決しようとする課題〕

しかしながら、従来のパルス幅制御では、スイッチング
素子の導通時間を短くする方向の制御では、パルス信号
のオン時間を短くしても、それ以上スイッチング素子の
導通時間が短くならない下限の値が存在し、さらにオン
時間を短くしていくと、スイッチング素子がオフ状態と
なり、制御上の不連続点が生じるという問題点があった
。また、スイッチング素子の導通時間を長くする方向の
制御では、個々のスイッチング素子のオフ特性によりパ
ルス信号のオン時間をそれ以上長くすると、スイッチン
グ素子をオフできず、１００％の導通量となってしまう
オン時間の上限値、即ちオフ時間の下限値が存在する為
、細かい制御が実現できないという問題点があった。

本発明は上記問題点に鑑み、スイッチング素子を広い制
御範囲にわたってオン、オフ制御できるパルス制御回路
を提供することを目的とする。

〔課題を解決するための手段〕

第１図及び第２図は第１及び第２の発明の原理説明図で
ある。

第１図において、パルス信号生成手段１はスイッチング
素子の導通時間を制御する制御量に応じたパルス信号を
生成し、パルス幅判別手段２はパルス信号生成手段１で
生成されたパルス信号のオンパルス幅が所定の最小値以
上か否かを判別する。

そして、パルス信号制御手段３は上記パルス幅判別手段
２で上記パルス信号のオンパルス幅が上記最小値以上で
ないと判別されたとき、オンパルス幅を上記最小値以上
となるよう、パルス信号のオンパルス幅及び周期を所定
数倍し、その所定数倍したパルス信号を出力する。

また、第２図において、パルス幅判別手段４はパルス信
号生成手段１で生成されたパルス信号のオフパルス幅が
所定の最小オフパルス幅以上か否かを判別する。パルス
信号制御手段５は上記パルス幅判別手段４でオンパルス
幅が上記最小オフパルス幅以上でないと判別されたとき
、パルス信号のオン、オフのデユーティ比を保って、オ
フパルス幅を上記最小オフパルス幅以上となるよう、そ
の周期を所定数倍し、その所定数倍したパルス信号を出
力する。

〔作　　用〕

上記構成において、例えばスイッチング素子の平均導通
時間を減らす方向で制御が行われると、パルス信号生成
手段１からは順次オンパルス幅の狭くなるパルス信号が
出力される。そして出力されたパルス信号のオンパルス
幅が所定の最小値より小さくなったのが判別されると、
パルス信号制御手段３は上記パルス信号のオンパルス幅
を最小値以上となるよう、パルス信号のオンパルス幅及
び周期を所定数倍したパルス信号を出力する。

従ってパルス信号のオンパルス幅が所定の最小値より小
さくなる制御範囲でも、周期及びオンパルス幅を所定数
倍することにより制御を可能にすることができる。

また、スイッチング素子の導通時間を増やす方向の制御
では、パルス信号生成手段１からは順次オンパルス幅の
広く、つまりオフパルス幅が狭くなるパルス信号が出力
される。そして出力されたパルス信号のオフパルス幅が
所定の最小オフパルス幅より小さくなったのが、パルス
幅判別手段４で判別されると、パルス信号制御手段５は
上記パルス信号のオン、オフのデユーティ比を保って、
オフパルス幅が上記最小オフパルス幅以上となるよう、
その周期を所定数倍したパルス信号を出力する。

従って、パルス信号のオフパルス幅が所定の最小オフパ
ルス幅より小さくなる制御範囲でも、元のデユーティ比
を保って周期を所定数倍することにより制御を可能にす
ることができる。

〔実　　施　　例〕

以下、本発明の実施例を第３図〜第１０図を参照しなが
ら説明する。

第３図は本発明の第１の実施例のクロック制御回路の主
要部の回路構成を示すブロック図である。

同図にはパルス信号を生成するパルス信号生成手段は図
示していないが、−ａ的なパルス生成回路により実現し
ており、スイッチング素子に対する制御量に応じたパル
ス信号のオン時間Ｄ　Ｏｆｌ及び周期Ｄｒを出力してい
る。以下の説明ではパルス信号のオン時間り、ｎ（オン
パルス幅に対応する）、周期り、及び最小オン時間Ｄ　
ｍａｎ等はデジタルデータを示しており、後述する回路
各部はそのデジタルデータの処理を行う。また、以下で
述べる最小オン時間Ｄ　ｓｉｎは、スイッチング素子に
供給するパルス信号のオン時間を次第に短くしていった
とき、スイッチング素子のオン時間をそれ以上短くでき
ないパルス信号のオン時間の下限値を意味しており、バ
イポーラトランジスタであれば、トランジスタの遅延時
間、蓄積時間等により定まる値である。従ってパルス信
号のオン時間を、上記最小オン時間を下まわってさらに
短くしていくと、スイッチング素子は非導通状態となる
。

第３図において除算回路２１は最小オン時間Ｄ　ｍ１ｎ
を指示されたパルス信号のオン時間Ｄ　ｏｎで除算し、
除算結果に小数部が生じたら小数部を切り上げた値を除
算値Ｄｎとして出力する回路である。即ち、除算回路２
１からはり。ｌｌ≧Ｄ　ｍ１ｎの時、除算値りいとして
「１ｊが出力され、Ｄ、ｎ＜Ｄ、ｉ。

のときＤｆｆｉ、□／Ｄ０７の除算結果の小数部を切り
上げた「２」以上の整数値が出力される。この除算回路
２１はパルス信号のオンパルス幅を判別するパルス幅判
別手段２に対応する。

乗算器２２は指示されたオン時間り。７に除算回路２Ｉ
から出力される除算値Ｄｎを乗算する回路であり、乗算
結果をパルス信号のオン時間Ｄｙとしてパルス発生器２
５に出力する。即ち指示されたパルス信号のオン時間り
。ｆｉが最小オン時間Ｄ　ｓ　ｉ□以上（Ｄ、ゎ≧Ｄ−
ｔｎ）のときは、オン時間Ｄ　ｏｎにＤｎ＝１が乗算さ
れ、指示されたオン時間Ｄ　ｏｎがそのまま出力される
。一方、オン時間Ｄ　６１１が最小オン時間Ｄ　ｍａｎ
より小さい（Ｄ、、＜Ｄ、、ｎ）ときには、Ｄ□ｎ／Ｄ
ｏ、、の除算結果の小数部を切り上げた値がＤ　ｏｎに
乗算され、最小オン時間Ｄ　ｗ＋　ｉ　ｎより大きい値
がパルス信号のオン時間ＤＶとしてパルス発生器２５に
出力される。

乗算器２３は上述した除算回路２１からの除算値Ｄ７を
、指示された周期Ｄ↑に乗算する回路であり、その乗算
結果Ｄｘをパルス信号の周期Ｔとしてクロック発生回路
２４に出力する。この乗算器２３も上記の乗算器２２と
同様に機能し、指示されたオン時間り。０が最小オン時
間Ｄ　ａｋｉｎ以上のときにはＤ丁に「Ｉ」を乗算した
結果、即ち指示された周期Ｄｒがそのままクロック発生
回路２４に出力される。一方、オン時間Ｄ　ｏｎが最小
オン時間より小さい時には、Ｄ□ｎ／Ｄｏｆｌの演算結
果の小数部を切り上げた値Ｄ７を周期ＤＴに乗算した結
果が、周期ＤＸとしてクロック発生回路２４に出力され
る。

クロック発生回路２４は乗算器２３から出力される周期
Ｄ×のクロック信号を生成する回路であり、生成した周
期ＤＸのクロック信号をパルス発土器２５に出力する。

パルス発生器２５はクロック発生回路２４から出力され
る周期り、のクロック信号と乗算器２２から出力される
オン時間ＤＹとから定まるパルス信号を生成して出力す
る回路であり、この生成されたパルス信号によりスイッ
チング素子のオン、オフ制御が行われる。

即ち、パルス発生器２５からは指示されたオン時間り。

ｌｌが最小オン時間Ｄｓｉ。以上のときには、指示され
たオン時間Ｄ　Ｏｆｉ及び周期Ｄ７のパルス信号がその
まま出力される。一方オン時間り。ｆｉが最小オン時間
Ｄ　ｓｉｎより小さいときには、Ｄ　＋＊１ｎとＤ　ｏ
ｎから得られる除算値Ｄｆｉで元のオン時間Ｄ　ｏｎ及
び周期り、を乗算した結果が、最終的なパルス信号のオ
ン時間Ｄ　ｏｎ及び周期Ｄｒとして出力される。これら
、乗算器２２，２３、クロック発生回路２４及びパルス
発生回路２５はパルス信号制御手段３に対応する。

従ってスイッチング素子に対する制御量が少なく、制御
量に対応して指示されるオン時間Ｄ　ａｎが、最小オン
時間Ｄｙ５Ｌｎより小さくなり、スイッチング素子のオ
ン時間をそれ以上短くできない場合でも、オン時間Ｄ　
ａｎを最小オン時間以上に伸ばし、同時にそのときのオ
ン時間の補正量で周期り、を伸ばすことにより、少ない
制御量に対応してスイッチング素子の平均導通時間を短
くすることができる。その結果最小制御範囲の下限を零
点付近まで近づけることができる。

次に本発明の第２の実施例の動作を第４図のフローチャ
ートに基づいて説明する。

以下の実施例の回路構成は特には図示しないがＣＰＵ、
ＲＡＭ及びパルス作成部等を有し、ＣＰＵの制御の基に
以下の処理が実行される。

第４図において、スイッチング素子に対する制御量に対
応したパルス信号のオン時間としてｔｏ。

＝ａが与えられると、まずステップＳＩにおいてレジス
タｎにｒｌＪを設定する。そして次のステップＳ２で指
示されオン時間ａが最小オン時間Ｔ−ｅｔｆｌ＝　ｂ　
６以上かどうかを判別する。ａ≧ｂ。

であれば、即ち指示されたオン時間ａが最小オン時間ｂ
６以上であれば、ステップＳ３に移り、オン時間ａ及び
周期Ｔにそれぞれ「ｎ」　（この場合ｎ＝１）を乗算し
、乗算結果をそれぞれレジスタａ及びＴに格納する。そ
してこれらレジスタａ及びＴの値を、スイッチング素子
に供給するパルス信号のオン時間ｔ。ｎ、周期Ｔとして
出力する。

一方、ステップＳ２においてａ＜ｂ、であれば、即ち指
示されたパルスのオン時間ａが最小オン時間ｂｅより短
いときには、ステップＳ５に進みレジスタｎの値をｒｌ
Ｊインクリメントする。そして次のステップＳ６で最小
オン時間ｂ０をレジスタｎの値で除算し、除算結果をレ
ジスタｂに格納する。その後、ステップＳ７においてオ
ン時間ａがレジスタｂの値以上かどうかを判別する。オ
ン時間ａがレジスタｂの値より小さければ（ａ＜ｂ）、
ステップＳ５に戻り上述したステップＳ５〜Ｓ。

の処理を繰り返す。このようにして順次「ｌＪずつイン
クリメントしたｎの値で最小オン時間ｂ０を除算した値
すが、そのとき指示されたオン時間ａ以下となると、前
述したステップＳ、に移る。

そしてそのｎの値をオン時間ａ及び周期Ｔに、それぞれ
乗算し、乗算結果をパルス信号のオン時間ｔｏｎ及び周
期Ｔとして出力する。

第６図は上述の処理により作成されるパルス信号波形を
示す図である。例えば、パルス信号のオン時間としてａ
＝ｏ、８ｂｏが指示されるとａ≧ｂ、／ｎとなるような
ｎの値、この場合ｎ＝２が求められる。そして同図（１
）に示すように指示されたオン時間０．８　ｂ　ｏの２
倍のオン時間１．６　ｂ　ｏ、及び２倍の周期２Ｔのパ
ルス信号が作成される。

また、オン時間としてａ＝ｏ、４ｂｏが指示されると、
ａ≧ｂａ／・ｎとなるようなｎの値としてｎ＝３が求め
られる。そしてオン時間０．４　ｂ　ｏ及び周期Ｔがそ
れぞれ３倍されて、同図（２）に示すようにオン時間１
，２ｂｏ、周期３Ｔのパルス信号が作成される。

上述の場合には、元のパルス信号のデユーティ比０．８
ｂｏ／Ｔと０．４ｂＯ／Ｔをそのまま保って、パルス信
号を作成しているので、０．８ｂＯ／Ｔ、０．４　ｂ　
ｏ　／　Ｔに相当する制御量であっても、スイッチング
素子の制御が可能となる。

以上のように上記実施例はスイッチング素子をオン、オ
フ制御するためのパルス信号のオン時間ａが、スイッチ
ング素子の特性により定まる最小オン時間ｂ０より小さ
いときに、ａ≧ｂｏ／ｎとなるような数値ｎを求め、ス
イッチング素子に対するオン、オフの制御量に応じて定
まるオン時間ａ及び周期Ｔを、それぞれ１倍した値、ｎ
Ｘａ及びｎＸＴのオン時間も。１及び周期Ｔを持つパル
ス信号をスイッチング素子に供給するものである。

即ちスイッチング素子のオン時間を短くする方向の制御
が行われ、指示されたパルス信号のオン時間ａが最小オ
ン時間ｂｏより小さくなるような場合にも、周期Ｔをオ
ン時間ａと共に伸ばして元のパルス信号のデユーティ比
を保って、パルス信号のオン時間ａを最小オン時間以上
としている。従って、スイッチング素子の平均オン時間
を、制御上の不連続点を生じることなく広い範囲で制御
できる。

次に本発明の第３の実施例の動作を第５図のフローチャ
ートに基づいて説明する。

この実施例ではスイッチング素子に対する制御量が大き
く、指示されたパルス信号の１７時間ａがスイッチング
素子のオフ特性で定まる最大オン時間Ｃに等しいか、あ
るいは超える場合について説明する。最大オン時間Ｃと
は、スイッチング素子をオフするためのパルス信号のオ
フ時間（オフパルス幅に対応する）の下限値を周期Ｔか
ら減算して得られる値であり、オン時間が最大オン時間
Ｃより大きくなるパルス信号を供給してもスイッチング
素子の導通時間を可変させることはできない。

まず、第５図のステップＳＩｏにおいて、レジスタｎに
初期値として「１」を設定する。そして次のステップＳ
１１で指示されたパルス信号のオン時間ａが最大オン時
間Ｃ以下かどうかを判別する。

ａ≦Ｃであれば、即ちパルス信号のオン時間ａが最大オ
ン時間Ｃ以下であれば、ステップＳＩ２に移り周期Ｔに
レジスタｎの値（この場合ｎ＝１）を乗算して、乗算結
果を周期Ｔとする。そしてステップ３１１において、指
示されたオン時間ａと周期Ｔのパルス信号を出力する。

一方、ステップ３目においてａ＞Ｃであれば、即ちパル
ス信号のオン時間ａが最大オン時間Ｃを超えるときには
、ステップＳＩ４に進み最大オン時間Ｃに周期Ｔを加算
した値を、新たに最大オン時間Ｃとして設定する。ここ
で最大オン時間Ｃに周期Ｔを加算しているのは、周期Ｔ
を２倍にした場合にも、スイッチング素子の動作条件が
同じならスイッチング素子のオフに要する時間はほぼ同
じだからである。

次のステップＳＩ８においては、レジスタｎの値を「１
」インクリメントしてその結果をレジスタｎに格納する
。そしてレジスタｎの値を指示されたオン時間ａに乗算
して、乗算結果を新たなオン時間ａとして設定する。そ
の後ステップＳＩＴにおいて、新たに求めたオン時間ａ
が、最大オン時間Ｃ以下かどうかを判別する。ａｒｃで
あれば、再び上述したステップｓ＋４〜Ｓｌ’ｌを実行
し、順次レジスタｎの値をインクリメントとしてａ≦Ｃ
となるようなｎの値を求める。

このようにしてａ≦Ｃとなったなら、ステップ３１２に
進み周期Ｔに上述の処理で求めたレジスタｎの値を乗算
して、乗算結果を新たな周期Ｔとして設定する。そして
次のステップＳ１３において、上記ステップ３１６で算
出した元のオン時間を１倍したオン時間ａと、同様にス
テップＳ１２で算出した元の周期を１倍した周期Ｔとを
持つパルス信号を作成してスイッチング素子に出力する
。

第７図は上述の処理により作成されるパルス信号波形を
示す図である。

今、スイッチング素子の最大オン時間Ｃが周期Ｔの８０
％（０，８７）であるとする。指示されたパルス信号の
オン時間ａがａ＝ｏ、９Ｔであればａ≦ｃ＋　（ｎ−１
）　’ｌ’となるようｎの値、この場合ｎ＝２が求めら
れる。そして指示されたオン時間０．９７及び周期Ｔが
２倍され、同図（１）に示すようにオン時間１．８Ｔ及
び周期２Ｔのパルス信号が出力される。このパルス信号
のデユーティ比は９０％であり、指示された元のパルス
信号のデューティ比９０％（０，９７／Ｔ）と同じであ
り、９０％の制御量を実現している。

以上のように、上記実施例ではスイッチング素子に対す
る制御量が大きく制御量に対応したパルス信号のオン時
間ａが、スイッチング素子の最大オン時間Ｃを超えるよ
うな場合にも、オン時間ａと周期Ｔと共に伸ばし、しか
もその拡張した周期における最大オン時間を超えないよ
うなオン時間のパルス信号を出力するようにしている。

従ってスイッチング素子の実効的な導通期間をより広い
範囲まで制御でき、スイッチング素子のオン、オフのデ
ユーティ比を１００％近くまで連続して可変することが
できる。

尚、上記実施例では周期Ｔを一定としてパルス信号のオ
ン時間を可変させる場合について説明したが、もちろん
オン時間を一定にして周期Ｔを可変する場合、あるいは
周期、オン時間の両方を可変する場合についても適用で
きる。

また、上述したデジタル処理によるオン時間制御ばかり
でなく、アナログのパルス発生回路がらの出力信号のオ
ンパルス幅を検出してパルス幅を制御してもよい。

〔発明の効果〕

本発明によればスイッチング素子の制御範囲を、零点付
近あるいはデユーティ　１００％付近まで広げることが
でき、より滑らかな制御を実現することができる。また
、オンパルスの最小値あるいは最大値を境として周期を
伸ばしているので、スイッチング損失を低減することが
できる。さらに、スイッチング素子の動作に必要なオン
パルス幅の信号を出力しているので、スイッチング素子
に対する無駄な駆動電流の供給を防ぐことができる。

【図面の簡単な説明】

第１図及び第２図は本発明の原理説明図、第３図は本発
明の第１の実施例の回路構成を示すブロック図、第４図は本発明の第２の実施例の動作を説明するフロー
チャート、第５図は本発明の第３の実施例の動作を説明するフロー
チャート、第６図は第２の実施例の出力パルス信号波形を示す図、第７図は第３の実施例の出力パルス信号波形を示す図、第８図はモータ駆動回路の一例を示す図、第９図は第７
図のモータ電流とデユーティ比の関係を示す図、第１−０図は従来のパルス信号波形を示す図である。１・・・パルス信号生成手段、２．４・・・パルス幅判別手段、３．５・・・パルス信号制御手段。特許出願人　株式会社豊田自動織機製作所矛２　　／ｌ
　ノくう千２イダリの吏力４ワＥ　２　を方りＢ月゛号
−ろフＧ−ケを−Ｆ第４図第３／ｌ　メ（さｅ（り゛すめす６４）ｌ′ｉ８舅−８
月閏璽ろフロ１十ケート第５図

Claims

【特許請求の範囲】１）スイッチング素子の導通時間を制御する制御量に応
じたパルス信号を生成するパルス信号生成手段（１）と
、前記パルス信号生成手段（１）から出力されるパルス信
号のオンパルス幅が所定の最小値以上か否かを判別する
パルス幅判別手段（２）と、前記パルス幅判別手段（２
）で前記パルス信号のオンパルス幅が前記最小値以上で
ないと判別されたとき、該オンパルス幅が該最小値以上
となるよう、該パルス信号のオンパルス幅及び周期を所
定数倍したパルス信号を出力するパルス信号制御手段（
３）とを備えることを特徴とするパルス制御回路。２）スイッチング素子の導通時間を制御する制御量に応
じたパルス信号を生成するパルス信号生成手段（１）と
、前記パルス信号生成手段（１）から出力されるパルス信
号のオフパルス幅が所定の最小オフパルス幅以上か否か
を判別するパルス幅判別手段（４）と、前記パルス幅判別手段（４）で前記パルス信号のオフパ
ルス幅が前記最小オフパルス幅以上でないと判別された
とき、該パルス信号のオン、オフのデューティ比を保っ
て該オフパルス幅が該最小オフパルス幅以上になるよう
、該パルス信号の周期を所定数倍したパルス信号を出力
するパルス信号制御手段（５）とを備えることを特徴と
するパルス制御回路。