JPH02502489A

JPH02502489A - 色度値に関して一定でないピクセルサイズを持った画像データのための表示プロセッサ

Info

Publication number: JPH02502489A
Application number: JP63504531A
Authority: JP
Inventors: クラバー，トマス　レイ
Original assignee: インテル　コーポレーシヨン
Priority date: 1987-03-02
Filing date: 1988-02-23
Publication date: 1990-08-09
Anticipated expiration: 2014-08-16
Also published as: EP0378535A1; DE3882231D1; WO1988006778A2; JP2933937B2; EP0378535B1; DE3882231T2; US4777481A; WO1988006778A3

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】色度値に関して一定でないとクセルサイズを持つた画像データのための表示プロセッサこの開示はデジタルメモリと映像管のような表示装置との間のバッファとして用いられる表示プロセッサに関するものである。

発明の背景グラフィックスを記述するコンピュータ・メモリから引出された映像管表示においては、同じ画像要素（「ピクセル」）の輝度と色度の両方をサンプルするのが普通である。これは、ルミナンス信号成分と同様、クロミナンス信号成分゛においても高解像度のエツジを維持するために行われる。ルミナンスとクロミナンスは同じ空間密度でサンプルされるので、ビデオデータはラスタ走査中の相続くピクセルについて、ピクセル記述子の形で記載され、各記述子は特定のピクセルに関するルミナンス情報及びクロミナンス情報の両方を含んでいる。これらの記述子は１例えば、ビットマツプ１Ｂ成されたフォーマットまたはランレングス（ｒｕｎ−ｌｅｎｇｔｈ）フォーマットで記憶される。しかし、しばしば、これらのピクセル記述子は、ルミナンス及びクロミナンス信号成分をアドレスされた記憶位置に記憶するカラー・マツプ・メモリに読出しアドレスとして与えられるポインタデータである。

カメラにより生成されたビデオに基く映像管表示においては、クロミナンスに対しては、ルミナンスよりも狭い空間帯域幅を用いるのが普通である。このようなどデ才をデジタルのサンプル化されたデータ形式で記憶するためのコンピュータメモリは、ラスク線に沿うピクセル走査の方向と同様、ラスク走査における線前進方向についても、クロミナンス信号よりもルミナンス信号の方をより高密度でサンプルされることがある。従って、実効的には、表示スクリーン上では、１つのクロミナンスピクセルは、いくつかのより小さな面積のルミナンスピクセルからなる方形のアレーと同じ面積を占めることになる。ルミナンス及びクロミナンスデータを直列出力ボートを有するビデオ・ランダムアクセスメモリ（ＶＲＡＭ）に記憶させるに特に適合した上記のようなシステムが、１９８６年１０月１４日付で出願されたアールシーニー・コーポレーション（ＲＣＡ　Ｃｏｒｐｏｒａｔｉｏｎ）に譲渡された米国特許出願第９１８，２７５号「別々に走査されたルミナンス及びクロミナンス変数を用いた画像記憶（ＩＭＡＧＥ　５ＴＯＲＡＧＥＵＳＩＮＧ　５ＥＰＡＲＡ置Ｙ　５ＣＡＮＮＥＤ　ＬＵＭＩＮＡＮＣＥ　ＡＮＤ　ＣＩ（ＲＯＭＩＮＡＮＣＥＶＡＲＩＡＢＬＥＳ）Ｊにおいて、スプレイブ（Ｄ、１．ｓｐｒａｇｕｅ）　、フィデール（Ｎ、Ｆｅｄｅｌｅ）、及びライアン（Ｌ、Ｄ、Ｒｙａｎ）によって詳述されている。これらのシステムにおいては、ルミナンス信号とクロミナンス信号のサンプリング密度の差に対応するために、ルミナンスとクロミナンスｌ＠啄ビデオ・ランダムアクセスメモリの別々のビットマツプ編成された部分に記憶される。ルミナンス信号のサンプルは線トレース期間中にリアルタイムベーシスでＶＲＡＭの直列出力ボートから読出される。クロミナンス信号のサンプルは繰りトレース期間中に、時間圧縮一時ｒＩＲ１ｉｒＪ進ベーシスでＶＲＡＭの直列出力ボートから読出される。クロミナンス信号は改めてタイミング調整され、ａ波数緩衝（レートバッファリング）線記憶によって支持される補間プロセス中で再サンプルされて、関係するルミナンスサンプルに対して適切な時間関係をもった新しいクロミナンスサンプルのセットを生成する。

−及」」と隈１− この発明は、画像メモリと、ルミナンスビクセルよりも大きな面積のクロミナンスピクセルとルミナンスビクセルと同じ面積のクロミナンスピクセルとが交番するビデオデータな自動的に処理する表示プロセッサとを備えるシステムに実施される。サイズが大きい方のクロミナンスピクセルを記述するサブサンプルは、前者の形式の処理が行われる時に、画像メモリ出力においてルミナンスビクセルを記述するサンプルとマルチプレクスされる。その時に、ビデオデータ用としてどのようなフォーマットが用いられていようと、サブサンプルは画像メモリから表示プロセッサに読出されて、その時処理されている画像データ用のコード化基準を表わし、かつ、ビデオプロセッサによって行われるビデオデータの処理のモードを制御するフラッグデータを供給する。

図面の簡単な説明第１図は、この発明を実施したコンピュータ・グラフィックス・システムのブロック概略図。

第２図はクロミナンスが全表示解像度に関してサブサンプルされている２フレ一ム分のビデオ情報を、第１図のビデオ・ランダムアクセスメモリ中に記憶するにはどのようにすればよいかを示す図。

第３図は、この発明を実施した別のコンピュータ・グラフィックス・システムのブロック概略図、第４図はカラー・マツプアドレスが全表示解像度に関してサブサンプルされている２フレ°一部分のビデオ情報を、！ｓ３図のビデオ・ランダムアクセスメモリ中に記憶するにはどのようにすればよいかを示す図。

第５図は、第１図のコンピュータ・グラフィックス・システムの変形例のブロック概略図である。

詳細な１１− 第１図のコンピュータ・グラフィックス・プロセッサに３いて、図形（ｄｒａｗｉｎｇ）プロセッサ２がビデオ・ランダムアクセスメモリ、即ち、ＶＲＡＭ４のランダムアクセスポート３への書込みとそこからの読出しとを制御する。ＶＲＡＭ４は、内部のバッファへ並列に転送されてきたメモリデータの１行を高クロック率で直列に読出すことのできる直列アクセスポート５を持っているという点において通常のランダムアクセスメモリ、ＲＡＭ、異なる。（あるＶＲＡＭ構造では、データを高クロック率で直列アクセスポートを通してバッファメモリに直列に書込み、ＶＲＡＭのＲＡＭｍに並列に転送することが可能である。）図形プロセッサ２は圧縮されたビデオデータの源６から圧縮されたビデオデータ（圧縮ビデオデータ）を受入れ、その後、その圧縮ビデオデータに含まれている命令に従ってＶＲＡＭ４中に記憶されている所書を更新する０図形プロセッサ２は、この更新動作をＶＲＡＭ４をランダムアクセス用に利用できる時間の一部分で行う、ＶＲＡＭ４をランダムアクセス用に利用できる時間の他の部分では１図形プロセッサ２はＶＲＡＭ４と汎用プロセッサ７との間で両方向のデータの交換を許容する。即ち、グラフィックス用の画像メモリとして働くＶＲＡＭ４の部分のほかに、ＶＲＡＭ４の他の部分がコンピュータメモリ機能に利用できる。

ＶＲＡＭ４はまた図形プロセッサ２用のより高レベルの動作命令を記憶するために用いられる。この高レベル動作命令は汎用プロセッサフを用いて、または、源２から供給された圧縮ビデオ中のヘッダ情報からプログラムされる。これらの高レベル動作命令は図形プロセッサ２自身の命令リスト中に記憶されている基本的動作命令を増加させる０図形プロセッサ２用のこれらの基本的な低レベルの動作命令が初期動作を可能にするので、高レベルの命令はＶＲＡＭ４に入れることができる。

表示同期信号発生器８は映像管偏向回路９へ水平及び垂直同期信号を供給し、映像管偏向回路９はコンピュータグラフィックスが表示される映像管ＩＯの表示スクリーン上のビームトレースの進路を制御する。これらの同期信号及び他の同期信号が発生器８によってＶＲＡＭ読出し制御回路１１に供給される。制御回路１１は図形プロセッサ２と同じモノリシック集積回路内に組込まれているが、直列出力が直列アクセスポート５を介して取出されるバッファへのＶＲＡＭ４のＲＡＭ部分からの画像データの行のローディングを制御する行アドレスを発生するための１組の行カウンタを含んでいる。制御回路はまた、選択された画像データの行を直列アクセスポート５を通して直列にクロックするために、接続１２を通してＶＲＡＭ４に読出しクロック信号を供給する。

フォーマタ（ｆｏｒ＊ａｔｔｅｒ）　１３は、標準ビウト数（例えば、３２）幅のＶＲＡＭ４からの読出されたものを受入れ、それを個々のビクセルデータに分析する。制Ｗ回路１１は７オーマタフの出力信号用に接続１４を介してクロック信号を供給し、また１個々のビクセルデータへの分析を制御するために制御信号を供給する。２オーマタ１３は、２組の表示情報の一方を出力信号として選択するためのモードスイッチ】５を含む表示プロセッサ１５の入力段である。これらの情報の組の各々は、デジタル化されたルミナンス信号、即ち、Ｙ信号と、２つのデジタル化されたクロミナンス信号、即ち、Ｃ１信号とＣ２＠号とを含む０選択された組はモードスイッチ１６によってデジタル・アナログ変換器１７．１８及び１９に供給されて、アナログＹ信号、アナログＣ２信号及びアナログＣ２信号をそれぞれ生成する。アナログＹ、Ｃ，及びＣ！信号は、これらの信号を１次的に組合わせて赤（Ｒ）、！　（Ｇ）及び青（Ｂ）色成分信号を生成するビデオマトリクス回路２０に供給される。ビデオ増幅器２１．２２．２３がこれらのＲ，Ｇ及びＢ信号に応答して駆動信号を映像管ｌＯに印加し、ラスク走査される表示の色と強度を制御する。

マツプメモリ２４．２５．２５が、それぞれＹ、Ｃ，及びＣ２を記憶するために表示プロセッサ１５内に設けられている。マツプメモリ２４．２５及び２６は、Ｙ　、　Ｃ、及びＣ８からなり、モードスイッチ１６によって選択される２つの組のうちの第１のものを生成する。この第１の組のＹ、Ｃ１及びＣ２信号は、映像管ＩＯの線トレース期間中にリアルタイムで全ビクセル走査周波数で７オーマタ１コから供給される読出しアドレスに応じて生成される。マツプメモリ２４．２５及び２６は、読出し専用メモリ（ＲＯＭ）。

プログラマブル、読出し専用メモリ（ＦＲＯＭ）あるいはＲＯＭとして動作させるＲＡＭとすることができる。

グラフィックス処理における融通性の点から、後者の選択か通常は最も実用的である。ＲＡＭは、適用形（アダプティブ）ビクセル符号化法を実施するために、フオーマタ１３を通してＶＲＡＭ４からダウンロードして１表示リトレース期間中に再プログラムすることかできる。

表示プロセッサ１５は、モードスイッチ１６が選択し得るＹ、Ｃ，及びＣオデジタル信号からなる第２の組を発生するクロマ・リサンプリング装置３０を含んでいる。このデジタル化された信号の１４２の組の中のＹ成分は、線トレース期間中にリアルタイムでフォニマタ１３を介してＶＲＡＭ４からモードスイッチ１６に供給される０図ては。

Ｙ信号のモードスイッチ１６への供給はデジタル母線２８を介して７オーマタＩＪかθ直接行われるものとして示されているが、Ｙ信号値用の第２マツプメモリを介して行うようにしてもよい、モードスイッチ１６へ供給されるこのデジタル化された信号の！ｓ２の組の中の０１と０２成分は、クロマ・リサンプリング装置３０内で１選択された譲りトレース期間中にフォーマタ１３を介してＶＲＡＭ４から供給される時間圧縮されたデジタル信号からの補間によつて生成される。

ｎを少なくとも２である正の整数として、線走査の方向及びこれに垂直な方向の両方向に２１１：ｌの係数でＣ３と０２の両方がＹよりも小さな密度でサンプリングされるものと考えてみる。サブサンプルされたラスク走査におけるＣ、とＣオの奇数番目の線は、各表示フレーム中で、１番目の実効表示線トレース期間及びその後の各２ａ＄１番目の表示練りトレース期間と直接隣接する線リトレース期間中に線記憶ＲＡ　Ｍ　３１と３２に書込まれる。Ｃ８と０２の偶数番目の線は、各表示フレーム中で、（２ｎ＋１）番目の実効表示線トレース期間及びその後の各２１１番目の表示線トレース期間と直接隣接する繰りトレース期間中に線記憶ＲＡ　Ｍ　３３と３４に書込まれる。

ＲＡＭ３１〜３４の各々は各線トレース期間中にピクセル走査周波数の２−倍で読出される。マルチプレクサ３５がＣ□線記憶、ＲＡＭ３１と３３の出力をサブサンプルされたクロミナンスの走査線周波数で変換して、二次元補間器３７にクロミナンスサブサンプルの２本の隣接した走査線を供給する。補間器３７はその入力に供給される４つのサンプルからなる相続く組の管て双一次補間な行って、 −緒にモードスイッチ１６へ供給されるデジタル化されたＹ信号と同じ密度でサンプルされるデジタル化されたＣ８信号をその出力に生成する。マルチプレクサ３６がＣ８線記憶ＲＡ　Ｍ　３２と３４の出力をサブサンプルされたクロミナンスの走査線周波数で変換して、二次元補間器３８にクロミナンスサブサンプルの２本の隣接した走査線を供給する。補間器３８はその入力に供給される４つのサンプルからなる相続く組の間で双一次補間な行って、−緒にモードスイッチ１６へ供給されるデジタル化されたＣＩ及びＹ信号と同じ密度でサンプルされるデジタル化されたＣ２信号をその出力に生成する。（双一次補間は、２つの互いに直角な次元の各々において連続する一次補間に分割できる補間法である。）ＲＡＭ３３〜３４からの読出しは。

それぞれ補間器３７と３８によりサンプルされたＣ、及びＣ２信号にもちこまれる遅延を補償するために、好ましくは線トレース期間の充分前に開始される。

ここまで説明したシステムは、　１９８６年１０月１４日に出願され、アールシーニー・コーポレーションにａｍされた米国特許出願第９１８．２７５号［別々に走査されたルミナンス及びクロミナンス変数を用いた画像記憶」において、スブレイグ外によって記述されているものと基本的に同じである。この発明は、供給されるｙ、ｃ、およびＣ２デジタルデータの第１と第２の組の間の選択をするモードスイッチ１６をどのように制御するかに関するものである。この発明の根底にある方針は、ビデオルミナンス成分に対する空間サンプリング密度よりも実質的に低い空間サブサンプリング密度でモードフラグ情報（即ちＦ＠号）を供給することである。Ｆ信号に対する空間サブサンプリング密度はＣ３及びＣ２信号に対するものと同じでもよいし、それよりも低くてもよい、ビデオのルミナンス成分を表わすＹ信号に比較してＦ信号をサブサンプルすることにより、ＶＲＡＭ４においてＦ信号によフて占められるメモリの量が小さくなる。

ＶＲＡＭ中でモード切換フラグ情報をビットマツプ編成で記憶すると、低密度でサンプルされたビットマツプ編成ではあるが、簡単な復号化法を用いて表示モードの高速切換を行うことができる。少数ｍ個の表示モードを切換える場合には、Ｑｏｇ、ｍ個のビットをビクセル走査周波数で復号するだけでよい、モード切換をランレングスコートによフて制御する構成で必要とされるような複数ビットの繰返し比較を行う必要はない。

第１図において、フラグ線記憶ＲＯＭ　４０は、２番目の練りトレース期間毎に、サブサンプルされたＦ信号の線でロードされ、それに続くｐ線トレース期間中に、ビクせる走査周波数をｑて除した周波数で繰返し読出される。即ち、Ｆ＠号は線走査と垂直な方向にはＹ＠号の２分の１の密度でサブサンプルされ、線走査と平行な方向にはＹ信号の９分の１の密度でサブサンプルされる。ＲＡＭ４０の読出しは出力ラッチ（特に図示されていない）に供給されて、デジタル・アナログ変換器１７〜１９への入力信号として、入力信号のどの組をモードスイッチ１６が選択するかを制御する。

ＲＡ　Ｍ　４１からの１ビツトのＦ信号で、充分に、Ｙ、Ｃ８及びＣ２信号からなる２つの組の一方を選択するようにモードスイッチ１６を制御することができる０例えば、モードスイッチ１６は０値のＦ信号に応答して、ＶＲＡＭ４からのリアルタイムのＹ信号と補間器３７と３８からのりサンプルされたＣ１及びＣ２信号とを、デジタル・アナログ変換器１７〜１９に対して入力信号として供給されるべく選択すると考える。その場合は、モードスイッチ１６はＲＡ　Ｍ　４１からの１偵のＦ信号に応答して、マツプメモリ２４〜２６からのＹ　、　Ｃｒ及びＣ２出力信号を変換器１７〜１９に対して入力信号として供給されるように選択する。

第２図は、ＶＲＡＭ４に、クロミナンス情報と優先情報とがルミナンス情報に対してサブサンプルされているビデオ情報の２フレームを記憶するやり方を示している。ここでは、Ｆ、Ｃｓ及びＣ！は線トレースの方向に２：ｌでサブサンプルされ、線トレースに垂直な方向に２：ｌてサブサンプルされている。

従りて、ルミナンスの走査線の約２分のｌのＦ信号走査線と同じく約２分の１のクロミナンス走査線がある。

詳しく言うと、ｐを正の整数として、（ｐ＋１）木のクロミナンス走査線がある場合、ルミナンス走査線は（２ｐ＋１）木ある。映像管１０が通常のモニタであれば、これらが実効走査線であり、ｐは通常は約１２０または２４０である。

２つのフレームの各々におけるルミナンスサンプルはＶＲＡＭ４の連続するそれぞれの行にそれぞれのビットマツプ編成で配列される。ルミナンスビクセルに対するＹ個当りのビット数にルミナンスビクセルの数を乗じたものは、ＶＲＡＭ４の１行を一杯にするには幾らか不足するものとして示されている。ルミナンスサンプルの線は相続く線リトレース期間中にＶＲＡＭＪ中の並列−直列バッファリングに次々と並列に転送され、線トレース期間中にリアルタイムで一回に１つずつＶＲＡＭ４の直列出力ボート５から転送送出される。

２つのフレームの各々において、Ｃ，、Ｃ，及びＦ信号は線毎にインタリーブされ、ＶＲＡＭ４の相続く行中に、ルミナンスのビットマツプ編成とは別のビットマツプ！成で記憶される。

Ｃ１とＣ２はサンプル当りのビット数がＹと同じ１例えば、８である。従って、クロミナンス（ＣｒまたはＣオ）に３ける各走査線は、ビットの数からはルミナンス（Ｙ）における各走査線の２分の１の長さとなる。Ｆ信号は走査線の方向にはＹ信号の４分の１の密度でサンプルされており、サンプル当り１ビツトしかないので。

！走査線画りのサンプル数はＹ信号の１６分の１である。

Ｃ，、Ｃオ及びＦ信号の各々の１本の走査線はＶＲＡＭ４の１行内に入っている。

実際には、水平及び垂直の両方向にＣ，、Ｃ，及びＦ信号を４＝１でサブサンプルするのが好ましい、（この方法は１図面のスペースの制約内で図示することが困難なので１図示はされていない、）このような場合には。

Ｃ＊、Ｃ＊及びＦ信号の２本の走査線がＶＲＡＭ４（７）１行内に収まり、Ｐの値も、映像管１０が通常のモニタである場合は１通常、約６０または１２０の値まで小さくされる。ＶＲＡＭ４における並直列バッファリングにより、直列アクセスポート５を通しての直列読出しを任意の列アドレスからでも行わせることが出来、またＶＲＡＭ４の所要の０１＠号、Ｃ，信号及びＦ信号走査線を含む部分のみを選択された１線トレース期間または選択された複数の線トレース期間中に読出すようにして、フォーマタ１３て個々のビクセルに分解した後、クロマ線記憶ＲＡＭ３１と３２（または３３と３４）及びフラグ線記憶に書込む。

Ｆ信号情報を含むことを除くと、この動作は米国特許出Ｍ第９１８，２７５号においてスプレイブ外によって記述されているものと同様である。

第２図に示したＶＲＡＭのバッキングには多数の変形が考えられる０例えば、Ｆ、Ｃ，及びＣ２データの線のインタリーピングを行わなくてもよく、その代りに、Ｆ、Ｃ，、ｃｔのビットマツプ編成をＶＲＡＭの行からなる別々の組に入れる。

第３図は、第１図のコンピュータグラフィックスシステムのビデオ表示プロセッサと異なるビデオ表示プロセッサ１５０を有するコンピュータグラフィックスシステムを示す、第１図のシステムに３けると同様に、一方の動作モードでは、マツプメモリ２４．２５．２６は第１のＹマツプメモリ、８８１のＣ，マツプメモリ及び第１のＣ２マツプメモリとしておいておかれる。メモリ２４．２５及び２６は全表示解像度でアドレスされて、デジタル・アナログ変換器１７．１８及び１９にそれぞれ供給されるＹ、Ｃ，及びＣ３信号を発生する。他方の動作モードでは、第３図のシステムは！ｓ１図のシステムと異なる。Ｗ４２のカラーマツプモードか採用されるが、この第２のカラーマツプモードでは、第２のＹマツプメモリ４１は全表示解像度に対応するサンプリング周波数でアドレスされ、第２のＣ。

マツプメモリ４２と第２のＣ２マウブメモリ４３が全表示解像度より低い表示解像度に対応するサブサンプリング周波数でアドレスされる。線トレース期間中、第２のＹマツプメモリ４１は全表示解像度に対応するサンプリング周波数でデータバス２７より供給を受ける。

選択された線リトレース期間中、サブサンプルされたＦ信号データは、第）図のコンピュータグラフィックスシステムの場合と同様、１回に１本の線の割合で、フラグ線記憶ＲＡ　Ｍ　４０にロードされる。サブサンプルされたＣ１及びＣ２データの線をＲＡＭ３１〜３４に記憶させるのてはなく、サブサンプルされたカラーマツプアドレス情報の線が線記憶メモリ４４と４５に記憶される。ＲＡＭとして示されている線記憶メモリ４４はサブサンプルされたカラーマツプアドレス情報の奇数番目の線を記憶する。ＲＡＭとして示された線記憶メモリ４５はサブサンプルされたカラーマツプアドレス情報の偶数番目の線を記憶する。

線トレース期間中、Ｆ信号データがｗ４１図と同様にフラグ線記憶ＲＡ　Ｍ　４０から読出されてモードスイッチ１６を制御する。サブサンプルされたカラーマツプアドレス情報はサブサンプルされたピクセル走査周波数でＲＡ　Ｍ　４４と４５から読出される。マルチプレクサ４６がサブサンプルされたカラーマツプアドレス情報の走査線の順序をサブサンプル走査周波数で変換して、サブサンプルされたカラーマツプアドレス情報の上部及び下部の線を供給する。これらのサブサンプルされたカラーマツプアドレス情報の線の各々は、時分割マルチプレクスによマて、第２のＣ１マツプメモリ４２と第２の０２マツプメモリ４３とを用いて、サブサンプルされたＣ１及びＣ３信号のそれぞれの線に変換される０時分割マルチプレクサを用いると、奇数番目と偶数番目のサブサンプルされた線のためにマツプメモリ４２と４３をもう１組設ける必要がない、この時分割マルチプレクスは線走査の方向にサブサンプル周波数の２倍で切換わるマルチプレクサ４７〜４９を用いて行われる。サブサンプルされたＣ１＠号の上と下の線は補間器３７に供給される。またサブサンプルされたＣ２信号の上と下の線は補間器３８に供給される。第１図のシステムと同様、補間器３７と３８はモードスイッチ１６に全表示解像度に対応する周波数でサンプルされたＣ１及びＣ２信号を供給する。

第４図は、カラーマツプアドレス情報と優先情報とがサブサンプルされたビデオ情報の２フレ一ム分をＶＲＡＭ４にどのようにして記憶できるかを示す、ここで、Ｆ信号とカラーマツプメモリ４２と４３に対するアドレスとは、Ｙマツプメモリ４１に対するアドレスに対しては、同じ密度、即ち、走査線に平行な方向と走査に垂直な方向の両方向に４分の１の密度でサブサンプルされる。マツプメモリアドレスの組は両方共、同数１例えば８個のビットを有するとする。ｌ走査線当りのメモリ４１のアドレスの数に１アドレス当りのビット数を乗じたものはＶＲＡＭ４の１行を満たすには少し足りないものとして示されており、メモリ４２と４３のアドレスのｗＡ４本とＦ信号の線４本とを加算したものでＶＲＡＭ４の１行が丁度溝たされるものとして示されている。

第５図は第１図のグラフィックスシステムの変形を示し、Ｃ３とＣ２が適切に選定されており、Ｆ信号のサブサンプリングがＣ１とＣ２値号のそれと同じである場合に用いることができる。Ｃ１とＣ２はＣ３の最下位ビットが状態変化（ｔｏｇｇ　ｌ　ｉｎｇ）　Ｌ／ても、映像管ｌＯ上の表示に生じる色の変化が感知できないようなものとなるように選定される。これは、ＣＩとＣ２がＮＴＳＣカラーテレビジョン放送で用いられているようなＩ及びＱ色信号の８ビツトで表示しているものである場合であることがわかった。このようにした場合は、Ｃｔの最下位ビットをモードフラグ遅延回路３９に供給することができる。モードフラグ遅延回路３９はその出力がモードスイッチ１６の選択の状態を制御する回路である。かなり簡略化したものであるが、その動作は次の通りである。映像管ｌＯのスクリーン上に、マツプメモリルックアップ（探索）モードでなく、サブサンプルクロミナンス動作モードで書込みたい場合には、Ｃ２の最下位ビットは０にされる。映像管１０のスクリーン上に、マツプメモリルックアップ・モードを用いて書込みたい場合は、Ｃ２はｌとされる。

各動作モートをフラグするためにビット条件の選択はかなり恣意的であるが、上述した選定は、フラグビットか補間器３８に入っても、白ピユリティがルミナンス（即ちＹ）信号のみによつて決まるという点て良い、あるいは、補間器３８に対で供給されるＣ２値の各々に最下位ビットを入れないような選定もできる。補間器３８にフラグビットを供給しない場合は、Ｃ２に伴われるフラグビットかどのビット位置に現われるかは重要ではない、フラグビットは、例えば、最上位ビット位置において、Ｃｗの振幅をＲＡ　Ｍ　３２と３４のデジタルコート出力において２分割するようにしてもよく、その場合は、Ｃｔの値は補間器３８より前で、簡単なビット位置シフトによって２倍される。

そのビットがモードスイッチ１６を制御するフラグ信号として用いられるマルチプレクサ３６の出力が補間器３８に対し、このマルチプレクサ３６の他方の出力が補間器３８に送るサンプルの走査線よりも１表示ラスク走査において時期的に早いサンプルの走査線を送ると考える０表示モードが補間器３７と３７の使用に切換えられることを示すフラグビットは、モード切換えが生じる走査線中に含められる。その線を線記憶ＲＡ　Ｍ　３３と３４の一方から読出している間及びそれに続く線（例えば、次の３木の線）の間、これらのＲＡＭの内容が再読出しされ、フラグビット状態が同じようにして表示モードを切換える。

他方、フラグビットが表示走査中て時間的に遅いサンプルの走査線から引出される場合を考えてみる０表示モードが切換えられることを示すフラグビットは、モード切換が生じるべき走査線の後の走査線に含まれることになる。

発明の別の実施例において、３以上の表示モードの切換えを行う場合は、フラグデータは複数のビットに符号化して１画像メモリ中でサブサンプルするようにできる。

この発明の別の実施例として１表示に利用可艶な複数のフォーマットの各々において、画素変数をビットマツプａｔで記憶するために、それぞれに専用のメモリな用いるもの、あるいは、画素変数のビットマツプ編成に対してサブサンプルされるビットマツプ編成でフラグデータを記憶するための専用のメモリを行うものがある。これらのビットマツプ編成はそれぞれのサンプリング密度で同時にラスク走査される。粗にサンプルされたフラグデータは表示モート切換えの制御に用いられる。

＊：４ｃａｃｈｈ−ｓ　　　　　　　　ｅ５Ｈ４ｍｔｈｓ−イ宝瞭調査報告

Claims

【特許請求の範囲】

１．画像の記述を複数の符号化フォーマットで記憶し、ラスタ走査された表示を記述するデジタル化されたビデオ信号を生成するための装置であって、第１のサンプリング密度を有し、第１の符号化フォーマットで記述された画像フィールドのサンプルを第１のビットマップ編成で記憶するための第１のメモリ手段、第２のサンプリング密度を有し、第２の符号化フォーマットで記述された画像フィールドのサンプルを第２のビットマップ編成で記憶するための第２のメモリ手段、上記ラスタ走査された表示の種々の部分でどの符号化フォーマットが使用されるべきかに関するものであって、上記第１と第２のサンプリング密度のうちの少なくとも第１のものよりも粗な第３のサンプリング密度を有するサンプルを第３のビットマップ編成で記憶するための第３のメモリ手段、第１、第２及び第３のサンプリング密度の第１、第２及び第３のビットマップ編成の同時ラスタ走査に応じて上記第１、第２及び第３のメモリ手段の各々からサンプルを読出す手段、上記第３のメモリ手段からのサンプルの流れに応答して上記第１と第２のメモリ手段からのサンプルの流れの一方を選択して上記デジタル化されたビデオ信号を生成する手段とを含む装置。
２．上記第１と第２のサンプリング密度が等しい、請求の範囲１に記載の装置。
３．上記第２と第３′のサンプリング密度が等しい、請求の範囲１に記載の装置。
４．画像の記述を混合フォーマットで記憶し、それを取出してラスタ走査された表示を記述するデジタル化されたビデ信号を生成するためのものであって、第１のサンプリング密度の画像フィールドのサンプルを第１のビットマップ編成で記憶し、これらのサンプルの異なるものが複数の符号化方式のどれで表現されているかの表示を、上記第１のサンプリング密度よりも粗な第２のサンプリング密度で第２のビットマップ編成で記憶するためのランダムアクセスメモリ、上記ラスタ走査される表示の線トレース期間中に、上記ランダムアクセスメモリから画像フィールドのサンプルを読出しつつ、このランダムアクセスメモリ中の上記第１のビットマップ編成中の記憶位置をラスタ走査するための手段、上記ラスタ走査される表示の線リトレース期間中に、上記ランダムアクセスメモリから符号化方式の表示を読出しつつ、このランダムアクセスメモリ中の上記第２のどットマッブ編成中の記憶位置をラスタ走査するための手段、上記ランダムアクセスメモリから読出された画像フィールドのサンプルと符号化方式の表示とを受取る表示プロセッサ、上記表示プロセッサ中にあって、上記符号化方式の表示をリサンプルしてトレース期間に生ずるようにするための装置、及び上記表示プロセッサ中にあって、上記画像フィールドのサンプルを上記リサンプルされた符号化方式の表示によって特定された符号化方式に従って復号して、デジタル化されたビデオ信号サンプルを生成する装置、とを含む装置。
５．上記符号化方式の少なくとも１つが、上記画像フィールドを上記第１のサンプリング密度の第１の組のサンプルとして、また、上記第１のサンプリング密度よりも組な別のサンプリング密度の少なくとも第２と第３の別の組のサンプルとして符号化するために設けられ、上記ランダムアクセスメモリが上記別のサンプリング密度の上記別のサンプルの組の各々をそれぞれのビットマップ編成で記憶し、上記ラスタ走査される表示の線リトレース期間中に上記別の組中の画像フィールドのサンプルを上記ランダムアクセスメモリから読出しつつ、上記ランダムアクセスメモリ中の上記各別のビットマップ編成の記憶位置をラスタ走査するための手段が設けられ、さらに、上記表示プロセッサが補間手段によって上記別のサンプルの組の各々を上記第１のサンプリング密度にリサンプルし、リサンプルするデータを上記サンプルの第１の組と整列させるための装置が含まれており、また、整列させられたリサンプルされたデータが上記第１の組のサンプルと組合わされて、３つの成分カラー信号を生成する、請求の範囲４に記載の装置。
６．上記サンプルの別の組の上記別のサンプリング密度が上記第２のサンプリング密度と等しい、請求の範囲５に記載の装置。
７．上記符号化方式の表示が上記画像フィールドのサンプルの第２の組と同じランダムアクセスメモリ位置に記憶され、上記第２のビットマップ編成の記憶位置をラスタ走査するための上記手段が上記サンプルの第２の組について、ビットマップ編成の記憶位置をラスタ走査する手段でもある、請求の範囲６に記載の装置。
８．上記符号化方式の少なくとも１つが画像フィールドを上記第１のサンプリング密度のサンプルの第１の組として、また、上記第１のサンプリング密度より組な別のサンプリング密度のサンプルの第２の組として符号化すべく設けられており、上記ランダムアクセスメモリが上記サンプルの第２の組を第３のビットマップ編成で記憶し、上記ラスタ走査される表示の線リトレース期間中に、上記ランダムアクセスメモリから上記第２の組の中の画像フィールドのサンプルを読出しつつ、上記ランダムアクセスメモリ中の上記第３のビットマップ編成の記憶位置をラスタ走査するための手段が設けられており、上記ランダムアクセスメモリから読出されたサンプルの第２の組は、上記別のサンプリング密度の少なくとも第３と第４のサンプルの組を生成するために、読出しアドレスとしてカラーマップメモリに供給され、上記表示プロセッサは上記サンプルの別の組の各々を補間手段によって上記第１のサンプリング密度にリサンプルし、かっ、リサンプルするデータを上記第１のサンプルの組に整列させるための装置を含んでおり、整列させられたリサンプルされたデータは上記第１のサンプルの組と組合わされて３つの成分カラー信号を生成する、請求の範囲４に記載の装置。
９．上記別のサンプルの組の上記別のサンプリング密度が上記第２のサンプリング密度と同じである、請求の範囲８に記載の装置。
１０．上記符号化方式の表示が上記画像フィールドの第２のサンプルの組と同じランダムアクセスメモリ位置に記憶され、上記第２のビットマップ編成の記憶位置をラスタ走査するための手段が上記第２のサンプルの組に対するビットマップ編成で記憶位置をラスタ走査するための手段でもある、請求の範囲９に記載の装置。
１１．混合ビデオ信号フォーマットで画像の記述を記憶しまた取出すための装置であって、上記フォーマットの第１のものは、それぞれ比較的密にまた比較的粗にサンプルされたルミナンス及びクロミナンス成分を有するものであり、上記フォーマットの第２のものは、双方共、上記第１のフォーマットにおける各クロミナンス成分よりも密にサンプルされたルミナンス及びクロミナンス成分を有するものであり、上記装置は、選択された縁リトレース期間中に、画像フィールドの比較的粗なサンプルを時間前進時間圧縮した形で供給し、各線トレース期間中に、画像フィールドのより密なサンプルをリアルタイムで供給するものであって、上記より密なサンプルは上記第１のフォーマットで符号化された画像の部分のルミナンス成分と上記第２のフォーマットで符号化された画像の部分の合成されたルミナンス及びクロミナンス成分とに対応し、線リトレース期間中に供給される上記画像フィールドの比較的粗なサンプルの中で上記第１のフォーマットで符号化された画像の部分を記述するサンプルはそのルミナンス成分を記述し、また、線リトレース期間中に供給される上記画像フィールドの比較的粗なサンプルの中で上記第２のフォーマットで記述された画像の部分を記述するサンプルが符号化されたモードフラグ情報を含むものである、ランダムアクセスメモリ、各線トレース期間中にリアルタイムで供給される画像フィールドの上記より密なサンプルに応答して、上記第１のフォーマットで符号化された画像の部分を正確に記述するカラー信号の第１の組を発生する手段、各線トレース期間中にリアルタイムで供給される画像フィールドの上記より密なサンプルに応答して、上記第２のフォーマットで符号化された画像の部分を正確に記述するルミナンス信号を生成する手段、選択された線トレース期間中に時間前進時間圧縮形式で供給された画像フィールドの上記比較的粗なサンプルを取出して、そのサンプルを上記より密なサンプルの中の周期的に選択されたものと予め規定された時間的整合関係に配列する手段、この時間的整合関係に配列された比較的粗なサンプルから補間して上記第２のフォーマットで符号化された画像の剖分を正確に記述する一対のクロミナンス信号を生成する手段、各々が上記第２のフォーマットで符号化された画像の部分を正確に記述する上記ルミナンス信号と上記一対のクロミナンス信号とを組合わせて、上記第２のフォーマットで符号化された画像の部分を正確に記述するカラー信号の第２の組を生成する手段、モードフラグ情報が符号化されている上記時間的整合関係に配列された比較的粗なサンプルに応答して、制御信号を生成する手段、及び上記制御信号に応害して上記カラー信号の第１と第２の組を選択して速読的に正確な画像の記述を供給するカラー信号選択スイッチ、とを含む装置。
１２．上記カラー信号の第１の組を生成する手段が読出しアドレスとして上記より密なサンプルを受ける少なくとも１つのマップメモリを含むものである、請求の範囲１１に記載の装置。
１３．上記時間的整合関係に配列された粗なサンプルが少なくとも第１のサンプルのストリームとして配列され、その１つのビットが上記モードフラグ情報を符号化しており、上記制御信号を生成する手段が上記モードフラグ情報を符号化したビットを上記カラー信号選択スイッチ用の制御信号として用いるために取出すものである、請求の範囲１１に記載の装置。
１４．上記時間的整合関係に配列された粗なサンプルが第１と第２のサンプルのストリームとして配列され、第２のストリーム中のサンプルが同相のクロミナンスサンブルに相当し、上記第１のストリーム中のサンプルが、各々が付加モードフラグビットによって増補された直角関係のクロミナンスサンプルに相当するものである、請求の範囲１３に記載の装置。
１５．混合ビデオ信号フォーマットで画像の記述を記憶しまた取出すための装置であって、上記フォーマットの第１のものは、それぞれ比較的密にまた比較的粗にサンプルされたルミナンス及びクロミナンス成分を有するものであり、上記フォーマットの第２のものは、双方共、上記第１のフォーマットにおける各クロミナンス成分よりも密にサンプルされたルミナンス及びクロミナンス成分を有するものであり、上記装置は、選択された線リトレース期間中に、画像フィールドの比較的粗なサンプルを時間前進時間圧縮した形で供給し、各線トレース期間中に、画像フィールドのより密なサンプルをリアルタイムで供給するものであって、上記より密なサンプルは上記第１のフォーマットで符号化された画像の部分のルミナンス成分と上記第２のフォーマットで符号化された画像の部分の合成されたルミナンス及びクロミナンス成分とに対応し、線リトレース期間中に供給される上記画像フィールドの比較的粗なサンプルの中で上記第１のフォーマットで符号化された画像の部分を記述するサンプルはそのルミナンス成分を記述し、また、線リトレース期間中に供給される上記画像フィールドの比較的粗なサンプルの中で上記第２のフォーマットで記述された画像の部分を記述するサンプルが符号化されたモードフラグ情報を含むものである、ランダムアクセスメモリ、各線トレース期間中にリアルタイムで供給される画像フィールドの上記より密なサンプルに応答して、上記第１のフォーマットで符号化された画像の部分を正確に記述するカラー信号の第１の組を発生する手段、各線トレース期間中にリアルタイムで供給される画像フィールドの上記より密なサンプルに応答して、上記第２のフォーマットで符号化された画像の部分を正確に記述するルミナンス信号を生成する手段、選択された線トレース期間中に時間前進時間圧縮形式で供給された画像フィールドの上記比較的粗なサンプルを取出して、そのサンプルを上記より密なサンプルの中の周期的に選択されたものと予め規定された時間的整合関係に配列する手段、読出しアドレスとして上記時間整合関係に配列されたサンプルの少なくとも一部を受取って、上記第２のフォーマットで符号化された画像の部分を正確に記述する一対のサブサンプルされたクロミナンス信号を供給する第１と第２のマップメモリ、上記一対のサブサンプルされたクロミナンス信から補間して、上記より密なサンプルと同じサンプル密度を有し、上記第２のフォーマットで符号化された画像の部分を正確に記述する一対のクロミナンス信号を生成する手段、各々が上記第２のフォーマットの画像の部分を正確に記述している補間により生成された一対のクロミナンスサンプルと上記ルミナンス信号とを組合わせて、上記第２のフォーマットで符号化された画像の部分を正確に記述するカラー信号の第２の組を生成する手段、モードフラグ情報が符号化されている上記時間的整合関係に配列された比較的粗なサンプルに応答して、制御信号を生成する手段、及び上記制御信号に応答して、上記カラー信号の第１と第２の組を選択して速読的に正確な画像の記述を供給するカラー信号選択スイッチ、とを含む装置。
１６．上記第２のフォーマットで符号化された画像の部分を正確に記述するルミナンス信号を生成する上記手段が、各線トレース期間中にリアルタイムで供給される上記画像フィールドのより密なサンプルを受取り、上記第２のフォーマットで符号化された画像の部分を正確に記述する上記ルミナンス信号を供給する第３のマップメモリを含むものである、請求の範囲１５に記載の装置。
１７．上記カラー信号の第１の組を生成する手段が読出しアドレスとして上記より密なサンプルを受取る少なくとも１つのマップメモリを含むものである、請求の範囲１６に記載の装置。
１８．上記カラー信号の第１の組を生成する手段が読出しアドレスとして上記より密なサンプルを受取る少なくとも１つのマップメモリを含むものである、請求の範囲１５に記載の装置。
１９．上記時間的整合関係に配列された粗なサンプルが少なくとも第１のサンプルのストリームとして配列され、その１つのビットが上記モードフラグ情報を符号化しており、上記制御信号を生成する手段が上記モードフラグ情報を符号化したビットを上記カラー信号選択スイッチ用の制御信号として用いるために取出すものである、請求の範囲１５に記載の装置。