JPH0246597A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JPH0246597A JPH0246597A JP63196859A JP19685988A JPH0246597A JP H0246597 A JPH0246597 A JP H0246597A JP 63196859 A JP63196859 A JP 63196859A JP 19685988 A JP19685988 A JP 19685988A JP H0246597 A JPH0246597 A JP H0246597A
- Authority
- JP
- Japan
- Prior art keywords
- area
- data
- circuit
- rewriting
- rewritten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 230000006378 damage Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明の記憶装置は、電気的に書き換え可能な不揮発性
半導体を記憶素子とした記憶装置に関する。
半導体を記憶素子とした記憶装置に関する。
〔従来の技術及び発明が解決しようとする課題〕電気的
に書き換え可能な不揮発性半導体記憶素子、所謂ＥＥＦ
ＲＯＭは、コントローラから与えられる書き込みモード
信号に従い、２値化した情報に応じて、対応するメモリ
セルに約２０Ｖの高電圧が印加されると、メモリセルの
しきい値が変化して電荷が注入され、情報が書き込まれ
るものである。メモリセルに高電圧を印加する方法とし
ては、電源から各メモリセルに設けた外部端子へ直接印
加する方法と、ＩＣ内部に昇圧回路を設け、通常の印加
電圧５ｖを昇圧して印加する方法とがある。
に書き換え可能な不揮発性半導体記憶素子、所謂ＥＥＦ
ＲＯＭは、コントローラから与えられる書き込みモード
信号に従い、２値化した情報に応じて、対応するメモリ
セルに約２０Ｖの高電圧が印加されると、メモリセルの
しきい値が変化して電荷が注入され、情報が書き込まれ
るものである。メモリセルに高電圧を印加する方法とし
ては、電源から各メモリセルに設けた外部端子へ直接印
加する方法と、ＩＣ内部に昇圧回路を設け、通常の印加
電圧５ｖを昇圧して印加する方法とがある。
以上のようなＥＥＦＲＯＭを記憶素子として用いる場合
、電源のオン、オフ又は印加電圧の瞬時停電の際、ＥＥ
ＦＲＯＭが保持しているデータが破壊される可能性があ
る。即ち、外部端子を介して電源から高電圧を印加する
場合、メモリセルへ高電圧を印加した際に、電源のオン
、オフ、又は瞬停によって、コントローラから出力され
る信号が不安定になると、ＩＣ側が誤って書き込みモー
ドになってしまう可能性がある。また、ＩＣ内部に昇圧
回路を設けた場合、電源のオン、オフ、又は瞬停によっ
て、コントローラから出力される信号が不安定になると
、書き込みモードを受は入れてしまう可能性がある。
、電源のオン、オフ又は印加電圧の瞬時停電の際、ＥＥ
ＦＲＯＭが保持しているデータが破壊される可能性があ
る。即ち、外部端子を介して電源から高電圧を印加する
場合、メモリセルへ高電圧を印加した際に、電源のオン
、オフ、又は瞬停によって、コントローラから出力され
る信号が不安定になると、ＩＣ側が誤って書き込みモー
ドになってしまう可能性がある。また、ＩＣ内部に昇圧
回路を設けた場合、電源のオン、オフ、又は瞬停によっ
て、コントローラから出力される信号が不安定になると
、書き込みモードを受は入れてしまう可能性がある。
ところで、ＥＥＦＲＯＭは電気的に書き換え可能ではあ
るが、多くの場合、一部の領域はデータを書き換えるが
、他の領域は一旦書き込んだデータを書き換えることが
ない読み出し専用、所謂ＲＯＭのような用い方をしてい
る。従って、コントローラからの書き込み信号によって
全領域が書き換え可能となっては、読み出し専用として
用いている領域のデータが書き換えられて破壊される可
能性がある。
るが、多くの場合、一部の領域はデータを書き換えるが
、他の領域は一旦書き込んだデータを書き換えることが
ない読み出し専用、所謂ＲＯＭのような用い方をしてい
る。従って、コントローラからの書き込み信号によって
全領域が書き換え可能となっては、読み出し専用として
用いている領域のデータが書き換えられて破壊される可
能性がある。
本発明はこのような問題を解決するためになされたもの
であって、書き換え可能な領域を限定する不揮発性半導
体記憶装置の提供を目的とする。
であって、書き換え可能な領域を限定する不揮発性半導
体記憶装置の提供を目的とする。
本発明の不揮発性半導体記憶装置は、記憶素子の記憶領
域の一部のみを選択的に書き換え得る回路を備えたこと
を特徴とする。
域の一部のみを選択的に書き換え得る回路を備えたこと
を特徴とする。
本発明の不揮発性半導体記憶装置は、書き換えモードが
設定されると、記憶素子の一部記憶領域のみは書き換え
得る一方、他の部分のデータは書き換えられない。
設定されると、記憶素子の一部記憶領域のみは書き換え
得る一方、他の部分のデータは書き換えられない。
イブにしない。
従って、メモリセルアレイ１にデータを一旦書き込んだ
後、出力端子６に所定電圧が印加された際、電源のオン
、オフ又は瞬停の影響を受けて図示しないコントローラ
からの信号出力が不安定となり、誤って書き込みモード
となっても、ＲＯＭ領域１２への書き込みは行えず、記
憶データは破壊されない。
後、出力端子６に所定電圧が印加された際、電源のオン
、オフ又は瞬停の影響を受けて図示しないコントローラ
からの信号出力が不安定となり、誤って書き込みモード
となっても、ＲＯＭ領域１２への書き込みは行えず、記
憶データは破壊されない。
また、書き換え領域１１のデータ破壊を防止するため、
所定数のクロックパルスの出力に加え、書き込みを許可
又は禁止するイネーブル信号又はディゼープル信号を定
めておき、コントローラ側からの出力信号によって書き
込みモードとなった際、同時的に出力される書き込みの
許可／禁止信号がイネーブル信号の場合のみ、書き込み
を許する仕様にして、書き込みの条件を厳重にしておけ
ば、データが誤って書き込まれる可能性は低減する。
所定数のクロックパルスの出力に加え、書き込みを許可
又は禁止するイネーブル信号又はディゼープル信号を定
めておき、コントローラ側からの出力信号によって書き
込みモードとなった際、同時的に出力される書き込みの
許可／禁止信号がイネーブル信号の場合のみ、書き込み
を許する仕様にして、書き込みの条件を厳重にしておけ
ば、データが誤って書き込まれる可能性は低減する。
なお、本実施例では、メモリセルアレイとしてＥＥＰＲ
ＯＭを用いたが、−旦書き込んだデータを書き換えない
ＲＯＭ領域にマスクＲＯＭを用い以下、本発明をその実
施例を示す図面に基づき詳述する。第１図は、本発明に
係る不揮発性半導体記憶装置の構成を示すブロック図で
ある。図中１は、ＥＥＦＲＯＭからなるメモリセルアレ
イであって、その−半部はデータが書き換え可能な書き
換え領域１１、また他半部は書き換えが禁止されたＲＯ
Ｍ領域１２である。書き換え領域１１及びＲＯＭ領域１
２は、互いに独立的に動作する書き込み回路２又は３に
それぞれ接続される。書き込み回路２及び３はそれぞれ
昇圧回路４に接続され、昇圧回路４は制御回路５に接続
され、制御回路５は外部端子６に接続される。
ＯＭを用いたが、−旦書き込んだデータを書き換えない
ＲＯＭ領域にマスクＲＯＭを用い以下、本発明をその実
施例を示す図面に基づき詳述する。第１図は、本発明に
係る不揮発性半導体記憶装置の構成を示すブロック図で
ある。図中１は、ＥＥＦＲＯＭからなるメモリセルアレ
イであって、その−半部はデータが書き換え可能な書き
換え領域１１、また他半部は書き換えが禁止されたＲＯ
Ｍ領域１２である。書き換え領域１１及びＲＯＭ領域１
２は、互いに独立的に動作する書き込み回路２又は３に
それぞれ接続される。書き込み回路２及び３はそれぞれ
昇圧回路４に接続され、昇圧回路４は制御回路５に接続
され、制御回路５は外部端子６に接続される。
以上のような構成の不揮発性半導体記憶装置の書き込み
動作につき説明する。制御回路５は、外部端子６に所定
電圧が印加され、予め書き込みモードとして定めた所定
数のクロックパルスが入力される都度、書き換え領＠１
１が接続される書き込み回路２をアクティブにする一方
、ＲＯＭ領域１２が接続される書き込み回路３を、書き
込み１回目のみはアクティブにするが、２回目以降はア
クテる構成としても同様の効果が得られる。その際、マ
スクＲＯＭには、搭載する前にデータを書き込んでおく
こととなる。
動作につき説明する。制御回路５は、外部端子６に所定
電圧が印加され、予め書き込みモードとして定めた所定
数のクロックパルスが入力される都度、書き換え領＠１
１が接続される書き込み回路２をアクティブにする一方
、ＲＯＭ領域１２が接続される書き込み回路３を、書き
込み１回目のみはアクティブにするが、２回目以降はア
クテる構成としても同様の効果が得られる。その際、マ
スクＲＯＭには、搭載する前にデータを書き込んでおく
こととなる。
本発明の不揮発性半導体記憶装置は、電気的に書き換え
可能な記憶素子の一部のみを選択的に書き換え得る回路
を設けたことにより、電源の不安定な状態に影響され、
記憶素子が誤って書き込みモードに設定された場合であ
っても、書き換え得る領域が限定されるため、書き換え
不可能な領域のデータ破壊を防止し得るという優れた効
果を奏する。
可能な記憶素子の一部のみを選択的に書き換え得る回路
を設けたことにより、電源の不安定な状態に影響され、
記憶素子が誤って書き込みモードに設定された場合であ
っても、書き換え得る領域が限定されるため、書き換え
不可能な領域のデータ破壊を防止し得るという優れた効
果を奏する。
第１図は本発明に係る不揮発性半導体記憶装置の構成を
示すブロック図である。
示すブロック図である。
Claims (1)
- 【特許請求の範囲】 １、電気的に書き換え可能な不揮発性半導体を記憶素子
とする記憶装置において、 前記記憶素子の記憶領域の一部のみを選択 的に書き換え得る回路を備えたことを特徴とする不揮発
性半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63196859A JPH0246597A (ja) | 1988-08-06 | 1988-08-06 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63196859A JPH0246597A (ja) | 1988-08-06 | 1988-08-06 | 不揮発性半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0246597A true JPH0246597A (ja) | 1990-02-15 |
Family
ID=16364844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63196859A Pending JPH0246597A (ja) | 1988-08-06 | 1988-08-06 | 不揮発性半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0246597A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04121897A (ja) * | 1990-09-12 | 1992-04-22 | Mitsubishi Electric Corp | 電気的消去可能プログラマブル読出し専用メモリ |
-
1988
- 1988-08-06 JP JP63196859A patent/JPH0246597A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04121897A (ja) * | 1990-09-12 | 1992-04-22 | Mitsubishi Electric Corp | 電気的消去可能プログラマブル読出し専用メモリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5566323A (en) | Data processing system including programming voltage inhibitor for an electrically erasable reprogrammable nonvolatile memory | |
| JP2588483B2 (ja) | Ｍｏｓ技術を応用した電圧スイッチ回路 | |
| KR970059929A (ko) | 데이터보호회로 | |
| US5594686A (en) | Method and apparatus for protecting data stored in flash memory | |
| US4805151A (en) | Nonvolatile semiconductor memory device | |
| JP2004039127A (ja) | 不揮発性半導体記憶装置およびその書き換え禁止制御方法 | |
| US5301151A (en) | High voltage level converter | |
| US5925139A (en) | Microcomputer capable of preventing writing errors in a non-volatile memory | |
| JPH02214156A (ja) | 不揮発性半導体装置 | |
| US6886087B2 (en) | Semiconductor memory device | |
| JPH0246597A (ja) | 不揮発性半導体記憶装置 | |
| JPS62291168A (ja) | 不揮発性ｒａｍ | |
| JPS623516B2 (ja) | ||
| US20030214834A1 (en) | Device that makes it possible to selectively use nonvolatile memory as RAM or ROM | |
| US5355336A (en) | Memory device and a method for prohibiting writing to the memory device | |
| US5586077A (en) | Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices | |
| JP2006311579A (ja) | 検知回路 | |
| JPH0131313B2 (ja) | ||
| US6870383B2 (en) | Semiconductor device with high speed switching of test modes | |
| JPH02183496A (ja) | 不揮発性半導体記憶装置 | |
| JP4302123B2 (ja) | 半導体集積回路装置 | |
| JP2659147B2 (ja) | 評価用マイクロコンピュータ | |
| JPH02299039A (ja) | 半導体メモリ装置 | |
| JPH0511806B2 (ja) | ||
| JPH01118974A (ja) | カードモジュール |