JPH0245838Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、商用電源を電源とし、50Hzあるいは
60Hzの商用周波数信号を基準信号として計数し時
刻を表示する電子時計に関する。

(ロ) 従来の技術 一般に、家庭用のAC電源、即ち、商用電源を
電源とするデジタルクロツクあるいは時計付ラジ
オ等の電子時計では、50Hzあるいは60Hzの商用電
源の周波数信号を基準信号として用い、この商用
周波波数を計数することによつて秒、分、時等の
情報を作成し、液晶あるいはLED等の表示装置
に時刻を表示している。

このような電子時計の時刻修正は、通常、早送
り修正及び遅送り修正によつて行う。即ち、早送
り修正スイツチの操作により、50Hzあるいは60Hz
の商用周波数信号が分カウンタに導入され、分カ
ウンタは50Hzあるいは60Hzの速さで早送りされ、
時カウンタは早送りされた分カウンタの桁上げ信
号によつて修正される。更に、遅送り修正スイツ
チの操作をすると２Hz程度の信号が分カウンタに
導され分カウンタは２Hzの速さで修正されるので
ある。

他の修正方法には、各桁独立修正がある。即
ち、時桁に対応する修正スイツチを操作したとき
時カウンタが２Hz程度の信号で修正され、また、
分桁に対応する修正スイツチを操作すると分カウ
ンタが２Hz程度の信号で修正されるのである。

この修正方法については、本願出願人が昭和56
年８月５日に発行した「′82三洋半導体ハンドブ
ツクモノリシツクMOS集積回路編」の第275頁及
び第282頁に記載されている。

(ハ) 考案が解決しようとす問題点 上述の早送り及び遅送りによつて修正を行う場
合、早送り修正でも分カウンタに印加される信号
は、50Hzあるいは60Hzであり分カウンタの桁上げ
によつて修正される時カウンタの修正に時間がか
かる欠点がある。また、各桁独立修正する場合に
は、修正信号を各カウンタに導入するためのゲー
ト回路が各々必要となり、回路を構成する素子数
が増加する不都合がある。

(ニ) 問題点を解決するための手段 本考案は、上述した点に鑑みて為されたもので
あり、停電時に商用周波数信号に代わつて基準信
号を作成するための補助発振回路を有する電子時
計に於いて、外部端子からの信号によつて早送り
及び遅送り修正を実行する制御回路と、早送り修
正の実行時に制御回路から出力され補助発振回路
の発振を開始させる発振要求信号と、補助発振回
路の発振によつて作成された修正信号を時刻情報
を作成するカウンタに印加するゲート回路とを設
け、商用周波数より高い周波数で早送り修正をす
るものである。

(ホ) 作用 斯かる手段に於いて、早送り修正を実行するた
めに早送り修正制御用の外部端子に信号を印加す
ると、制御回路は、発振要求信号により補助発振
回路の発振を開始させ、補助発振回路の発振によ
つて作成された商用周波数より高い周波数の信号
がゲート回路を介して分カウンタに印加されるこ
とになり、分カウンタの桁上げ信号によつて修正
される時カウンタの修正速度が速くなるものであ
る。

(ヘ) 実施例 図は本考案の実施例を示すブロツク図である。
１は分周比１／50と分周比１／60とが外部端子２
に印加される信号によつて切り替えられる分周回
路であり、外部端子３に印加される商用周波数50
Hzあるいは60Hzの信号を切り替え回路４を介して
入力し、１Hzの秒信号を作成して秒カウンタ５に
出力する。秒カウンタ５は秒信号を計数する60進
カウンタであり、桁上が信号、即ち、分信号はゲ
ート回路６を介して分カウンタ７に印加される。
分カウンタ７は分桁及び10分桁の分情報を得る60
進カウンタであり、分カウンタ７の桁上げ信号が
印加される時カウンタ８は時桁及び10時桁の時情
報を得る12進カウンタである。

一方、補助発振回路９は、シユミツトインバー
タを用いた周知の発振回路であり、外部端子１０
に接続されるコンデンサ１１及び抵抗１２によつ
て決定される周波数の発振を行う。補助発振回路
９の発振出力が印加された32分周回路１３は、分
周比１／32の分周回路であり、50Hzあるいは60Hz
の分周出力を切り替え回路４に出力すると共に、
最終出力の前段の出力100Hzあるいは120Hzの分周
出力P_FAをゲート回路６に出力する。従つて、32
分周回路１３の出力が50Hz及び100Hzとなるため
には、補助発振回路９の発振周波数が1.6KHzと
なるようにコンデンサ１１及び抵抗１２が決定さ
れ、また、32分周回路１３の出力が60Hz及び120
Hzとなるためには、補助発振回路９の発振周波数
が1.92KHzとなるようにコンデンサ１１及び抵抗
１２が決定される。これら補助発振回路９、32分
周回路１３及び切り替え回路４は、外部端子１４
に印加された電圧の有無によつて商用電源の停電
を検出する停電検出回路１５の検出出力PDによ
つて制御される。即ち、通電時には、補助発振回
路９及び32分周回路１３の動作が停止され、切り
替え回路４は外部端子３に印加された50Hzあるい
は60Hzの商用周波数信号を分周回路１に出力して
いる。また、停電が検出さると補助発振回路９及
び32分周回路１３の動作が開始され、32分周回路
１３から出力されら50Hzあるいは60Hzの信号が切
り替え回路４を介して分周回路１に印加される。
もちろん、停電時に於いては電源のバツクアツプ
が為されており、従つて、停電時に於いても計時
動作が保障されのである。

また、秒カウンタ５と分カウンタ７との間に設
けられたゲート回路６は、秒カウンタ５からの桁
上げ信号C_Sと、分周回路１から出力される２Hz程
度の遅送り修正信号P_SLと、32分周回路１３から
出力される100Hzあるいは120Hzの早送り修正信号
P_FAとを制御回路１６の出力によつて切り替えて
分カウンタ７に印加するものである。制御回路１
６は、外部端子１７に印加される早送り修正を指
示する信号FAST、及び、外部端子１８に印加さ
れる遅送り修正を指示する信号SLOWに基いて、
ゲート回路６を制御すると共に、補助発振回路９
及び32分周回路１３を制御する。即ち、通常の動
作状態では、制御回路１６は、秒信号C_Sを分カウ
ンタ７に印加するようゲート回路を制御するが、
外部端子１８に信号SLOWが印加されると、（例
えば、外部端子１８をスイツチ等により電源電圧
レベルにする）、制御回路１６はゲート回路６を
制御して、遅送り修正信号P_SLを分カウンタ７に
印加し分カウンタ７を２Hz程度の速さで修正す
る。一方、外部端子１７に信号FASTが印加され
ると、（例えば、外部端子１７をスイツチ等によ
り電源電圧レベルにする）、制御回路１６は補助
発振回路９及び32分周回路１３の動作を開始さ
せ、32分周回路１３から100Hzあるいは120Hzの早
送り修正信号P_FAを出力させ、また、ゲート回路
６を制御して早送り修正信号P_FAを分カウンタ７
に印加する。これにより、分カウンタ７は100Hz
あるいは120Hzの信号で早送りされ、２Hzの桁上
げ信号が時カウンタ８に印加されることになる。
よつて、時カウンタ８は２Hzの速さで修正が実行
されるのであり、従来、50Hzあるいは60Hzで修正
していた早送り修正に比べ２倍の速さで修正でき
るのである。

(ト) 考案の効果 上述の如く本考案によれば、早送り修正の実行
時に補助発振回路を動作させて、商用周波数より
高い周波数の早送り修正信号を作成することによ
り、時カウンタの時刻修正が短時間で行え得るも
のであり、更に、独立修正方式の如く、各カウン
タの間にゲート回路を設ける必要もないため、回
路が簡単となる利点を有している。

【図面の簡単な説明】

図は本考案の実施例を示すブロツク図である。 １……分周回路、２，３，１０，１４，１７，
１８……外部端子、４……切り替え回路、５……
秒カウンタ、６……ゲート回路、７……分カウン
タ、８……時カウンタ、９……補助発振回路、１
３……32分周回路、１１……コンデンサ、１２…
…抵抗、１５……停電検出回路、１６……制御回
路。

Claims (1)

【実用新案登録請求の範囲】
1. 外部端子に印加された50Hzあるいは60Hzの商用
   周波数信号を基準信号とし、該基準信号から秒信
   号を得るための分周回路と、該分周回路の秒信号
   出力に基いて秒、分、時等の時刻情報を作成する
   ために縦続接続された各カウンタ回路と、停電時
   に前記商用周波数信号に代つて基準信号を作成す
   るための補助発振回路とを有する電子時計に於い
   て、外部端子からの信号によつて早送り及び遅送
   り修正を実行する制御回路と、早送り修正の実行
   時に前記制御回路から出力され前記補助発振回路
   の発振を開始させる発振要求信号と、前記補助発
   振回路の発振によつて作成された修正信号を前記
   制御回路からの制御信号に基いて前記カウンタに
   印加するゲート回路とを設け、前記商用周波数よ
   り高い周波数で早送り修正することを特徴とする
   電子時計。