JPH024500Y2 - - Google Patents

Info

Publication number
JPH024500Y2
JPH024500Y2 JP4600684U JP4600684U JPH024500Y2 JP H024500 Y2 JPH024500 Y2 JP H024500Y2 JP 4600684 U JP4600684 U JP 4600684U JP 4600684 U JP4600684 U JP 4600684U JP H024500 Y2 JPH024500 Y2 JP H024500Y2
Authority
JP
Japan
Prior art keywords
circuit
voltage
signal
generation circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4600684U
Other languages
Japanese (ja)
Other versions
JPS60158312U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP4600684U priority Critical patent/JPS60158312U/en
Publication of JPS60158312U publication Critical patent/JPS60158312U/en
Application granted granted Critical
Publication of JPH024500Y2 publication Critical patent/JPH024500Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、電源投入時の異常音の発生を防止す
るミユーテイング装置に関する。 (ロ) 従来技術 電源投入時の異常音の発生を防止する為のミユ
ーテイング装置は、例えば、実公昭53−23067号
公報に記載されている。前記実公昭53−23067号
公報に示されるミユーテイング装置は、コレクタ
がオーデイオ信号を流す信号伝送線路に接続さ
れ、エミツタが接地されたNPN型のミユーテイ
ング用トランジスタのベースに、電源投入時に電
源回路から発生される正の電源電圧が直接印加さ
れる様に成されている。その為、電源投入時にす
ばやく前記ミユーテイング用トランジスタがオン
し、信号伝送線路が接地され、ミユーテイング動
作が遅延せず、スピーカから異常音が発生しない
という利点を有する。 しかし、ミユーテイング用トランジスタに印加
される電圧が定電圧化されていないので、ミユー
テイングの解除時に前記ミユーテイング用トラン
ジスタが能動領域で動作した際、電源電圧に重畳
しているリツプル成分が、信号伝送線路を流れる
オーデイオ信号に悪影響を及ぼし、スピーカから
リツプル成分を含んだ音が放音されるという欠点
を有していた。だからといつて、定電圧化された
電圧をミユーテイング用トランジスタのベースに
印加すると、ミユーテイングの立上りが遅れてし
まうという別の欠点が発する。 (ハ) 考案の目的 本考案は、上述の点に鑑み成されたもので、ミ
ユーテイング動作の開始が充分早く、ミユーテイ
ング動作の終了時にリツプル成分を発生しないミ
ユーテイング装置を提供せんとするものである。 (ニ) 考案の構成 本考案に係るミユーテイング装置は、第1の直
流電圧を発生する第1電圧発生回路と、該第1電
圧発生回路が発生する第1の直流電圧よりも遅く
立上り、かつ定電圧化された第2の直流電圧を発
生する第2電圧発生回路と、前記第1電圧発生回
路の出力端に接続される第1信号発生回路と、前
記第2電圧発生回路の出力端に接続され、前記第
1信号発生回路が発生する出力信号よりも遅く立
下る出力信号を発生する第2信号発生回路と、前
記第1及び第2信号発生回路の出力信号に応じて
作動するスイツチング回路とから構成される。 (ホ) 実施例 第1図は本考案の一実施例を示すブロツク図
で、1は電源回路、2は前記電源回路1の出力電
圧を使用して信号を発生する第1信号発生回路、
3は前記電源回路1の出力電圧を定電圧化する定
電圧回路、4は前記定電圧回路3の出力電圧を使
用して信号を発生する第2信号発生回路、5は前
記第1及び第2信号発生回路2及び4のそれぞれ
の出力信号のオアをとるオア回路、及び6は前記
オア回路5の出力信号に応じて、信号伝送線路7
を流れるオーデイオ信号をアースに落とすスイツ
チング回路である。 上述の回路に電源を投入すると、電源回路1の
出力端に第2図イの如きリツプル成分を含んだ電
源電圧が発生する。前記電源電圧が第1信号発生
回路2に印加されると、該第1信号発生回路2か
ら第2図ロの如きリツプル成分を含んだ電圧が所
定時間発生する。そして、前記第1信号発生回路
2の出力電圧はオア回路5を介してスイツチング
回路6に印加されるので、該スイツチング回路6
がオンし、信号伝送線路7をアースして、ミユー
テイングが行なわれる。 一方、前記電源電圧は、定電圧回路3にも印加
され、該定電圧回路3で第2図ハの如く、定電圧
化された後、第2信号発生回路4に印加される。
すると、前記第2信号発生回路4は第2図ニの如
き電圧を所定時間発生するので、該第2信号発生
回路4の出力電圧は、オア回路5を介してスイツ
チング回路6に印加される。その為、前記スイツ
チング回路6には、第2図ホに示す如く、前記第
1信号発生回路2の出力電圧が前記第2信号発生
回路4の出力電圧より低下した時点t0から、該第
2信号発生回路4の出力電圧が印加されることに
なるので、ミユーテイング動作は、第1信号発生
回路2の出力電圧の発生開始から、第2信号発生
回路4の出力電圧の発生終了まで続く。そして、
スイツチング回路6に印加される電圧が第2図ホ
において、V1以上のレベルで、該スイツチング
回路6が飽和状態になるとすると、ミユーテイン
グ動作はt1〜t2間で完全であり、立上りが早く、
立下りが滑らかである。その為、ミユーテイング
の終了時にリツプル音が発生されない。 第3図は第1図の実施例の具体例を示す回路図
で、は電源回路、は前記電源回路から発生
する電源電圧を定電圧化する定電圧回路、10
前記電源回路の出力端に接続された第1信号発
生回路、11は前記定電圧回路の出力端に接続
された第2信号発生回路、及び12はベースが前
記第1及び第2信号発生回路10及び11のそれ
ぞれの出力端の共通接続点に接続され、コレクタ
が信号伝送線路13に接続され、エミツタが接地
されたミユーテイング用トランジスタである。 前記第1信号発生回路10の入力端に正の電圧
が印加されると、トランジスタ14のエミツタに
接続されたコンデンサ15がダイオード16を介
してすばやく充電され、ベース接続されたコンデ
ンサ17が該コンデンサ17と抵抗18の時定数
回路で決まる充電時定数により徐々に充電される
ので、正の電圧が入力端に印加された時から前記
コンデンサ17の充電が完了するまでの間、前記
トランジスタ14はオンし、該トランジスタ14
のコレクタから正の電圧が発生する。 また、第2信号発生回路11は前記第1信号発
生回路10と同一の構成であり、トランジスタ1
9のベースに接続されたコンデンサ20を前記第
1信号発生回路10のコンデンサ17より容量が
大きいものを使用し、前記第2信号発生回路11
の充電時定数を長くしている。その為、前記第2
信号発生回路11のトランジスタ19のコレクタ
から正の電圧が発生する時間は、前記第1信号発
生回路10のトランジスタ14のコレクタから正
の電圧が発生する時間より長い。 今、電源スイツチ21がオンされたとすると、
電源回路の出力端に正の電源電圧が発生される
ので、第1信号発生回路10はすぐに出力端から
正の電圧を発生する。その為、ミユーテイング用
トランジスタ12のベースに前記正の電圧が印加
されるので、該ミユーテイング用トランジスタ1
2はオンする。 一方、電源回路の出力端に発生された正の電
源電圧は定電圧回路で定電圧化され、第2信号
発生回路11に印加されるが、前記定電圧回路
のコンデンサ22は、抵抗23を介して、充電さ
れる為に前記第2信号発生回路11が出力電圧を
発生するのは、第1信号発生回路10が出力電圧
を発生した所定時間後である。 また、第1及び第2信号発生回路10及び11
は、それぞれPNP型のトランジスタ14及び1
9のコレクタから出力電圧を得る様に成されてお
り、該コレクタ同志を接続しているので、前記第
1及び第2信号発生回路10及び11のそれぞれ
の出力電圧のうち、電圧の高い方の出力電圧が前
記コレクタ同志の接続点Aから発生する。その
為、ミユーテイングは第1信号発生回路10の出
力電圧の発生と共に開始し、第2信号発生回路
1の出力電圧の終了と共に終了する。 第4図は本考案の別の実施例を示す回路図で、
第1信号発生回路10は定電圧回路の出力端に
接続され、第3図の第2信号発生回路11と同一
の第2信号発生回路が設けられた集積回路24は
前記定電圧回路の出力端に接続された抵抗25
とデカツプリング・コンデンサ26との接続点に
接続される。尚、第4図において、第3図と同一
の回路には同一の図番が付してある。 上述の回路において、定電圧回路9の出力端に
電圧が発生すると、第1信号発生回路10はすぐ
に出力電圧を発生する。一方、集積回路24に設
けられた第2信号発生回路は、抵抗25を介して
デカツプリング・コンデンサ24が充電された後
に、該電2信号発生回路の出力端である集積回路
24の端子27から出力電圧を発生する。 この結果、上述の回路においても、第1信号発
生回路10の出力電圧の発生が開始してから集積
回路24に設けられた第2信号発生回路の出力電
圧の発生が終了するまでミユーテイングがかかる
ことになる。 また、前記第1信号発生回路10の出力電圧
は、該第1信号発生回路10の入力端に印加され
る電源電圧と同時にすばやく立上るので、集積回
路のインヒビツト信号として使用出来る。第4図
においては、前記第1信号発生回路10の出力電
圧が発生すると、トランジスタ28及び29がオ
ンして、集積回路30のインヒビツト端子31が
「L」になり、該集積回路30内の各部が禁止状
態に保たれる。 尚、トランジスタ28のエミツタは解放されて
おり、そのベースは第1信号発生回路10のトラ
ンジスタ14のコレクタに、そのコレクタはトラ
ンジスタ29のベースに接続されている。 前記トランジスタ28を用いることにより、信
号伝送線路13に負の大信号が生じた時、アース
から抵抗32及び33、ダイオード34、抵抗3
5、及びミユーテイング用トランジスタ12のベ
ース・コレクタ間という経路で電流が流れて歪み
が発生するのを防止出来る。その場合、ダイオー
ドを用いても同様の歪みの発生を防止出来るが、
ダイオードは逆方向電流が大である為、低歪率ミ
ユーテイング装置には向かないので、トランジス
タ28の方がより好ましい。 (ヘ) 考案の効果 以上述べた如く、本考案に依れば、ミユーテイ
ングの開始を第1信号発生回路の出力信号で制御
するので、立上り動作の早いミユーテイング装置
が提供出来るという利点を有する。また、ミユー
テイングの終了を定電圧化された電圧が入力端に
印加される第2信号発生回路の出力信号で制御す
るので、ミユーテイングの終了時にリツプル成分
がオーデイオ信号に変調されて出力される様なこ
とが無いという利点を有する。更にミユーテイン
グの開始時は第1信号発生回路で調整出来、ミユ
ーテイングの終了時は第2信号発生回路で調整出
来るので、設計がしやすいという利点を有する。
そして、第1信号発生回路の出力信号はインヒビ
ツト信号として使用出来るので、ミユーテイング
装置とインヒビツト信号を発生する回路とを互い
に独立して設けるのに比べて安価に出来るという
利点を有する。
[Detailed description of the invention] (a) Industrial application field The present invention relates to a muting device that prevents abnormal noise from occurring when power is turned on. (b) Prior Art A muting device for preventing abnormal noises from occurring when the power is turned on is described in, for example, Japanese Utility Model Publication No. 53-23067. The muting device shown in the above-mentioned Japanese Utility Model Publication No. 53-23067 has a collector connected to a signal transmission line through which an audio signal flows, and a base of an NPN-type muting transistor whose emitter is grounded. The positive power supply voltage is directly applied. Therefore, the muting transistor is quickly turned on when the power is turned on, the signal transmission line is grounded, the muting operation is not delayed, and there is an advantage that no abnormal sound is generated from the speaker. However, since the voltage applied to the muting transistor is not regulated, when the mutating transistor operates in the active region when the muting is canceled, the ripple component superimposed on the power supply voltage may cause the signal transmission line to This has the disadvantage that it adversely affects the flowing audio signal, and the speaker emits sound containing ripple components. However, if a constant voltage is applied to the base of the muting transistor, another drawback arises: the rise of muting is delayed. (c) Purpose of the invention The present invention has been made in view of the above-mentioned points, and aims to provide a muting device in which the start of the muting operation is sufficiently early and no ripple component is generated at the end of the muting operation. (d) Structure of the invention The muting device according to the invention includes a first voltage generation circuit that generates a first DC voltage, and a voltage generating circuit that rises later than the first DC voltage generated by the first voltage generation circuit and has a constant voltage. a second voltage generation circuit that generates a second DC voltage; a first signal generation circuit connected to the output terminal of the first voltage generation circuit; and a first signal generation circuit connected to the output terminal of the second voltage generation circuit. a second signal generation circuit that generates an output signal that falls later than an output signal generated by the first signal generation circuit; and a switching circuit that operates in accordance with the output signals of the first and second signal generation circuits. It consists of (E) Embodiment FIG. 1 is a block diagram showing an embodiment of the present invention, in which 1 is a power supply circuit, 2 is a first signal generation circuit that generates a signal using the output voltage of the power supply circuit 1;
3 is a constant voltage circuit that makes the output voltage of the power supply circuit 1 constant; 4 is a second signal generating circuit that generates a signal using the output voltage of the constant voltage circuit 3; 5 is the first and second signal generating circuit; An OR circuit 6 takes the OR of the respective output signals of the signal generation circuits 2 and 4, and a signal transmission line 7 6 corresponds to the output signal of the OR circuit 5.
This is a switching circuit that drops the audio signal flowing through the circuit to ground. When power is applied to the above circuit, a power supply voltage containing a ripple component as shown in FIG. 2A is generated at the output terminal of the power supply circuit 1. When the power supply voltage is applied to the first signal generating circuit 2, a voltage including a ripple component as shown in FIG. 2B is generated from the first signal generating circuit 2 for a predetermined period of time. The output voltage of the first signal generating circuit 2 is applied to the switching circuit 6 via the OR circuit 5.
is turned on, the signal transmission line 7 is grounded, and muting is performed. On the other hand, the power supply voltage is also applied to a constant voltage circuit 3, and after being made constant by the constant voltage circuit 3 as shown in FIG.
Then, the second signal generating circuit 4 generates a voltage as shown in FIG. Therefore, as shown in FIG. Since the output voltage of the signal generation circuit 4 is applied, the muting operation continues from the start of generation of the output voltage of the first signal generation circuit 2 until the end of generation of the output voltage of the second signal generation circuit 4. and,
Assuming that the voltage applied to the switching circuit 6 reaches a saturation state when the voltage applied to the switching circuit 6 is at a level higher than V1 in FIG . ,
The fall is smooth. Therefore, no ripple sound is generated when muting ends. 3 is a circuit diagram showing a specific example of the embodiment shown in FIG. 1, in which 8 is a power supply circuit, 9 is a constant voltage circuit that constantizes the power supply voltage generated from the power supply circuit 8 , and 10 is the power supply circuit 8. 11 is a second signal generating circuit connected to the output terminal of the constant voltage circuit 9 ; 12 is a base connected to the first and second signal generating circuits 10 and 11 ; This is a muting transistor which is connected to a common connection point of each output end of the transistors, has a collector connected to the signal transmission line 13, and has an emitter grounded. When a positive voltage is applied to the input terminal of the first signal generating circuit 10 , the capacitor 15 connected to the emitter of the transistor 14 is quickly charged via the diode 16, and the capacitor 17 connected to the base is charged. Since the transistor 14 is gradually charged according to the charging time constant determined by the time constant circuit of the resistor 18 and the resistor 18, the transistor 14 is turned on from the time when a positive voltage is applied to the input terminal until the charging of the capacitor 17 is completed. , the transistor 14
A positive voltage is generated from the collector of the Further, the second signal generation circuit 11 has the same configuration as the first signal generation circuit 10 , and the transistor 1
The capacitor 20 connected to the base of the second signal generating circuit 11 is connected to the base of the second signal generating circuit 11 .
The charging time constant of the battery is increased. Therefore, the second
The time during which a positive voltage is generated from the collector of the transistor 19 of the signal generating circuit 11 is longer than the time during which a positive voltage is generated from the collector of the transistor 14 of the first signal generating circuit 10. Now, if the power switch 21 is turned on,
Since a positive power supply voltage is generated at the output terminal of the power supply circuit 8 , the first signal generation circuit 10 immediately generates a positive voltage from the output terminal. Therefore, since the positive voltage is applied to the base of the muting transistor 12, the mutating transistor 1
2 turns on. On the other hand, the positive power supply voltage generated at the output terminal of the power supply circuit 8 is made into a constant voltage by a constant voltage circuit 9 and applied to the second signal generation circuit 11 .
Since the capacitor 22 is charged via the resistor 23, the second signal generating circuit 11 generates the output voltage only after a predetermined time period after the first signal generating circuit 10 generates the output voltage. Further, the first and second signal generation circuits 10 and 11
are PNP type transistors 14 and 1, respectively.
The output voltage is obtained from the collectors of the first and second signal generating circuits 10 and 11 because the collectors are connected to each other. An output voltage is generated from the collector-to-collector connection point A. Therefore, muting starts with the generation of the output voltage of the first signal generation circuit 10 , and the muting starts with the generation of the output voltage of the first signal generation circuit 10.
It ends when the output voltage of 1 ends. FIG. 4 is a circuit diagram showing another embodiment of the present invention,
The first signal generating circuit 10 is connected to the output terminal of the constant voltage circuit 9 , and the integrated circuit 24 provided with the same second signal generating circuit as the second signal generating circuit 11 in FIG. Resistor 25 connected to the output end
and the decoupling capacitor 26. In FIG. 4, circuits that are the same as those in FIG. 3 are given the same number. In the above circuit, when a voltage is generated at the output terminal of the constant voltage circuit 9, the first signal generating circuit 10 immediately generates an output voltage. On the other hand, the second signal generation circuit provided in the integrated circuit 24 outputs an output from the terminal 27 of the integrated circuit 24, which is the output end of the second signal generation circuit, after the decoupling capacitor 24 is charged via the resistor 25. Generates voltage. As a result, even in the above-mentioned circuit, muting is applied from the time when the first signal generating circuit 10 starts generating the output voltage until the second signal generating circuit provided in the integrated circuit 24 finishes generating the output voltage. become. Furthermore, since the output voltage of the first signal generating circuit 10 quickly rises at the same time as the power supply voltage applied to the input terminal of the first signal generating circuit 10 , it can be used as an inhibit signal for an integrated circuit. In FIG. 4, when the output voltage of the first signal generating circuit 10 is generated, the transistors 28 and 29 are turned on, the inhibit terminal 31 of the integrated circuit 30 becomes "L", and each part in the integrated circuit 30 is turned on. is kept in a prohibited state. Note that the emitter of the transistor 28 is open, and its base is connected to the collector of the transistor 14 of the first signal generating circuit 10 , and the collector is connected to the base of the transistor 29. By using the transistor 28, when a large negative signal is generated on the signal transmission line 13, the resistors 32 and 33, the diode 34, and the resistor 3 are connected to the ground.
5 and the path between the base and collector of the muting transistor 12, which can prevent current from flowing and causing distortion. In that case, similar distortion can be prevented by using a diode, but
Since a diode has a large reverse current and is not suitable for a low distortion muting device, the transistor 28 is more preferable. (f) Effects of the invention As described above, according to the invention, since the start of muting is controlled by the output signal of the first signal generation circuit, it has the advantage of providing a muting device with a quick start-up operation. In addition, since the end of the mutating is controlled by the output signal of the second signal generation circuit, which applies a constant voltage to the input terminal, the ripple component is modulated into an audio signal and output when the mutating ends. It has the advantage that there is no problem. Further, since the start of mutating can be adjusted by the first signal generating circuit, and the time of ending mutating can be adjusted by the second signal generating circuit, there is an advantage that design is easy.
Since the output signal of the first signal generating circuit can be used as an inhibit signal, it has the advantage that the cost can be reduced compared to providing the muting device and the circuit for generating the inhibit signal independently of each other.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の一実施例を示すブロツク図、
第2図イ乃至ホはその説明に供する為の特性図、
第3図は第1図の具体例を示す回路図、及び第4
図はその別の具体例を示す回路図である。 主な符号の説明、1……電源回路、2……第1
信号発生回路、3……定電圧回路、4……第2信
号発生回路、6……スイツチング回路。
FIG. 1 is a block diagram showing an embodiment of the present invention.
Figure 2 A to E are characteristic diagrams for the purpose of explanation.
FIG. 3 is a circuit diagram showing a specific example of FIG.
The figure is a circuit diagram showing another specific example. Explanation of main symbols, 1...Power supply circuit, 2...1st
Signal generation circuit, 3... Constant voltage circuit, 4... Second signal generation circuit, 6... Switching circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 第1の直流電圧を発生する第1電圧発生回路
と、該第1電圧発生回路が発生する第1の直流電
圧よりも遅く立上り、かつ定電圧化された第2の
直流電圧を発生する第2電圧発生回路と、前記第
1電圧発生回路の出力端に接続される第1信号発
生回路と、前記第2電圧発生回路の出力端に接続
され、前記第1信号発生回路が発生する出力信号
よりも遅く立下る出力信号を発生する第2信号発
生回路と、前記第1及び第2信号発生回路の出力
信号に応じて作動するスイツチング回路とから成
り、前記第1及び第2信号発生回路の出力信号に
より前記スイツチング回路を駆動してミユーテイ
ングを行う様にしたミユーテイング装置。
a first voltage generation circuit that generates a first DC voltage; and a second voltage generation circuit that generates a second DC voltage that rises later than the first DC voltage generated by the first voltage generation circuit and is regulated. a voltage generation circuit, a first signal generation circuit connected to the output terminal of the first voltage generation circuit, and an output signal connected to the output terminal of the second voltage generation circuit, which is generated by the first signal generation circuit. a second signal generating circuit that generates an output signal that falls slowly, and a switching circuit that operates according to the output signals of the first and second signal generating circuits, A muting device that drives the switching circuit with a signal to perform muting.
JP4600684U 1984-03-29 1984-03-29 Muting device Granted JPS60158312U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4600684U JPS60158312U (en) 1984-03-29 1984-03-29 Muting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4600684U JPS60158312U (en) 1984-03-29 1984-03-29 Muting device

Publications (2)

Publication Number Publication Date
JPS60158312U JPS60158312U (en) 1985-10-22
JPH024500Y2 true JPH024500Y2 (en) 1990-02-02

Family

ID=30560009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4600684U Granted JPS60158312U (en) 1984-03-29 1984-03-29 Muting device

Country Status (1)

Country Link
JP (1) JPS60158312U (en)

Also Published As

Publication number Publication date
JPS60158312U (en) 1985-10-22

Similar Documents

Publication Publication Date Title
JPH024500Y2 (en)
JPH08213849A (en) Audio mute circuit
JP3537571B2 (en) Audio signal amplifier circuit
JPS631453Y2 (en)
JPH10327021A (en) Voltage supply circuit for amplifier
JPS5941642Y2 (en) Transmission/reception switching signal generation circuit
JPS632487B2 (en)
JPH0352023Y2 (en)
JPS5837132Y2 (en) Click prevention circuit
JPH0115217Y2 (en)
JPS5910806Y2 (en) audio cancellation circuit
JPH0419881Y2 (en)
JPS6240807A (en) Muting circuit
JPS5852727Y2 (en) Click prevention circuit
JPS6110333Y2 (en)
JPS6325764Y2 (en)
JPS5813634Y2 (en) Muting signal generation circuit
JPS631501Y2 (en)
JPS60229525A (en) Mute pulse generating circuit
JPH071871Y2 (en) Semiconductor integrated circuit
JPS5852728Y2 (en) Click prevention circuit
JPH0526810Y2 (en)
JPS6042644B2 (en) power amplifier
JPS6115619Y2 (en)
JPH0540574Y2 (en)