JPH0115217Y2 - - Google Patents
Info
- Publication number
- JPH0115217Y2 JPH0115217Y2 JP2645182U JP2645182U JPH0115217Y2 JP H0115217 Y2 JPH0115217 Y2 JP H0115217Y2 JP 2645182 U JP2645182 U JP 2645182U JP 2645182 U JP2645182 U JP 2645182U JP H0115217 Y2 JPH0115217 Y2 JP H0115217Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switch
- circuit
- turned
- muting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は、スイツチ切換時の雑音発生を防止す
る為のミユーテイング回路に使用されるミユーテ
イング信号発生回路に係り、特に単一の回路によ
り、スイツチのオフからオンへの切換及びオンか
らオフへの切換の両切換時に、適切なミユーテイ
ング信号を発生させることの出来るミユーテイン
グ信号発生回路を提供せんとするものである。[Detailed description of the invention] The present invention relates to a muting signal generation circuit used in a muting circuit to prevent noise generation when switching a switch, and in particular, to a muting signal generation circuit used in a muting circuit to prevent noise generation when switching a switch. It is an object of the present invention to provide a muting signal generating circuit capable of generating an appropriate muting signal during both switching from ON to OFF.
テープレコーダにおいては、再生スイツチをオ
フからオンに、もしくはオンからオフに切換える
際に、スイツチ切換に起因する雑音が発生する。
その為、通常のテープレコーダにおいては、ミユ
ーテイング回路が設けられており、前記雑音の発
生を防止する様に成されている。しかして、再生
スイツチを切換えるに際し、オフからオンに切換
える場合は、切換雑音が無くなつた後にミユーテ
イング解除とされなければならず、かつオンから
オフに切換える場合は、雑音が発生する前にミユ
ーテイング動作に入らなければならないので、従
来は、2つの異る時定数を有するミユーテイング
信号発生回路を用いてミユーテイングを行つてい
た。 In a tape recorder, when a playback switch is switched from off to on or from on to off, noise is generated due to the switch switching.
For this reason, a normal tape recorder is provided with a muting circuit to prevent the noise from occurring. Therefore, when switching the playback switch from OFF to ON, muting must be canceled after the switching noise has disappeared, and when switching from ON to OFF, muting must be performed before the noise occurs. Therefore, in the past, mutating was performed using a muting signal generation circuit having two different time constants.
本考案は、上述の点に鑑み成されたもので、単
一の回路により、スイツチのオフからオンへの切
換及びオンからオフへの切換に対応して適切なミ
ユーテイング信号を発生し得る簡単な構成のミユ
ーテイング信号発生回路を提供せんとするもので
ある。 The present invention has been developed in view of the above points, and is a simple circuit capable of generating appropriate muting signals in response to switching from OFF to ON and from ON to OFF with a single circuit. It is an object of the present invention to provide a muting signal generating circuit having the following configuration.
以下本考案の一実施例に基き、図面を参照しな
がら説明する。第1図において、1は例えばテー
プレコーダの再生スイツチに連動して切換えられ
るスイツチ、2はコレクタが抵抗3を介して電源
(+VCC)に、エミツタがアースに、ベースが抵
抗4及び前記スイツチ1を介して前記電源(+
VCC)に接続された第1トランジスタ、5はコレ
クタが前記第1トランジスタ2のベースに、エミ
ツタがアースに接続された第2トランジスタ、6
は該第2トランジスタ5のベースに印加される電
圧を調整する為の時定数回路を構成するコンデン
サ、及び7はミユーテイング信号出力端子であ
る。 An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, 1 is a switch that is switched in conjunction with the playback switch of a tape recorder, for example, the collector is connected to the power supply (+V CC ) via a resistor 3, the emitter is connected to ground, and the base is connected to the resistor 4 and the switch 1. The power supply (+
a first transistor 5 connected to V CC ), a second transistor 5 whose collector is connected to the base of the first transistor 2 and whose emitter is connected to ground;
7 is a capacitor constituting a time constant circuit for adjusting the voltage applied to the base of the second transistor 5, and 7 is a muting signal output terminal.
次に動作を説明する。スイツチ1がオフとなつ
ている第1図図示の状態においては、第1及び第
2トランジスタ2及び5がバイアスされずオフと
なつているので、出力端子7には、「H」のミユ
ーテイング信号が発生している。時刻t0でスイツ
チ1をオンにすると、第2トランジスタ5がバイ
アス状態となり直ちにオンとなり、第1トランジ
スタ2のベースを、前記第2トランジスタ5のコ
レクタ・エミツタ路によつて接地する為、第1ト
ランジスタ2はオフの状態を維持する。スイツチ
1をオンにした直後で、第2トランジスタ5がオ
ンする前に、瞬時的に第1トランジスタ2がオン
となる可能性があるが、第1及び第2トランジス
タ2及び5の動作速度が等しく、かつ前記第1ト
ランジスタ2がオンするとしても短時間なので、
動作に影響がない。 Next, the operation will be explained. In the state shown in FIG. 1 in which the switch 1 is off, the first and second transistors 2 and 5 are not biased and are off, so the output terminal 7 receives an "H" muting signal. It has occurred. When the switch 1 is turned on at time t 0 , the second transistor 5 becomes biased and immediately turns on, and the base of the first transistor 2 is grounded by the collector-emitter path of the second transistor 5. Transistor 2 remains off. There is a possibility that the first transistor 2 is turned on instantaneously immediately after the switch 1 is turned on and before the second transistor 5 is turned on, but the operating speeds of the first and second transistors 2 and 5 are equal. , and even if the first transistor 2 is turned on, it is only for a short time.
No effect on operation.
しかして、スイツチ1を投入した後所定時間
(TD)が経過して時刻t1になると、コンデンサ6
が所定電圧迄充電され、第2トランジスタ5のベ
ース電圧が低下し、該第2トランジスタ5がオフ
となる。そして、第2トランジスタ5がオフとな
ると、第1トランジスタ2がオンとなり、出力端
子7の電圧が「L」となつてミユーテイング信号
の発生が停止する。これが、スイツチ1をオフか
らオンにした時のミユーテイング信号発生回路の
動作であり、スイツチ切換に起因する雑音の発生
期間(TD)中、ミユーテイング信号を発生し続
けることが出来るので、前記雑音を確実に防止出
来る。 However, when the predetermined time (T D ) has elapsed after turning on switch 1 and reaches time t 1 , capacitor 6
is charged to a predetermined voltage, the base voltage of the second transistor 5 decreases, and the second transistor 5 is turned off. Then, when the second transistor 5 is turned off, the first transistor 2 is turned on, the voltage at the output terminal 7 becomes "L", and the generation of the muting signal is stopped. This is the operation of the muting signal generation circuit when switch 1 is turned on from off, and it can continue to generate the muting signal during the noise generation period (T D ) caused by switch switching, so the noise can be suppressed. It can definitely be prevented.
次に、時刻t2にスイツチ1をオンからオフに切
換えると、第1トランジスタ2のベースバイアス
が直ちに無くなるので、該第1トランジスタ2は
直ちにオフとなる。従つて出力端子7の電圧も直
ちに「H」となり、ミユーテイング信号が発生す
る。それ故、スイツチをオンからオフに切換えた
時以降に発生する雑音を確実に防止し得る。 Next, when the switch 1 is turned from on to off at time t2 , the base bias of the first transistor 2 is immediately removed, so the first transistor 2 is immediately turned off. Therefore, the voltage at the output terminal 7 also becomes "H" immediately, and a muting signal is generated. Therefore, noise generated after the switch is turned from on to off can be reliably prevented.
スイツチ1をオフにすると、コンデンサ6は直
ちに放電を開始する。ダイオード8は、前記コン
デンサ6の放電により第1トランジスタ2がバイ
アスされるのを防止する為に配置されており、抵
抗9はコンデンサ6の放電抵抗としても利用され
るので、その値は小さく設定されている。 When switch 1 is turned off, capacitor 6 immediately starts discharging. The diode 8 is arranged to prevent the first transistor 2 from being biased due to the discharge of the capacitor 6, and the resistor 9 is also used as a discharge resistance of the capacitor 6, so its value is set small. ing.
第2図は、第1図の回路における各部の電圧を
示すものである。第2図イは、第1図の回路にお
ける点Aの電圧を示すもので、時刻t0にスイツチ
1をオンすると所定の電圧となり、時刻t2にスイ
ツチ1をオフすると零電圧となることを示してい
る。第2図ロは、点Bの電圧を示すもので、時刻
t0で立上り、時定数回路として働くコンデンサ6
の作用により微分されて図示の如き波形となる。
そして、時刻t1迄は、第2トランジスタ5をオン
させる十分な電圧を有しており、時刻t1以降は第
2トランジスタ5をオンさせることが出来ない電
圧に低下する。また、時刻t2でスイツチ1をオフ
すると点Bの電圧は負の値となり、その後微分波
形を描いて零となる。第2図ハは、第1トランジ
スタ2のベース電圧を示すもので、時刻t1に第2
トランジスタ5がオフとなることにより所定値と
なり、第1トランジスタ2をオンとし、時刻t2で
第2トランジスタ5がオンとなることにより零と
なり第1トランジスタ2をオフする様な値とな
る。第2図ニは、出力端子7の電圧を示すもの
で、第1トランジスタ2がオフである時刻t1迄の
期間及び時刻t2以降の期間、所定値「H」となり
ミユーテイング信号発生状態となる。また、時刻
t1から時刻t2迄の期間は零「L」となり、ミユー
テイング信号を発生しない状態となる。従つて、
前記出力端子7に生じる信号を用いてミユーテイ
ング回路(図示せず)を駆動すれば、スイツチ1
の切換に応じたミユーテイングを行うことが出
来、スイツチ切換に起因する雑音の発生を確実に
防止出来る。 FIG. 2 shows voltages at various parts in the circuit of FIG. 1. Figure 2A shows the voltage at point A in the circuit of Figure 1.When switch 1 is turned on at time t0 , the voltage becomes a predetermined voltage, and when switch 1 is turned off at time t2 , the voltage becomes zero. It shows. Figure 2 (b) shows the voltage at point B, and the time
Capacitor 6 rises at t 0 and works as a time constant circuit
is differentiated by the action of , resulting in a waveform as shown in the figure.
Until time t1 , the voltage is sufficient to turn on the second transistor 5, and after time t1 , the voltage drops to such a level that the second transistor 5 cannot be turned on. Further, when switch 1 is turned off at time t2 , the voltage at point B becomes a negative value, and then draws a differential waveform and becomes zero. FIG. 2C shows the base voltage of the first transistor 2, and the second
When the transistor 5 is turned off, the value becomes a predetermined value, and when the first transistor 2 is turned on and the second transistor 5 is turned on at time t2 , the value becomes zero and becomes a value that turns off the first transistor 2. FIG. 2D shows the voltage at the output terminal 7, which becomes a predetermined value "H" during the period up to time t1 when the first transistor 2 is off and the period after time t2 , and a mutating signal is generated. . Also, the time
The period from t 1 to time t 2 is zero "L", and no muting signal is generated. Therefore,
If the signal generated at the output terminal 7 is used to drive a muting circuit (not shown), the switch 1
It is possible to perform muting according to the switching of the switch, and it is possible to reliably prevent the generation of noise caused by the switching of the switch.
第1図の回路の動作、及び第2図の各部の電圧
から明らかな如く、本考案に依れば、スイツチを
オフからオンに切換えた時には所定時間(TD)
の経過後にミユーテイング信号が発生しなくな
り、スイツチをオンからオフに切換えたときには
直ちにミユーテイング信号を発生する回路を、単
一でしかも簡単な回路構成で実現出来るので広い
応用が期待出来る実用的なものである。 As is clear from the operation of the circuit shown in FIG. 1 and the voltages at various parts shown in FIG .
It is a practical circuit that can be expected to have a wide range of applications because it is possible to realize a circuit that no longer generates a muting signal after the period of time has elapsed and generates a muting signal immediately when the switch is turned from on to off with a single and simple circuit configuration. be.
第1図は本考案の一実施例を示す回路図、及び
第2図はその各部の電圧を示す特性図である。
主な図番の説明、1……スイツチ、2……第1
トランジスタ、5……第2トランジスタ、6……
コンデンサ。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a characteristic diagram showing voltages at various parts thereof. Explanation of main drawing numbers, 1...Switch, 2...1st
Transistor, 5... Second transistor, 6...
capacitor.
Claims (1)
発生させる為の回路であつて、コレクタが動作電
源に、ベースが前記スイツチを介して前記動作電
源にそれぞれ接続された第1トランジスタと、コ
レクタが前記第1トランジスタのベースに、ベー
スが時定数回路と前記スイツチとを介して前記動
作電源にそれぞれ接続された第2トランジスタと
から成り、前記スイツチの切換に応じて前記第1
トランジスタのコレクタにミユーテイング信号を
発生する様に成したミユーテイング信号発生回
路。 A circuit for generating a muting signal in response to switching of a switch, the circuit comprising: a first transistor having a collector connected to an operating power source and a base connected to the operating power source via the switch; and a collector connected to the first transistor. and a second transistor, the base of which is connected to the operating power supply via a time constant circuit and the switch, respectively, and when the switch switches, the first transistor
A muting signal generation circuit configured to generate a muting signal to the collector of a transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2645182U JPS58129709U (en) | 1982-02-24 | 1982-02-24 | Muting signal generation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2645182U JPS58129709U (en) | 1982-02-24 | 1982-02-24 | Muting signal generation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58129709U JPS58129709U (en) | 1983-09-02 |
JPH0115217Y2 true JPH0115217Y2 (en) | 1989-05-08 |
Family
ID=30038409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2645182U Granted JPS58129709U (en) | 1982-02-24 | 1982-02-24 | Muting signal generation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58129709U (en) |
-
1982
- 1982-02-24 JP JP2645182U patent/JPS58129709U/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS58129709U (en) | 1983-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0115217Y2 (en) | ||
JPS611117A (en) | Constant current pulse drive circuit | |
JPS6339162B2 (en) | ||
JPH0352023Y2 (en) | ||
JPH0316111Y2 (en) | ||
JPH024500Y2 (en) | ||
JPH018026Y2 (en) | ||
JPH024504Y2 (en) | ||
JPS643363B2 (en) | ||
JPH0230900Y2 (en) | ||
JPS5852727Y2 (en) | Click prevention circuit | |
JPS5813634Y2 (en) | Muting signal generation circuit | |
JPS6040966Y2 (en) | Tape recorder muting circuit | |
JPH0352024Y2 (en) | ||
KR880000038Y1 (en) | Muting circuit | |
JPS6029240Y2 (en) | Transistor drive circuit | |
US5019921A (en) | Pop noise removing circuit for a double deck cassette tape recorder | |
JPS5924225Y2 (en) | Muting circuit of television receiver | |
JPS6240807A (en) | Muting circuit | |
JPS6155200B2 (en) | ||
KR840001563Y1 (en) | Muting circuit used pause switch | |
JPS6311768Y2 (en) | ||
JPS6218991Y2 (en) | ||
JPH024498Y2 (en) | ||
JPH0212738Y2 (en) |