JPS6240807A - Muting circuit - Google Patents

Muting circuit

Info

Publication number
JPS6240807A
JPS6240807A JP60181320A JP18132085A JPS6240807A JP S6240807 A JPS6240807 A JP S6240807A JP 60181320 A JP60181320 A JP 60181320A JP 18132085 A JP18132085 A JP 18132085A JP S6240807 A JPS6240807 A JP S6240807A
Authority
JP
Japan
Prior art keywords
circuit
muting
control
time
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60181320A
Other languages
Japanese (ja)
Inventor
Toshihiko Kobayashi
敏彦 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60181320A priority Critical patent/JPS6240807A/en
Publication of JPS6240807A publication Critical patent/JPS6240807A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To suppress a noise from a loundspeaker by executing an on/off inverting operation of a muting transistor by selecting a circuit whose control time is different. CONSTITUTION:A control circuit is divided into (a) and (b) through a diode D4 and D5 by a base resistance R1 of a muting transistor Q1. In this state, when a power source has been cut, an emitter potential of a Q4 for switching control falls earlier than a base potential, a charge voltage of a capacity C3 is biased in the forward direction, and a Q2 for control becomes on and the Q1 becomes on. Accordingly, a noise can be suppressed. Subsequently, Q7 for discharging a Q6 for muting of a large output amplifier 4 is provided through R7, and when the power source has been cut, discharge is executed exactly. As a result, a noise which is generated extending over a comparatively long time from an amplifier when the power source has been turned on and has been cut can be made to correspond to a control inversion time of the circuit (a), an also an impulsive noise of a comparatively short time at the time of switching and operation can be made to correspond to a control inversion time of the circuit (b).

Description

【発明の詳細な説明】 産業上の利用分野 本発明はテープレコーダやラジオ受信機のスイッチ操作
時の雑音の発生を抑えるミューティング回路に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION FIELD OF INDUSTRIAL APPLICATION The present invention relates to a muting circuit that suppresses the generation of noise when operating switches in tape recorders and radio receivers.

従来の技術   □ ゛大出力を有するラジオ受信機付カセットテープレコー
ダには電源投入時やテープレコーダ部分の動作時やラジ
オテープの動作を切り換える時のスピーカから生ずる雑
音を抑えて使用者に不快感を与えないが為のミューティ
ング回路を備えている。
Conventional technology □ ``A cassette tape recorder with a radio receiver that has a large output suppresses the noise generated from the speaker when the power is turned on, when the tape recorder section operates, or when the operation of the radio tape is switched, so as not to cause discomfort to the user. Equipped with a muting circuit to prevent this from happening.

第2図−に従来のミューティング回路を示す。第゛2図
において、1はテープ再生信号や受信機の信号がファン
クションスイッチで選択されて加わる入力端子、2は増
幅回路、3は音量ボリウム、4は大出力を有する増幅器
二6はスピーカ、6は電源供給回路、′7は主スィッチ
である。Qlは信号3へ−2 伝送路と接地間にコレクタ・エミッタ間が接続されたミ
ューティング用トランジスタ、Q2 は抵抗R1を介し
て前記ミューティング用[・ランジスタQ1  のベー
スにそのコレクタが接続されると共にエミ’7タは電源
供給回路6へ接続された制御トランジスタであり、前記
ミューティング用トランジスタQ1のオンオフ制御をす
るよう作用する。Q3はエミッタ接地され、コレクタ・
エミッタに充電用コンデンサC1を備えかつコレクタは
制御トランジスタQ2のベースに接続された充電用コン
デンサC1の側路用トランジスタである。R2Id制御
トランジスタQ2のエミ・ツタベース間に接続された抵
抗で、充電用コンデンサC1と共に時定数回路を構成し
ている。R5は側路用トランジスタQ5 のベース抵抗
で、逆流阻止用ダイオードD1を介してミューティイグ
スイソテ8に接続され、スイ・ノテのもう一方の端子は
電源供給回路6に接続されている。電源回路に接続され
たコンデンサC2はダイオードD2を介して倶1路用ト
ランジスタQ5のベース抵抗R5に接続されている。9
はテーププレイスイッナにより出力されるプランジャー
信号端子でダイオードD5を介して同じようにベース抵
抗R3に接続されている。R4はコンデンサC2の放電
用抵抗である。7は主スィッチであり、電源供給回路6
へ通電を行なうと共に増幅器4、テープデツキのモータ
への電源供給を行なう作用を有する。
FIG. 2 shows a conventional muting circuit. In Fig. 2, 1 is an input terminal to which tape playback signals and receiver signals are selected and added using a function switch, 2 is an amplifier circuit, 3 is a volume control, 4 is an amplifier with a large output, 26 is a speaker, 6 is a power supply circuit, and '7 is a main switch. Ql is a muting transistor whose collector and emitter are connected between the transmission line and ground, and Q2 is a muting transistor whose collector is connected to the base of the muting transistor Q1 via a resistor R1. Also, the emitter '7 is a control transistor connected to the power supply circuit 6, and acts to control on/off of the muting transistor Q1. Q3 is emitter grounded and collector
The emitter is provided with a charging capacitor C1, and the collector is a bypass transistor for the charging capacitor C1, which is connected to the base of the control transistor Q2. R2Id is a resistor connected between the emitter and the base of the control transistor Q2, and forms a time constant circuit together with the charging capacitor C1. R5 is a base resistance of the bypass transistor Q5, which is connected to the mute switch 8 via the reverse current blocking diode D1, and the other terminal of the switch is connected to the power supply circuit 6. A capacitor C2 connected to the power supply circuit is connected to a base resistor R5 of a single-path transistor Q5 via a diode D2. 9
is a plunger signal terminal output by the tape play switcher, which is also connected to the base resistor R3 via a diode D5. R4 is a resistor for discharging the capacitor C2. 7 is a main switch, and power supply circuit 6
It also has the function of supplying power to the amplifier 4 and the motor of the tape deck.

次に動作について説明する。主スイッチ了を閉成すると
電源供給回路6に所定電圧が現われ、増幅器2.4が動
作状態になると共にテープデツキの回路へも通電される
。この時、増幅器2が定常動作に至る瞬間、雑音を発生
する。一方、電源供給回路6に接続された制御トランジ
スタQ2のエミッタと側路用トランジスタQ3のベース
回路のコンデンサC2の充電電流により、その電流が流
れている間、この側路用トランジスタQ6はオンとなる
。才た制御j・ランジスタQ2のベース・エミッタ接地
R2と充電用コンデンサC1の時定数回路に充電電流が
流れることにより所定の時間だけ制御トランジスタQ2
はオンど彦り、次にミューテ6ベーノ インクトランジスタQ1もオンとなり、この時定数回路
の時間を増幅器が安定する時間より長く選ぶことにより
増幅器2による雑音は抑えるととができる。次にコンデ
ンサC1と抵抗R2の時定数時間を越えるとコンデンサ
C1には充電電流が流れなくなるから制御トランジスタ
Q2はオフに々ると共に、ミューティングトランジスタ
Q1もオフに反転し、入力端子1に現われる信号は増幅
器4に出力される。次に主スィッチ7が閉成され動作状
態にあるとき、ファンクションスイッチに連動されたミ
ューティングスイッチ8が切換えの瞬間閉成されたとき
と、テープデツキのプレイスイッチに連動されたプラン
ジャー回路が動作したときに、電源電圧が印加されるの
で、それぞれダイオードD3. Dlをベース抵抗R3
を介して側路用トランジスタQ5がオン状態になり、前
記と同様にミューティングトランジスタQ1がオンとな
り、ファンクション切換雑音もテープデツキの制御によ
る雑音も C1とR2で決定される所定時間の間抑圧さ
れることになる。
Next, the operation will be explained. When the main switch is closed, a predetermined voltage appears in the power supply circuit 6, the amplifier 2.4 becomes operational, and the tape deck circuit is also energized. At this time, the moment the amplifier 2 reaches steady operation, noise is generated. On the other hand, the bypass transistor Q6 is turned on while the current is flowing due to the charging current of the capacitor C2 in the emitter of the control transistor Q2 connected to the power supply circuit 6 and the base circuit of the bypass transistor Q3. . The charging current flows through the time constant circuit of the grounded base and emitter of the transistor Q2 and the charging capacitor C1, so that the control transistor Q2 is activated for a predetermined period of time.
turns on and then the mute 6 vane ink transistor Q1 also turns on, and by selecting the time of this time constant circuit to be longer than the time for the amplifier to stabilize, the noise caused by the amplifier 2 can be suppressed. Next, when the time constant of capacitor C1 and resistor R2 is exceeded, charging current no longer flows to capacitor C1, so control transistor Q2 is turned off, muting transistor Q1 is also turned off, and the signal appearing at input terminal 1 is turned off. is output to amplifier 4. Next, when the main switch 7 is closed and in operation, the muting switch 8 linked to the function switch is closed at the moment of switching, and the plunger circuit linked to the play switch of the tape deck is operated. When the power supply voltage is applied, the diodes D3. Dl is the base resistance R3
The bypass transistor Q5 is turned on through the circuit, and the muting transistor Q1 is turned on in the same way as above, and both the function switching noise and the noise caused by the control of the tape deck are suppressed for a predetermined period of time determined by C1 and R2. It turns out.

6ベーン 発明が解決し」:うとする問題点 従来のミューティング動作は上記のように行なわれるが
、次のような問題点を有している。電源切断時のミュー
ティング動作は行なわカーないことと、ミューティング
動作時間が電源投入時抑圧する為の比較的長い動作時間
に固定されてし1い、テープラジオなどのファンクショ
ン切換時、比較的長いミューティング動作時間となり使
用者に不快感を力えてしまう。本発明はとのj:うな問
題点を解消するものであり、機械スイッチ等を用いず、
電子素子の構成でミューティング回路を提供するもので
ある。
Problems to be Solved by the Six Vane Invention Although the conventional muting operation is performed as described above, it has the following problems. The muting operation is not performed when the power is turned off, and the muting operation time is fixed at a relatively long operation time to suppress it when the power is turned on.It is relatively long when switching functions such as tape radios. This increases the muting operation time and causes discomfort to the user. The present invention solves the above problems and does not use mechanical switches etc.
A muting circuit is provided using an electronic element configuration.

問題点を解決するだめの手段 本発明のミューティング回路は、ミューディングトラン
ジスタのオンオフ反転動作を電源の投入・切断で制御す
べく制御時間の長い第1の制御回路と、別に短かい第2
の制御回路を選択して行なわせるようにしたものである
Means for Solving the Problems The muting circuit of the present invention has a first control circuit with a long control time and a second control circuit with a short control time to control the on/off inversion operation of the muting transistor by turning on and off the power.
The control circuit is selected to perform the operation.

作用 本発明のミューティング回路は、第1の制御回了ベーン 路を電源投入切換時に増幅器から発生する比較的長い間
に渡って雑音抑圧を対応させることと、ファンクション
切換時やテープデツキ操作時によって発生する短かい時
間での雑音抑圧に対応させる第2の制御回路を備えるこ
とにより、使用時の切換雑音に起因する不快感を与えな
いようにすることができるものである。
Function: The muting circuit of the present invention suppresses noise generated from the amplifier for a relatively long period of time when the first control circulation vane path is switched on and off, and suppresses noise generated when switching functions or operating a tape deck. By providing a second control circuit that copes with noise suppression in a short period of time, it is possible to prevent discomfort caused by switching noise during use.

実施例 第1図は本発明の一実施例を示し、第2図に示した同じ
構成要素については同符号を付している。
Embodiment FIG. 1 shows an embodiment of the present invention, and the same components shown in FIG. 2 are given the same reference numerals.

本例の特長は、ミューティングトランジスタQ1のベー
ス抵抗R1でダイオードD4’+ 、n5を介して第1
と第2の制御回路a、bに分けたところにある。そして
、第1の制御回路9では側路用トランジスタ Q3のコ
レクタに、ベース・エミ・ツタ間にダイオードD7を介
し、ベースには抵抗R5とコンデンサC3の直列回路を
接続した電源切断制御トランジスタ Q4を設け、制御
トランジスタQ2のエミッタはコンデンサC5で接地し
、逆流阻止ダイオードD6を介して電源回路に接続され
ている。次に斯る回路の動作について説明する。電源投
入時の動作については従来例と同じであり異なるのは切
断時である。しかるに電源が切断されたとき、電源回路
に接続された切断制御トランジスタQ4のエミッタ電位
はダイオードD7の為にベース電位より早く立ち下がる
のでコンデンサC3の充電電圧が順方向にバイアスされ
ることによりオンとなり、制御トランジスタQ2のベー
ス電流が電源回路内部抵抗を通して接地側に流れ、制御
トランジスタQ2はオン、ミューティングトランジスタ
Q1もオンとなる。従って電源切断時の雑音も抑えるこ
とができる。次に大出力増幅器4のミューティング用コ
ンデンサC6を放電させるトランジスタQ7を抵抗R7
を介して設けることにより、電源切断時必らず放電され
るので繰り返しの電源断続に対しても確実なものになる
。従って電源切断に限ってミューティング動作時間を第
1の時間として回定できる6次に第2のミューティング
動作は従来例と同じであることは言うまでもない。しか
るに第2の時間として固定できる。
The feature of this example is that the base resistor R1 of the muting transistor Q1 connects the first
and second control circuits a and b. In the first control circuit 9, a power cutoff control transistor Q4 is connected to the collector of the bypass transistor Q3 through a diode D7 between the base, emitter, and ivy, and a series circuit of a resistor R5 and a capacitor C3 is connected to the base. The emitter of the control transistor Q2 is grounded through a capacitor C5 and connected to the power supply circuit through a reverse current blocking diode D6. Next, the operation of such a circuit will be explained. The operation when the power is turned on is the same as the conventional example, and the difference is when the power is turned off. However, when the power supply is cut off, the emitter potential of the cut-off control transistor Q4 connected to the power supply circuit falls earlier than the base potential due to the diode D7, so the charging voltage of the capacitor C3 is forward biased and turned on. , the base current of the control transistor Q2 flows to the ground side through the internal resistance of the power supply circuit, and the control transistor Q2 is turned on and the muting transistor Q1 is also turned on. Therefore, noise when the power is turned off can also be suppressed. Next, the transistor Q7 that discharges the muting capacitor C6 of the large output amplifier 4 is connected to the resistor R7.
By providing the battery through the power source, the discharge occurs without fail when the power is turned off, so it is reliable even when the power is repeatedly turned on and off. Therefore, it goes without saying that the 6-order second muting operation, in which the muting operation time can be set as the first time only when the power is cut off, is the same as in the conventional example. However, it can be fixed as the second time.

9ページ 発明の詳細 な説明したように本発明は、電源投入時と切断時に増幅
器から比較的長い時間に渡って発生する雑音を第1のミ
ューティング制御回路の制御反転時間に対応させること
ができる。また大出力増幅器に対する電源投入・切断用
ミューティング回路にも対応でき完全にスピーカから出
る雑音を抑圧することができる。そしてファンクシボン
切換時やテープデツキ操作時発生するパルス性の比較的
短い時間の雑音に対しては第2のミューティング制御回
路の制御反転時間に対応させることができるので、ラジ
オカセットレコーダの使用者に対して雑音による不快感
を与えないものとなる。
As described in the detailed description of the invention on page 9, the present invention can make the noise generated from the amplifier over a relatively long time when the power is turned on and off correspond to the control reversal time of the first muting control circuit. . It can also be used as a muting circuit for powering on and off large output amplifiers, and can completely suppress noise emitted from speakers. In addition, since the control reversal time of the second muting control circuit can be used to deal with pulse-like noise that occurs during a relatively short period of time when switching functions or operating a tape deck, it is possible for users of radio cassette recorders to On the other hand, noise does not cause discomfort.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例におけるミューティング回路
の回路図、第2図は従来のミューティング回路の回路図
である。 2・・・・・・増幅回路、4・・・・・・大出力増幅回
路、6・・・・・・電源供給回路、7・・・・・・主ス
ィッチ、a・・・・・・第1のミューティング制御回路
、b・・・・・・第2のミュー10ベージ ティング制御回路。
FIG. 1 is a circuit diagram of a muting circuit according to an embodiment of the present invention, and FIG. 2 is a circuit diagram of a conventional muting circuit. 2...Amplification circuit, 4...Large output amplifier circuit, 6...Power supply circuit, 7...Main switch, a... First muting control circuit, b...Second muting control circuit.

Claims (1)

【特許請求の範囲】[Claims] ミューティングトランジスタのオンオフ動作を電源の投
入切断で制御するべく上記ミューティングトランジスタ
のベース回路と接地間にはpnp型半導体のコレクタが
接続され、このpnp型半導体のベースにはnpn型半
導体のコレクタ・エミッタ間が接地されると共に上記p
np型半導体のベースにもう1つの電源回路に接続され
たnpn型半導体のコレクタ・エミッタ間が接続された
第1の時定数を持った第1の制御回路と、ミューティン
グトランジスタのオンオフ動作を第2の時定数で制御す
るべく上記ミューティングトランジスタのベース回路と
接地間にpnp型半導体のコレクタが接続され、このp
np型半導体のベースはnpn型半導体のコレクタ・エ
ミッタ間で接地された第2の制御回路を備えて成り、電
源の投入・切断・ミューティングスイッチの動作時に上
記第1、第2制御回路を所定時間後に反転せしめて前記
ミューティング用トランジスタをオフ状態にすることを
特徴とするミューティング回路。
In order to control the on/off operation of the muting transistor by turning on and off the power, a collector of a pnp type semiconductor is connected between the base circuit of the muting transistor and the ground, and a collector of an npn type semiconductor is connected to the base of the pnp type semiconductor. The emitter is grounded and the above p
A first control circuit having a first time constant is connected between the collector and emitter of the npn type semiconductor, the base of the np type semiconductor is connected to another power supply circuit, and the first control circuit controls the on/off operation of the muting transistor. A collector of a pnp type semiconductor is connected between the base circuit of the muting transistor and the ground in order to control the muting transistor with a time constant of 2.
The base of the np type semiconductor is equipped with a second control circuit grounded between the collector and emitter of the npn type semiconductor, and the first and second control circuits are predetermined when the power is turned on/off and the muting switch is operated. A muting circuit characterized in that the muting transistor is inverted after a period of time to turn off the muting transistor.
JP60181320A 1985-08-19 1985-08-19 Muting circuit Pending JPS6240807A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60181320A JPS6240807A (en) 1985-08-19 1985-08-19 Muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60181320A JPS6240807A (en) 1985-08-19 1985-08-19 Muting circuit

Publications (1)

Publication Number Publication Date
JPS6240807A true JPS6240807A (en) 1987-02-21

Family

ID=16098616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60181320A Pending JPS6240807A (en) 1985-08-19 1985-08-19 Muting circuit

Country Status (1)

Country Link
JP (1) JPS6240807A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63163010U (en) * 1987-04-13 1988-10-25
JPH01149602A (en) * 1987-12-07 1989-06-12 Matsushita Electric Ind Co Ltd Muting circuit
US5784457A (en) * 1992-05-25 1998-07-21 Canon Kabushiki Kaisha Multimedia communication apparatus and method with audio codec selection and audio mating when setting codes

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63163010U (en) * 1987-04-13 1988-10-25
JPH0528808Y2 (en) * 1987-04-13 1993-07-23
JPH01149602A (en) * 1987-12-07 1989-06-12 Matsushita Electric Ind Co Ltd Muting circuit
US5784457A (en) * 1992-05-25 1998-07-21 Canon Kabushiki Kaisha Multimedia communication apparatus and method with audio codec selection and audio mating when setting codes

Similar Documents

Publication Publication Date Title
JP2609723B2 (en) Amplifier circuit
JPH0223047B2 (en)
JPS6240807A (en) Muting circuit
US20050100177A1 (en) Mute circuit of an audio device for suppressing audio signals during transients of power switching
JPS6339162B2 (en)
JP3537571B2 (en) Audio signal amplifier circuit
JPH03171766A (en) Power amplifier
JPH08213849A (en) Audio mute circuit
JPS631452Y2 (en)
JPS5811077Y2 (en) switching circuit
KR920004062Y1 (en) Malfunction protection circuit for muting circuit
JP2656589B2 (en) Amplifier with Mute function
JPH024500Y2 (en)
JP2793071B2 (en) Pop noise prevention circuit
JPS6122345Y2 (en)
KR890005822Y1 (en) Switching noise reduction apparatus of audio system
KR900010906Y1 (en) Noice deduction circuit at power on-off
JPS5924225Y2 (en) Muting circuit of television receiver
JPS6025152Y2 (en) muting circuit
JPS634291Y2 (en)
KR880000038Y1 (en) Muting circuit
KR820001568Y1 (en) Muting circuit
JPS6112581Y2 (en)
JPH0115217Y2 (en)
KR890006632Y1 (en) Noise reduction circuit of vcr