KR920004062Y1 - Malfunction protection circuit for muting circuit - Google Patents

Malfunction protection circuit for muting circuit Download PDF

Info

Publication number
KR920004062Y1
KR920004062Y1 KR2019890017647U KR890017647U KR920004062Y1 KR 920004062 Y1 KR920004062 Y1 KR 920004062Y1 KR 2019890017647 U KR2019890017647 U KR 2019890017647U KR 890017647 U KR890017647 U KR 890017647U KR 920004062 Y1 KR920004062 Y1 KR 920004062Y1
Authority
KR
South Korea
Prior art keywords
circuit
resistor
micro switch
deck
capacitor
Prior art date
Application number
KR2019890017647U
Other languages
Korean (ko)
Other versions
KR910010095U (en
Inventor
김낙영
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR2019890017647U priority Critical patent/KR920004062Y1/en
Publication of KR910010095U publication Critical patent/KR910010095U/en
Application granted granted Critical
Publication of KR920004062Y1 publication Critical patent/KR920004062Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.No content.

Description

뮤트회로Mute Circuit

도면은 본 고안에 따른 뮤트회로도.Figure is a mute circuit diagram according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 데크(Deck)마이크로 스위치부 2 : 정전압회로1: Deck micro switch 2: Constant voltage circuit

3 : 위상잠금 루프 제어회로 4 : 제1오디오 출력부3: Phase lock loop control circuit 4: First audio output unit

5 : 제2오디오 출력부 6 : 제1스위칭부5: 2nd audio output part 6: 1st switching part

7 : 제2스위칭부7: second switching unit

본 고안은 뮤트회로에 관한 것으로, 특히 데크 마이크로 스위치부의 전원 전압의 변동에 따른 순간적인 임펄스성의 전압을 일정하게 하여 뮤트회로의 오동작을 방지하게 하는 뮤트회로에 관한 것이다.The present invention relates to a mute circuit, and more particularly, to a mute circuit for preventing a malfunction of a mute circuit by making a constant impulse voltage according to a change in a power supply voltage of a deck micro switch unit.

일반적으로, 카 오디오는 라디오 또는 테이프 모드로 구성되는데, 라디오 청취도중 사용자가 테이프를 들을 때 데크 메카니즘(Deck Mechanism)에 카세트 테이프를 삽입하게 되면 데크 메카니즘(이후 데크라 칭함)의 마이크로 스위치의 절환에 의해 테이프단에 전원전압이 인가되어 데크내의 모터구동 및 테이프단의 연산증폭기(OP Amp)에 전원이 인가된다.In general, car audio is configured in either radio or tape mode. If the cassette tape is inserted into the deck mechanism when the user listens to the tape while listening to the radio, then the micro switch of the deck mechanism (hereinafter referred to as deck) is switched. As a result, a power supply voltage is applied to the tape end, and power is supplied to the motor drive in the deck and the operational amplifier OP Amp of the tape end.

이때 데크의 마이크로 스위치 접점이 전환되어 전압이 인가될때, 떨림(chattering)현상이 발생하며, 전압 및 전류의 급격한 변화에 의해 첨두치의 펄스가 발생하여 스피커를 통해 퍽하는 팝 노이즈(Pop Noise)가 발생한다.At this time, when the micro switch contact of the deck is switched and voltage is applied, a chattering phenomenon occurs, and a peak pulse is generated by a sudden change in voltage and current, resulting in pop noise popping through the speaker. do.

상기 팝 노이즈를 제거하기 위해 위상 잠금 루프 제어회로를 이용한 뮤트회로가 사용되었으나, 전원전압의 변동에 따라 뮤트회로가 오동작하는 단점이 수반되었다.In order to remove the pop noise, a mute circuit using a phase lock loop control circuit is used. However, a mute circuit malfunctions due to a change in power supply voltage.

따라서, 본 고안은 데크 마이크로 스위치단에 접속되는 전원전압의 변동에 의해 발생되는 임펄스성 잡음을 제거하는 뮤트회로를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a mute circuit for removing impulsive noise caused by a change in power supply voltage connected to a deck micro switch stage.

본 발명의 오디오 전자 기기의 뮤트회로에 있어서, 데크 마이크로 스위치부로 부터 정전압회로를 경유하여 접속되어, 그에 인가되는 신호에 따라 제1 및 제2오디오 출력부와 접지사이를 각기 ON 또는 OFF시키는 제1 및 제2스위칭부로 구성되는 것을 특징으로 한다.In a mute circuit of an audio electronic device of the present invention, a first circuit is connected from a deck micro-switch unit via a constant voltage circuit to turn ON or OFF between the first and second audio output units and ground according to a signal applied thereto. And a second switching unit.

이하, 첨부된 도면을 참조하여 본 고안을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 고안에 따른 뮤트회로도로서, 데크 마이크로 스위치부(1)는 정전압회로(2)의 R1을 경유해 에미터가 접지된 트랜지스터 Q1의 컬렉터 단자에 접속되는 동시에 저항 R2및 R3를 경유해 접지된다.FIG. 1 is a mute circuit diagram according to the present invention, wherein the deck micro-switch part 1 is connected to the collector terminal of the transistor Q 1 with the emitter grounded via R 1 of the constant voltage circuit 2, and the resistors R 2 and R Ground via 3 .

상기 저항 R2및 R3접속점은 제너다이오드 D1을 경유하여 상기 트랜지스터 Q1의 베이스 단자에 접속된다.The resistor R 2 and R 3 connection points are connected to the base terminal of the transistor Q 1 via the zener diode D 1 .

상기 저항 R1및 트랜지스터 Q1의 컬렉터 접속점은 캐패시터 C1및 역전류 방지용 다이오드 D2를 경유해 제1스위칭부(6)의 저항 R6에 접속된다.The collector connection point of the resistor R 1 and the transistor Q 1 is connected to the resistor R 6 of the first switching unit 6 via the capacitor C 1 and the reverse current prevention diode D 2 .

상기 캐패시터 C1및 다이오드 D2접속점은 저항 R4를 경유해 접지된다.The capacitor C 1 and diode D 2 connection points are grounded via a resistor R 4 .

한편, 상기 제1스위칭부(6)의 저항 R6는 에미터 단자가 접지되며 컬렉터 단자는 제1오디오 출력부(4)에 접속되는 동시에 저항 R9를 통해 접지되는 트랜지스터 Q2의 베이스 단자에 접속된다.On the other hand, the resistor R 6 of the first switching unit 6 has an emitter terminal grounded and a collector terminal connected to the first audio output unit 4 and at the base terminal of the transistor Q 2 which is grounded through the resistor R 9 . Connected.

상기 다이오드 D2및 저항 R6접속점은 캐패시터 C1및 저항 R8을 각기 경유해 접지되는 한편, 저항 R7을 경유해 컬렉터 단자는 제2오디오 출력부(5)에 접속되는 동시에 저항 R10을 경유해 접지되며, 에미터 단자는 직접 접지되는 트랜지스터 Q3의 베이스 단자에 접속된다.The diode D 2 and the resistor R 6 connection point are grounded through the capacitor C 1 and the resistor R 8 , respectively, while the collector terminal is connected to the second audio output part 5 via the resistor R 7 and at the same time the resistor R 10 is connected. Grounded via, the emitter terminal is connected to the base terminal of transistor Q 3 which is directly grounded.

한편, 상기 다이오드 D2및 저항 R6접속점은 저항 R5및 다이오드 D3를 경유해 위상잠금 루프 제어회로(3)에 접속된다. 상기 위상 잠금 루프 제어회로(3)는 상기 데크 마이크 스위치부(1)에 접속되도록 구성된다.On the other hand, the diode D 2 and the resistor R 6 connection point are connected to the phase lock loop control circuit 3 via the resistor R 5 and the diode D 3 . The phase lock loop control circuit 3 is configured to be connected to the deck microphone switch unit 1.

상기와 같이 구성된 본 고안의 동작을 설명하면 다음과 같다.Referring to the operation of the present invention configured as described above are as follows.

데크에 카세트 테이프(도면에 도시않됨)를 삽입하면 상기 데크 마이크로 스위치부(1)는 테이프단에 연결되는데, 이때 데크 마이크로 스위치부(1)에 떨림현상에 의해 발생되는 전압은 저항 R1, 캐패시터 C1, 다이오드 D2를 경유하여 캐패시터 C2에 일정시간 저장된후 다시 각기 저항 R6및 R7을 경유하여 트랜지스터 Q2및 Q3의 각 베이스 단자에 인가된다.When the cassette tape (not shown) is inserted into the deck, the deck micro switch unit 1 is connected to the tape end. At this time, the voltage generated by the shaking phenomenon of the deck micro switch unit 1 is a resistor R 1 , a capacitor. The capacitor C 2 is stored for a predetermined time via C 1 and diode D 2 and then applied to the respective base terminals of transistors Q 2 and Q 3 via resistors R 6 and R 7 , respectively.

따라서, 상기 트랜지스터 Q2및 Q3는 ON되어, 상기 제1 및 제2오디오 출력부는 접지되어 음성은 상기 마이크로 스위치부의 떨림이 발생되는 동안 출력되지 않는다.Thus, the transistors Q 2 and Q 3 are turned on so that the first and second audio outputs are grounded so that voice is not output while shaking of the micro switch part occurs.

상기 캐패시터 C2가 완전히 방전하기 전에 상기 위상잠금 루프 제어회로(3)에서 일정시간 논리적 "고"신호가 출력되어 상술한 것과 동일한 동작을 하게 된다.Before the capacitor C 2 is completely discharged, a logical " high " signal is output from the phase locking loop control circuit 3 for a predetermined time to perform the same operation as described above.

한편, 상기 데크 마이크로 스위치(1)절환에 의해 테이프단에 인가된 전압이 점차 상승하게 됨에 따라, 상기 제너다이오드 D1의 항복전압이 인가되면, 상기 다이오드 D1이 ON되어 상기 트랜지스터 Q1이 ON되므로, 상기 캐패시터 C1전단의 전위를 일정전위로 유지시켜 입력전압의 변동에 의한 임펄스 발생을 억제시킨다.On the other hand, as the voltage applied to the tape terminal is gradually increased by switching the deck micro switch 1, when the breakdown voltage of the zener diode D 1 is applied, the diode D 1 is turned on so that the transistor Q 1 is turned on. Therefore, the potential at the front end of the capacitor C 1 is maintained at a constant potential to suppress the generation of an impulse due to the variation of the input voltage.

예를 들어, 0 내지 10V까지의 전압상승 동안은 상기 제너다이오드 D1의 항복전압이하 상태이므로 상기 트랜지스터 Q1은 구동되지 않아 뮤트회로는 동작되나 10V이상일때는 상기 트랜지스터 Q1이 ON되어 일정전위를 유지시켜 줌에 따라 뮤트회로는 동작되지 않는다.For example, from 0 to over voltage increases to 10V is the zener diode so the D 1 breakdown voltage than a state where the transistor Q 1 has not been powered mute circuit operation, but when 10V or more is the transistor Q 1 is turned ON to a constant potential The mute circuit does not operate as it is held.

상술한 바와같이 본 고안에 의하면, 테이프단에 인가되는 입력전압의 변동에 따라 발생되는 뮤트회로의 오동작을 방지할 수 있는 탁월한 효과가 있다.According to the present invention as described above, there is an excellent effect that can prevent the malfunction of the mute circuit generated by the variation of the input voltage applied to the tape end.

Claims (1)

데크마이크로 스위치부(1)로부터 접속되어 교류성분만을 통과시키는 캐패시터 C1과, 상기 캐패시터 C1로 부터 접속되어 입력되는 교류성분을 정류시키는 다이오드 D1과, 상기 다이오드 D1으로부터 접속되어 입력되는 신호에 따라 제1 및 제2오디오 출력부(4 및 5)의 출력을 ON 또는 OFF시키는 제1 및 제2오디오 출력부(4 및 5)의 출력을 ON또는 OFF시키는 제1 및 제2스위칭부(6 및 7)도 구성되는 뮤트회로에 있어서, 상기 데크마이크로 스위치부(1) 및 캐패시터 C1간에 접속이 되며 데크마이크로 스위치부(1)로부터의 전압변동을 일정하게 유지하기 위해 상기 데크마이크로 스위치부(1)로부터 각기 병렬접속되는 저항 R1및 R2과, 상기 저항 R2및 접지간에 접속되는 저항 R3과, 상기 저항 R2및 R3접속점으로부터 접속되는 제너다이오드 D1와, 에미터 단자는 접지되고, 베이스단자는 상기 제너다이오드 D1에 접속되며 컬렉터 단자는 상기 저항 R1에 접속되는 트랜지스터 Q1으로 구성되는 정전압 회로(2)를 포함하는 것을 특징으로 하는 뮤트회로의 오동작 방지회로.A capacitor C 1 connected from the deck micro switch unit 1 to allow only an AC component to pass therethrough, a diode D 1 connected to the capacitor C 1 to rectify an AC component input thereto, and a signal connected to and input from the diode D 1 . The first and second switching unit for turning on or off the output of the first and second audio output (4 and 5) to turn on or off the output of the first and second audio output (4 and 5) In the mute circuit also configured 6 and 7, the deck micro switch unit 1 is connected between the deck micro switch unit 1 and the capacitor C 1 to maintain a constant voltage variation from the deck micro switch unit 1. The resistors R 1 and R 2 connected in parallel from (1), the resistor R 3 connected between the resistor R 2 and the ground, the zener diode D 1 connected from the resistors R 2 and R 3 , and the emitter terminal. Is Is not, the base terminal is connected to the Zener diode D 1 is the collector terminal malfunction prevention circuit of the mute circuit comprises a constant voltage circuit 2 consisting of the transistor Q 1 is connected to the resistor R 1.
KR2019890017647U 1989-11-28 1989-11-28 Malfunction protection circuit for muting circuit KR920004062Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890017647U KR920004062Y1 (en) 1989-11-28 1989-11-28 Malfunction protection circuit for muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890017647U KR920004062Y1 (en) 1989-11-28 1989-11-28 Malfunction protection circuit for muting circuit

Publications (2)

Publication Number Publication Date
KR910010095U KR910010095U (en) 1991-06-29
KR920004062Y1 true KR920004062Y1 (en) 1992-06-20

Family

ID=19292390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890017647U KR920004062Y1 (en) 1989-11-28 1989-11-28 Malfunction protection circuit for muting circuit

Country Status (1)

Country Link
KR (1) KR920004062Y1 (en)

Also Published As

Publication number Publication date
KR910010095U (en) 1991-06-29

Similar Documents

Publication Publication Date Title
JP2665736B2 (en) Power switching amplifier
EP0368528B1 (en) Audio amplifier with mute and stand-by states
KR920004062Y1 (en) Malfunction protection circuit for muting circuit
US6211730B1 (en) Pre-amplifier circuit
JPS6339162B2 (en)
KR910001647Y1 (en) Volume limiting circuit when switching on
JPS6240807A (en) Muting circuit
KR900008895Y1 (en) Pop noise reduction circuit
KR930000146Y1 (en) Pop noise removing circuit of cassette tape recorder
KR890001540Y1 (en) Muting circuit
KR890005822Y1 (en) Switching noise reduction apparatus of audio system
KR900010748Y1 (en) Output muting automatic recovery circuit
KR920006206Y1 (en) Audio muting circuit
KR940007547Y1 (en) Pop noise cancellor for tv sound switch
KR950001478Y1 (en) Pop noise cancelling circuit
KR900004472Y1 (en) Moise eleminating circuit for television audio auto-converter
KR940000648Y1 (en) Pop noise cancelling circuit
KR860003674Y1 (en) Switching circuit
JPS6122345Y2 (en)
KR820001568Y1 (en) Muting circuit
KR890007289Y1 (en) Volume reset circuit
KR860003483Y1 (en) Power-on-off shock noise removing circuit
KR860002760Y1 (en) Muting circuit in power amp
KR920005041Y1 (en) Apparatus for muting noises by using clipping circuit
KR900006810Y1 (en) Noise reduction circuit in transferring of surround mode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19990517

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee