KR860002760Y1 - Muting circuit in power amp - Google Patents

Muting circuit in power amp Download PDF

Info

Publication number
KR860002760Y1
KR860002760Y1 KR2019840012936U KR840012936U KR860002760Y1 KR 860002760 Y1 KR860002760 Y1 KR 860002760Y1 KR 2019840012936 U KR2019840012936 U KR 2019840012936U KR 840012936 U KR840012936 U KR 840012936U KR 860002760 Y1 KR860002760 Y1 KR 860002760Y1
Authority
KR
South Korea
Prior art keywords
output
terminal
nand gate
signal
circuit
Prior art date
Application number
KR2019840012936U
Other languages
Korean (ko)
Other versions
KR860008924U (en
Inventor
김진호
Original Assignee
주식회사 금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 허신구 filed Critical 주식회사 금성사
Priority to KR2019840012936U priority Critical patent/KR860002760Y1/en
Publication of KR860008924U publication Critical patent/KR860008924U/en
Application granted granted Critical
Publication of KR860002760Y1 publication Critical patent/KR860002760Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/007—Volume compression or expansion in amplifiers of digital or coded signals

Landscapes

  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

내용 없음.No content.

Description

대출력 앰프에서의 음성 뮤팅회로Voice Muting Circuit in Large Output Amplifiers

제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

SW1,SW2: 아나로그 스위치 SW3: 구동 릴레이 회로(30)의 접점SW 1 , SW 2 : Analog switch SW 3 : Contact of drive relay circuit 30

N1,N2: 낸드 게이트 TR1,TR2: 트랜지스터N 1 , N 2 : NAND gate TR 1 , TR 2 : Transistor

30 : 구동 릴레이 회로30: drive relay circuit

본 고안은 대출력 앰프에 있어서, 음량 조절기의 위치가 오 조작 혹은 어린이의 장난 등으로 인하여 최대위치로 세팅(Setting)되어져 있는 상태에서 무심코 전원스위치를 온 하였을 때 임의의 설정 레벨 이상에서는 음성 출력을 뮤팅시키고, 설정 레벨 이하에서만 음성신호를 출력하도록 하여 스피커 손상 및 급작스런 놀램을 사전에 방지토록 한 대출력 앰프에서의 음성 뮤팅 회로에 관한 것이다.The present invention, in the large output amplifier, when the position of the volume control is set to the maximum position due to misoperation or mischief of children, when the power switch is inadvertently turned on, the voice output is output at a certain level or higher. The present invention relates to a voice muting circuit in a large output amplifier which mutes and outputs a voice signal only below a set level to prevent speaker damage and sudden surprises.

종래에는 이와같은 과대 음성 출력을 뮤팅시키는 장치가 없이 대출력 앰프에서의 음향 조절기가 오조작에 의하여 설정치 레벨(정취하기 양호한 상태)이상으로 세팅되어져 있는 상태에서 무심코 전원 스위치를 온 하게 되면 과대 음성 출력으로 인하여 사용자는 물론 주위 사람에게 피해를 줄뿐만 아니라 앰프와 스피커가 손상되는 등의 문제점이 야기되었다.Conventionally, if there is no device for muting such an excessive audio output and the power controller is inadvertently turned on while the sound controller in the large output amplifier is set above the set value level (a good state to clean) by an incorrect operation, an excessive audio output is caused. This causes not only damage to the user but also people around him, as well as damage to the amplifier and speakers.

본 고안은 이러한 점을 감안하여 임의의 설정치 이상 세팅시의 과대 음성신호가 출력되면 이를 즉시 출력표시기(Output Display)로 표시함과 동시에 출력보호용 릴레이가 오프되어 과대 출력을 뮤팅시키고, 설정치 이하에서는 정상상태 그대로 음성 신호가 출력되도록 한 것으로, 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다. 기능 선택 스위치(Function SW)(SW0)와 발진 회로(OSC)에 각각 아나로그 스위치(SW1)(SW2)를 통하여 음량 조절기(VR1) 및 공지의 증폭회로(A1),(A2)를 접속하고, 그의 출력단에 표시 구동회로부(20), 표시기(10)와 릴레이(30)의 접점(SW3)을 통하여 음성 출력 단자(Out)를 접속하여, 상기 표시 구동회로부(20)와 표시기(10)의 설정레벨 접속점(가)에 트랜지스터(TR2)를 통하여 트뮤지스터(TR1)의 베이스를 접속하고, 그의 콜렉터에 RS 플립플롭 낸드게이트(N1)의 일측 입력단을 접속하고, 전원단자(Vcc)에 저항(R2), 콘덴서(C2)를 통하여 낸드 게이트(N2)의 일측 입력단을 접속하며, 상기 낸드 게이트(N1)의 출력단에는 아나로그 스위치(SW1)의 콘트롤 단자(나)를 접속하고, 낸드 게이트(N2)의 출력단에는 아나로그 스위치(SW2)의 콘트롤 단자(다)와 다이오드(D1)를 통하여는 구동 릴레이회로(30)를 접속하여 구성시킨다.In consideration of this, the present invention immediately outputs an excessive voice signal when an arbitrary setting value is set above an output display, and at the same time, the output protection relay is turned off to mute the excessive output. The voice signal is output as it is, which will be described in detail with reference to the accompanying drawings. Volume controller VR 1 and known amplification circuits A 1 and (A 1 ) through analog switches SW 1 and SW 2 to the function selection switch (Function SW) SW 0 and the oscillation circuit OSC, respectively. 2 ), the audio output terminal Out is connected to the display driving circuit unit 20, the display 10, and the contact point SW 3 of the relay 30 at the output terminal thereof, and the display driving circuit unit 20 is connected. and connecting the base of the tree Musica requester (TR 1) through the transistor (TR 2) to the set level connection point (a) of the display apparatus 10, and connected to one side input terminal of the RS flip-flop NAND gates (N 1) to its collector, One input terminal of the NAND gate N 2 is connected to a power supply terminal Vcc through a resistor R 2 and a capacitor C 2 , and an analog switch SW 1 is connected to an output terminal of the NAND gate N 1 . ) connected to a control terminal (B) of and the output terminal of the NAND gate (N 2) has a control terminal (C) and a diode (D 1) of the analog switch (SW 2) tube Thereby opening configured to connect the relay driving circuit 30.

미설명 부호 R1, R3, R4는 저항, C1는 콘덴서이다.Reference numerals R 1 , R 3 and R 4 are resistors and C 1 is a capacitor.

이와같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다.Referring to the effect of the present invention configured as described above are as follows.

예를 들면 초기에 대출력 앰프의 전원 스위치가 오프된 상태에서 음량 조절기(VR1)의 세팅 위치가 오 조작 또는 어린이의 장난 등으로 인하여 설정치 레벨(접속점 ㉮의 설정레벨) 이상에 위치하였다고 가정하고, 전원스위치(도시 생략함)을 온 상태로 하게 되면 직류 전원(Vcc)이 저항(R2)을 통하여 콘덴서(C2)에 충전되어 RS플립플롭 낸드게이트(N2)의 일측 입력단에는 로우 신호가 입력되므로 그의 출력단에는 하이 신호가 나타나게 되며, 이 하이 신호는 아나로그 스위치(SW2)의 콘트롤 단자(다)에 가해져서 아나로그 스위치(SW2)를 "온"시키게 되고, 다이오드(D1)를 통하여 구동 릴레이 회로(30)(이는 하이 신호가 인가될때 구동 되지 않아 그의 접점(SW3)이 오프 되며, 로우신호가 인가될 때 구동되어 접점(SW3)이 온 되도록 동작 됨)를 동작시키지 못하므로 접점(SW3)은 개방 상태가 된다.For example, suppose that the setting position of the volume controller VR 1 is initially above the set point level (the set point of the connection point 인하여) due to a misoperation or a mischief of a child while the power switch of the large output amplifier is initially turned off. When the power switch (not shown) is turned on, the DC power supply (Vcc) is charged to the capacitor (C 2 ) through the resistor (R 2 ) so that a low signal is input to one input terminal of the RS flip-flop NAND gate (N 2 ). that is input has its output is displayed at a high signal, the high signal is thereby "on", the analog switch control terminal (c) ANA is applied to the log switch (SW 2) of the (SW 2), diode (D 1 Drive relay circuit 30 (which is not driven when a high signal is applied and its contact SW 3 is turned off, and is driven when a low signal is applied and operated to turn on a contact SW 3 ). Can't let A contact point (SW 3) is in an open state.

한편, 전원(Vcc)이 저항(R1)을 통하여 낸드 게이트(N1)의 일측 입력단에 가해지며, 그의 타측 입력단에는 상기한 낸드 게이트(N2)의 출력단에 나타난 하이 신호가 입력되고 있으므로 낸드 게이트(N1)의 출력단에는 로우 신호가 나타나게 되어 아나로그 스위치(SW1)의 콘트롤 단자(나)에 가해지므로 아나로그 스위치(SW1)는 오프 상태가 되는 것이다. 이와같은 상태가 되면 발진 회로(OSC)로 부터 출력되는 발진 신호가 아나로그 스위치(SW2)→음량 조절기(VR1)(이때 설정치 레벨이상 상태임)→증폭회로(A1),(A2)를 통해 접점(SW3)이 개방상태이므로 음성 출력단자(OUT)에는 가해지지 못하고 표시구동 회로부(20)와 표시기(10)에 가해지게 되어 출력 레벨상태를 표시하게 된다.On the other hand, the power supply Vcc is applied to one input terminal of the NAND gate N 1 through the resistor R 1 , and the high signal indicated at the output terminal of the NAND gate N 2 is input to the other input terminal thereof, so that the NAND analog switch gate (SW 1) so applied to the control terminal (B) of the output terminal of the (N 1) has been displayed a low signal analog switches (SW 1) is to be turned off. In such a state, the oscillation signal output from the oscillator circuit (OSC) is the analog switch (SW 2 ) → volume controller (VR 1 ) (at this time the set value level or more) → amplification circuit (A 1 ), (A 2 Since the contact SW 3 is in an open state, it is not applied to the voice output terminal OUT, but is applied to the display driving circuit unit 20 and the display unit 10 to display the output level state.

이때 증폭회로(A2)를 통해 가해지는 출력이 설정 레벨 이상인 상태가 되므로 접속점(가)에는 하이 신호가 나타나게 되며, 이 하이 신호는 저항(R4)을 통하여 트랜지스터(TR2)를 온시키고 트랜지스터(TR1)를 오프시키게 되므로 낸드 게이트(N1)의 일측 입력단에는 하이 신호 상태대로 유지되어 과대출력이 음성 출력단자(OUT)에 나타나는 것을 뮤트(Mute)시키게 되는 것이다.At this time, since the output applied through the amplification circuit A 2 is above the set level, a high signal appears at the connection point A. This high signal turns on the transistor TR 2 through the resistor R 4 and turns on the transistor. Since the TR 1 is turned off, the input terminal of the NAND gate N 1 remains at a high signal state, thereby muting the excessive output appearing at the audio output terminal OUT.

상기한 상태에서 정상동작을 위해 음량 조절기(VR1)를 설정시 레벨 이하로 조정하게 되면 증폭회로(A2)의 출력단에 나타나는 전압도 낮아지게 되어 표시 구동회로부(20)와 표시기(10)에 가해지게 되나, 이때 가해지는 신로 레벨이 접속점(가)의 설정 레벨보다 낮아지므로 상기 접속점(가)에는 로우신호가 나타나게 되며,이 로우신호는 저항(R4)을 통하여 트랜지스터(TR2)를 오프시키고 트랜지스터(TR1)를 온 시키게 되므로 낸드 게이트(N1)의 일측 입력단에는 로우신호 상태로 변환되어 낸드 게이트(N1)의 출력단에는 하이 신호가 나타나게 되어 아나로그 스위치(SW1)의 콘트롤 단자(나)에 가해지므로 아나로그 스위치(SW1)는 온 상태가 된다. 따라서 기능선택 스위치(SW0)를 통하여 입력되는 신호가 아나로그 스위치(SW1)→음량 조절기(VR1)(이때 설정치 레벨 이하 상태임)→증폭회로(A1),(A2)의 출력단에 나타나게 된다. 이때 전원(Vcc)이 저항(R2)을 통하여 낸드게이트(N2)의 일측 입력단에 가해지는 상태에서 그의 타측 입력단에는 상기한 바와 같이 낸드 게이트(N1)의 출력단으로 부터 하이 신호가 입력되어 낸드 게이트(N2)의 출력단에는 로우신호가 나타나게 되고, 이 로우신호는 다이오드(D1)를 통하여 구동 릴레이회로(30)에 인가되어 구동하게 되므로 그의 접점(SW3)은 접속상태로 되어 상기 증폭회로(A2)의 출력단에 나타난 신호가 접점(SW3)을 통하여 음성 출력단자(OUT)에 가해지므로 과대 출력이 아닌 정상 레벨 상태의 음성 신호를 출력하게 되는 것이다.In the above state, when the volume controller VR 1 is set below the level for the normal operation, the voltage appearing at the output terminal of the amplifying circuit A 2 is also lowered to the display driving circuit unit 20 and the display 10. In this case, the signal level is lower than the set point of the connection point a. Thus, a low signal appears at the connection point a. The low signal turns off the transistor TR 2 through the resistor R 4 . and the control terminal of the transistor (TR 1) the so thereby turned on, the one side input terminal of the NAND gate (N 1) is converted to a low signal condition is displayed is, the high signal output terminal of the NAND gate (N 1) an analog switch (SW 1) Analog switch (SW 1 ) is on because it is added to ( b ). Therefore, the signal input through the function selection switch (SW 0 ) is analog switch (SW 1 ) → volume controller (VR 1 ) (at this time below the set point level) → the output stage of the amplification circuit (A 1 ), (A 2 ) Will appear on the screen. At this time, while the power supply Vcc is applied to one input terminal of the NAND gate N 2 through the resistor R 2 , a high signal is input to the other input terminal of the NAND gate N 1 as described above. A low signal appears at the output terminal of the NAND gate N 2 , and the low signal is applied to the driving relay circuit 30 through the diode D 1 to drive the contact SW 3 . Since the signal shown at the output terminal of the amplifying circuit A 2 is applied to the audio output terminal OUT through the contact point SW 3 , the audio signal at the normal level is output, rather than the excessive output.

이때 음량 조절기(VR1)의 음량을 차츰 상승시키게 되며 접속점(가)에 나타나는 신호가 하이 상태가 되어 트랜지스터(TR2)가 온 되고 트랜지스터(TR1)가 오프되므로 낸드 게이트(N1)의 일측 입력단에는 하이신호가 입력되지만 그의 타측 입력단에는 낸드 게이트(N2)의 출력단으로 부터 로우신호가 입력되고 있으므로 낸드 게이트(N1)의 출력단에는 하이 신호 상태를 계속 유지하게 되어 아나로그 스위치(SW1)도 온 상태를 유지하게 되므로 앰프는 정상 음성 신호를 출력하는 상태가 되는 것이다. 한편, 초기에 음량 조절기(VR1)의 세팅위치가 정상 설정치 레벨 이하 상태에서 전원 스위치를 온 상태로 하였을 경우에는 낸드 게이트(N2)의 일측 입력단에 로우신호가 가해져서 그의 출력단에는 하이 신호가 나타나게 된다.At this time, the volume of the volume controller VR 1 is gradually increased, and the signal appearing at the connection point becomes high, and the transistor TR 2 is turned on and the transistor TR 1 is turned off, so that one side of the NAND gate N 1 is turned on. A high signal is input to the input terminal, but a low signal is input from the output terminal of the NAND gate N 2 to the other input terminal thereof, so that a high signal state is maintained at the output terminal of the NAND gate N 1 , so that the analog switch SW 1 ) Is also on, so the amplifier is in a state of outputting a normal audio signal. On the other hand, when the power switch is turned on when the volume controller VR 1 is set to the normal setting level or lower, a low signal is applied to one input terminal of the NAND gate N 2 so that a high signal is output to its output terminal. Will appear.

이때 발진회로(OSC)의 출력신호는 아나로그 스위치(SW2)가 온 되어 있으므로 이를 통하여 음량 조절기(VR1) 및 증폭회로(A1),(A2)를 통하여 접점(SW3)의 일단에 나타나게 된다. 그러나 설정치 레벨 이하 이므로 접속점(가)에는 로우신호가 나타나게 되고 이로 인하여 트랜지스터(TR2)가 오프, 트랜지스터(TR1)가 온 상태가 되어 낸드 게이트(N1)의 일측 입력단에는 로우신호가 나타나게 되므로 그의 출력단에는 하이 신호로 변환되어 나타나게 된다.At this time, the output signal of the oscillation circuit (OSC) is the analog switch (SW 2 ) is turned on through this one end of the contact (SW 3 ) through the volume controller (VR 1 ) and amplification circuit (A 1 ), (A 2 ) Will appear on the screen. However, since the signal is below the set level, a low signal appears at the connection point A, and thus the transistor TR 2 is turned off and the transistor TR 1 is turned on so that a low signal appears at one input terminal of the NAND gate N 1 . At its output, it is converted to a high signal and appears.

이 하이 신호는 아나로그 신호(SW1)를 온 시키게 되어 기능 선택 스위치(SW0)를 통한 입력 신호가 음량 조절기(VR1) 및 증폭회로(A1),(A2)를 통하여 접점(SW3)의 일단에 가해지며, 이때 낸드 게이트(N2)의 출력단에는 로우신호가 출력되고 있으므로 이로 인하여 구동릴레이 회로(30)가 구동되어 접점(SW3)은 접속되므로 상기 증폭회로(A2)를 통한 신호가 음성 출력단자(OUT)에 가해지게 되어 정상적인 동작을 수행하게 되며, 여기서 아나로그 스위치(SW2)가 오프 상태이므로 발진 회로(OSC)로부터 가해지는 신호는 차단되는 것이다.The high signal turns on the analog signal SW 1 so that the input signal through the function selector switch SW 0 is connected to the contact point SW through the volume controller VR 1 and the amplification circuits A 1 and A 2 . 3 ), a low signal is output to the output terminal of the NAND gate N 2 , and thus, the driving relay circuit 30 is driven so that the contact SW 3 is connected to the amplifying circuit A 2 . The signal through is applied to the voice output terminal OUT to perform a normal operation. Here, since the analog switch SW 2 is turned off, the signal applied from the oscillation circuit OSC is blocked.

이상에서와 같이 동작되는 본 고안은 설정치 레벨 이상으로 세팅시는 음성 출력을 뮤트시키고, 설정치 레벨 이하에서는 정상 상태로 음성 신호가 출력되도록 하므로서, 이로 인한 급작스런 놀램이나 스피커 손상을 미연에 방지할 수 있는 효과를 제공하는 것이다.The present invention, which operates as described above, mutes the audio output when set above the set point level, and outputs the voice signal in a normal state below the set point level, thereby preventing sudden surprises or damage to the speaker. To provide an effect.

Claims (1)

통상의 기능선택 스위치(SW0)와 발진회로(OSC)에 각각 아나로그 스위치(SW1),(SW2)를 접속하여 음량조절기(VR1)에 연결시키고, 공지의 증폭회로(A1),(A2)의 출력단에 접속된 표시구동 회로부(20)와 표시기(10)의 설정레벨 접속점(가)에 트랜지스터(TR1),(TR1)가 상호 역동작 되도록 접속시키고, 상기 트랜지스터(TR1)의 콜렉터에 RS 플립플롭 낸드게이트(N1)의 일측 입력단을, 전원단자(Vcc)에 저항(R2) 및 콘덴서(C2)를 통하여는 낸드게이트(N2)의 일측 입력단을 각각 접속시키고, 상기 낸드 게이트(N1),(N2)의 출력단에 각각 아나로그 스위치(SW1)의 콘트롤 단자(나)와 아나로그 스위치(SW2)의 콘트롤 단자(다), 다이오드(D1)를 통하여 음성 출력단자(OUT)에 접속된 접점(SW3)을 온, 오프 제어하는 구동릴레이 회로(30)를 접속시키어 구성됨을 특징으로 하는 대출력 앰프에서의 음성 뮤팅회로.The analog switches SW 1 and SW 2 are connected to the normal function selection switch SW 0 and the oscillator circuit OSC, respectively, and are connected to the volume controller VR 1 , and a known amplification circuit A 1 is provided. The transistors TR 1 and TR 1 are connected to the display driving circuit unit 20 connected to the output terminal of (A 2 ) and the set level connection point of the display 10 so that the transistors TR 1 and TR 1 are reversely operated with each other. TR 1 ) to the collector of RS flip-flop NAND gate (N 1 ), and to the power supply terminal (Vcc) through the resistor (R 2 ) and condenser (C 2 ) to one input terminal of NAND gate (N 2 ). Respectively connected to the output terminals of the NAND gates N 1 and N 2 , and the control terminal ( b ) of the analog switch SW 1 , the control terminal (c) of the analog switch SW 2 , and a diode ( through D 1) on a contact (SW 3) connected to the audio output terminal (OUT), characterized by the off-control connection sikieo configured to relay driving circuit 30 for Audio muting circuit at the output amplifier.
KR2019840012936U 1984-12-10 1984-12-10 Muting circuit in power amp KR860002760Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019840012936U KR860002760Y1 (en) 1984-12-10 1984-12-10 Muting circuit in power amp

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019840012936U KR860002760Y1 (en) 1984-12-10 1984-12-10 Muting circuit in power amp

Publications (2)

Publication Number Publication Date
KR860008924U KR860008924U (en) 1986-07-31
KR860002760Y1 true KR860002760Y1 (en) 1986-10-17

Family

ID=70163025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019840012936U KR860002760Y1 (en) 1984-12-10 1984-12-10 Muting circuit in power amp

Country Status (1)

Country Link
KR (1) KR860002760Y1 (en)

Also Published As

Publication number Publication date
KR860008924U (en) 1986-07-31

Similar Documents

Publication Publication Date Title
KR860002760Y1 (en) Muting circuit in power amp
KR970055268A (en) Audio signal amplification circuit
KR910005617Y1 (en) Volume regulating and mute automatic release circuit
JPH0339929Y2 (en)
KR100234948B1 (en) Audio mute circuit in digital satellite receiver
KR930004653Y1 (en) Output control circuit for op amplifier
KR900008268Y1 (en) The voice signal switching circuit
KR900005302B1 (en) Bias preserving circuit
KR940000648Y1 (en) Pop noise cancelling circuit
KR910001647Y1 (en) Volume limiting circuit when switching on
KR910006567Y1 (en) Mute circuit of using free amp
JPS6122345Y2 (en)
KR920004062Y1 (en) Malfunction protection circuit for muting circuit
KR860003483Y1 (en) Power-on-off shock noise removing circuit
KR950002459Y1 (en) Pop noise reduction circuit
KR920002973Y1 (en) Volume control circuit
KR890006632Y1 (en) Noise reduction circuit of vcr
KR940007499Y1 (en) Automatic tv receiver power off circuit
KR840001563Y1 (en) Muting circuit used pause switch
KR920003023Y1 (en) Noise muting circuit of function selecting switch
KR920002124Y1 (en) Mode control circuit of audio device
KR920005100Y1 (en) Muting circuit of audio
KR850003360Y1 (en) Voice signal muting circuit
KR940004183Y1 (en) Speaker-sound control circuit
KR860000482Y1 (en) Preventing circuit of voice hum

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19930329

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee