JPH0241775B2 - - Google Patents
Info
- Publication number
- JPH0241775B2 JPH0241775B2 JP58120313A JP12031383A JPH0241775B2 JP H0241775 B2 JPH0241775 B2 JP H0241775B2 JP 58120313 A JP58120313 A JP 58120313A JP 12031383 A JP12031383 A JP 12031383A JP H0241775 B2 JPH0241775 B2 JP H0241775B2
- Authority
- JP
- Japan
- Prior art keywords
- temporary storage
- test signal
- storage device
- read
- storage devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012544 monitoring process Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 239000000872 buffer Substances 0.000 description 7
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 3
- 101150046378 RAM1 gene Proteins 0.000 description 3
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 3
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 2
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 230000000739 chaotic effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
本発明はデイジタル信号のタイムスロツト入れ
替えを一方式であるダブルバツフア方式のタイム
スロツト入れ替えにおいて、ダブルバツフアとし
て用いる２個の一時記憶装置の正常な書き込み、
読み出し動作を監視するメモリ監視方式に関す
る。DETAILED DESCRIPTION OF THE INVENTION The present invention is directed to the normal writing of two temporary storage devices used as double buffers in the double buffer type time slot swapping, which is one type of time slot swapping of digital signals.
The present invention relates to a memory monitoring method for monitoring read operations.
タイムスロツト入れ替え装置とはタイムスロツ
ト順序の時間的入れ替えを行う装置である。ダブ
ルバツフア方式のタイムスロツト入れ替え装置
は、主信号の書き込み及び読み出しを一繰り返し
単位として周期的に繰り返す一時記憶装置（例え
ばRAM）を２個備え、一方の一時記憶装置が書
き込みを行つている時、他方の一時記憶装置が読
み出しを行うようにして、前記主信号のタイムス
ロツトの入れ替えを行うようにしたものである。 The time slot changing device is a device that temporally changes the order of time slots. A double buffer type time slot switching device is equipped with two temporary storage devices (for example, RAM) that periodically repeat writing and reading of the main signal as one repetition unit, and when one temporary storage device is writing, the other temporary storage device The time slots of the main signal are exchanged by reading the data from the temporary storage device.
従来、上述の一時記憶装置の監視をする手段と
してはパリテイ検査方式が広く用いられ、有効情
報以外にパリテイビツトを１ビツト付加し書き込
み側でマーク数の合計が奇数個か偶数個かになる
ように規則を定めて、読み出し側のマーク数がそ
の通りなつているかどうかを調べることにより監
視を行つている。 Conventionally, a parity check method has been widely used as a means of monitoring the above-mentioned temporary storage device, in which one parity bit is added to the valid information so that the total number of marks on the writing side is an odd number or an even number. Monitoring is performed by setting rules and checking whether the number of marks on the reading side is in line with the rules.
しかし、このパリテイ検査方式では一時記憶装
置にパリテイビツト用として余分に１ビツト必要
であり、一時記憶装置の容量がその分余分に必要
である。また、一時記憶装置の出力がマーク数が
正しい状態で固定されてしまつた時に障害が検出
できないという欠点があつた。 However, this parity checking method requires one extra bit in the temporary storage device for the parity bit, which requires an extra capacity of the temporary storage device. Another drawback is that failures cannot be detected when the output of the temporary storage device is fixed with the correct number of marks.
本発明の目的は、上記欠点を除去し、監視対象
である一時記憶装置の容量を監視用ビツトのため
に増やす必要がなく一時記憶装置の出力が固定さ
れるような障害に対しても監視が可能なメモリ監
視方式を提供することにある。 An object of the present invention is to eliminate the above-mentioned drawbacks, and to enable monitoring even for failures in which the output of the temporary storage device is fixed, without the need to increase the capacity of the temporary storage device to be monitored. The purpose of this invention is to provide a possible memory monitoring method.
本発明の別の目的は、上記従来の欠点を除去す
るために、主信号の毎周期の開始位置に監視用タ
イムスロツトを設けて、該監視用タイムスロツト
を利用して一時記憶装置の全アドレスについてテ
スト信号の書き込み、読み出しを行い、タイムス
ロツト入れ替え動作に支障を与えることなく一時
記憶装置の正常動作を監視するようにした方式を
提供することにある。 Another object of the present invention is to provide a monitoring time slot at the start position of each period of the main signal in order to eliminate the above-mentioned conventional drawbacks, and to use the monitoring time slot to read all addresses of the temporary storage device. It is an object of the present invention to provide a method for writing and reading test signals for a temporary storage device and monitoring the normal operation of a temporary storage device without interfering with a time slot switching operation.
本発明によれば主信号の書き込み及び読み出し
を一繰り返し単位として周期的に繰り返す一時記
憶装置を２個備え、一方の一時記憶装置が書き込
みを行つている時、他方の一時記憶装置が読み出
しを行うようにして、前記主信号のタイムスロツ
トの入れ替えを行うようにしたタイムスロツト入
れ替え装置における前記２個の一時記憶装置を監
視する方式において、テスト信号を発生するテス
ト信号発生回路と、該テスト信号と前記主信号と
を受けいずれか一方を出力する第１の選択回路
と、前記２個の一時記憶装置に対する前記テスト
信号の書き込みアドレス情報及び読み出しアドレ
ス情報を発生するアドレスカウンタと、前記２個
の一時記憶装置に対する前記主信号の書き込みア
ドレス情報と、前記２個の一時記憶装置に対する
前記主信号の読み出しアドレス情報と、前記アド
レスカウンタよりの前記テスト信号の書き込みア
ドレス情報及び読み出しアドレス情報とを受け、
いずれかを出力する第２の選択回路と、前記２個
の一時記憶装置から読み出された前記テスト信号
の誤りを、元のテスト信号に照合することによつ
て、検出するテスト信号照合回路とを備え、前記
主信号の毎周期の開始位置に監視用タイムスロツ
トを設け、該監視用タイムスロツトにおいて前記
２個の一時記憶装置に対する前記テスト信号の書
き込み及び読み出しを行うようにしたことを特徴
とするメモリ監視方式が得られる。 According to the present invention, there are two temporary storage devices that periodically repeat writing and reading of the main signal as one repetition unit, and when one temporary storage device is writing, the other temporary storage device is reading. In the method for monitoring the two temporary storage devices in the time slot switching device which switches the time slots of the main signal as described above, the test signal generation circuit that generates the test signal; a first selection circuit that receives the main signal and outputs either one; an address counter that generates write address information and read address information of the test signal for the two temporary storage devices; receiving write address information of the main signal to the storage device, read address information of the main signal to the two temporary storage devices, and write address information and read address information of the test signal from the address counter;
a second selection circuit that outputs one of the signals; and a test signal matching circuit that detects an error in the test signal read from the two temporary storage devices by comparing it with the original test signal. A monitoring time slot is provided at the start position of each cycle of the main signal, and the test signal is written to and read from the two temporary storage devices in the monitoring time slot. A memory monitoring method is obtained.
次に、図面を参照して本発明を説明する。 Next, the present invention will be explained with reference to the drawings.
第１図を参照すると従来のパリテイチエツク方
式により、ダブルバツフア方式の一時記憶装置を
監視する回路が示されている。第１図において、
１は一時記憶装置（ランダム・アクセス・メモ
リ）、２１及び２２は選択回路、３は読み出し書
き込み制御回路、４はパリテイ発生回路、５はパ
リテイ検査回路である。また、DINは主信号入力、
DOUTは主信号出力、W.A.は書き込みアドレス、
R.A.は読み出しアドレス、Ｒ／Ｗ１及びＲ／Ｗ
２は沌み出し書き込み制御回路３から発生される
読み出し書き込み制御信号である。 Referring to FIG. 1, a conventional parity check circuit is shown for monitoring a double buffer type temporary storage device. In Figure 1,
1 is a temporary storage device (random access memory), 21 and 22 are selection circuits, 3 is a read/write control circuit, 4 is a parity generation circuit, and 5 is a parity check circuit. Also, D IN is the main signal input,
D OUT is the main signal output, WA is the write address,
RA is read address, R/W1 and R/W
Reference numeral 2 denotes a read/write control signal generated from the chaotic write control circuit 3.
２個の一時記憶装置１はそれぞれ、主信号の書
き込み及び読み出しを一繰り返し単位として周期
的に繰り返すものであり、一方の一時記憶装置１
が書き込みを行つている時、他方の一時記憶装置
１が読み出しを行うように読み出し書き込み制御
回路３によつて制御される。一時記憶装置１の
各々に対する書き込みアドレスW.Aの順序に対
して読み出しアドレスR.Aの順序を変えることに
よつて主信号のタイムスロツトの入れ替えが行わ
れる。 Each of the two temporary storage devices 1 periodically repeats writing and reading of the main signal as one repetition unit, and one of the temporary storage devices 1
When the temporary storage device 1 is writing, the read/write control circuit 3 controls the other temporary storage device 1 to read. By changing the order of the read addresses RA with respect to the order of the write addresses WA for each temporary storage device 1, the time slots of the main signals are swapped.
第１図の回路においては、一時記憶装置１の監
視をする手段としてパリテイ発生回路４及びパリ
テイ検査回路５を用いている。そして、主信号に
パリテイ発生回路４よりのパリテイビツトを１ビ
ツト付加して一時記憶装置１の書き込み側でマー
ク数の合計が奇数個か偶数個かになるように規則
を定めて一時記憶装置１に情報を書き込み、パリ
テイ検査回路５によつて一時記憶装置１の読み出
し側でのマーク数が上述の規則どおりになつてい
るかどうかを調べることにより一時記憶装置１の
監視を行つている。 In the circuit shown in FIG. 1, a parity generation circuit 4 and a parity check circuit 5 are used as means for monitoring the temporary storage device 1. Then, one parity bit from the parity generation circuit 4 is added to the main signal, and a rule is established so that the total number of marks will be an odd number or an even number on the writing side of the temporary storage device 1. The temporary storage device 1 is monitored by writing information and checking by the parity check circuit 5 whether the number of marks on the reading side of the temporary storage device 1 is in accordance with the above-mentioned rules.
しかし、この監視方式では、既に述べたよう
に、一時記憶装置１にパリテイビツト用として余
分に１ビツト必要であり、一時記憶装置１の容量
がその分余分に必要である。また、一時記憶装置
１の出力がマーク数が正しい状態で固定されてし
まつた時に障害が検出できないという欠点があ
る。 However, in this monitoring system, as already mentioned, one extra bit is required for the parity bit in the temporary storage device 1, and the capacity of the temporary storage device 1 is required accordingly. Another drawback is that failure cannot be detected when the output of the temporary storage device 1 is fixed with the correct number of marks.
第２図を参照すると、本発明に従うダブルバツ
フア方式の一時記憶装置を監視する回路が示され
ている。第２図において、６はテスト信号を発生
するテスト信号発生回路、２３は該テスト信号と
主信号DINとを受けいずれか一方を出力する第１
の選択回路、８は２個の一時記憶装置１に対する
テスト信号の書き込みアドレス情報及び読み出し
アドレス情報８１を発生するテスト信号用アドレ
スカウンタである。また、２４は２個の一時記憶
装置１に対する主信号の書き込みアドレス情報
W.Aと、２個の一時記憶装置１に対する主信号
の読み出しアドレス情報R.A.と、２個の一時記
憶装置１に対するテスト信号の書き込みアドレス
情報及び読み出しアドレス情報とを受け、いずれ
かを出力する第２の選択回路である。また、７は
一時記憶装置１から読み出されたテスト信号の誤
りを、元のテスト信号に照合することによつて、
検出するテスト信号照合回路である。また、２２
は２個の一時記憶装置１から読み出された主信号
出力を選択してDOUTに出力する第３の選択回路で
ある。 Referring to FIG. 2, a circuit for monitoring a double buffer temporary storage device according to the present invention is shown. In FIG. 2, 6 is a test signal generation circuit that generates a test signal, and 23 is a first circuit that receives the test signal and the main signal D IN and outputs either one of them.
8 is a test signal address counter that generates write address information and read address information 81 for test signals for the two temporary storage devices 1. Further, 24 is main signal write address information for the two temporary storage devices 1.
WA, the main signal read address information RA for the two temporary storage devices 1, and the write address information and read address information for the test signals for the two temporary storage devices 1, and output one of them. This is a selection circuit. In addition, 7 compares the error in the test signal read from the temporary storage device 1 with the original test signal.
This is a test signal matching circuit for detection. Also, 22
is a third selection circuit that selects the main signal outputs read from the two temporary storage devices 1 and outputs them to D OUT .
第２図の回路の各部信号のタイムチヤートを第
３図に示す。主信号入力DINにおいて、１００は
主信号の毎周期の開始位置に設けられた監視用タ
イムスロツトである。また、読み出し書き込み制
御信号Ｒ／Ｗ１及びＲ／Ｗ２において、高レベル
で示されている部分が読み出しＲモード、低レベ
ルで示されている部分が書き込みＷモードであ
る。また、２個の一時記憶装置１はRAM１と
RAM２として区別した。以下、第２図の回路に
よるメモリ監視動作を、第３をも参照して説明す
る。 FIG. 3 shows a time chart of signals of each part of the circuit of FIG. 2. In the main signal input D IN , 100 is a monitoring time slot provided at the start position of each cycle of the main signal. Further, in the read/write control signals R/W1 and R/W2, the portion shown at a high level is the read R mode, and the portion shown at a low level is the write W mode. In addition, the two temporary storage devices 1 are RAM1 and
It was distinguished as RAM2. The memory monitoring operation by the circuit of FIG. 2 will be described below with reference to the third circuit.
まず、タイムスロツト入れ替えを行うべき主信
号は第１の選択回路２３によりテスト信号発生回
路６で作られたテスト信号と結合される。前記テ
スト信号はその後一時記憶装置例えばRAM１に
書き込まれるが、第３図に示すように書き込みモ
ード前の監視用タイムスロツトの位置でテスト用
アドレスカウンタ８で作られたアドレス位置に書
き込まれる。書き込まれたテスト信号は第３図に
示すように書き込まれた次のタイミングで同じテ
ストアドレスで読み出され、パターン照合回路７
で正しい読み書きができたかどうか監視される。
前記テストアドレスを一時記憶装置１内の全アド
レスを網羅するように変化させれば一時記憶装置
１内の全セルの試験が可能である。また必ず書き
込みモード前の監視用タイムスロツトの位置で読
み書きをするので主信号のタイムスロツト入れ替
え動作に影響を及ぼすこともない。更に同一セル
に書き込むテストパターンを変化させる（例えば
１、０を交互に書き込む）ことにより、一時記憶
装置の出力が固定されるような障害に対しても監
視が可能となる。 First, the main signal whose time slots are to be replaced is combined by the first selection circuit 23 with the test signal generated by the test signal generation circuit 6. The test signal is then written into a temporary storage device, such as RAM 1, at the address location created by the test address counter 8 at the monitoring time slot location before the write mode, as shown in FIG. The written test signal is read out at the same test address at the next timing as shown in FIG.
is monitored to see if it can be read and written correctly.
By changing the test address so as to cover all addresses in the temporary storage device 1, all cells in the temporary storage device 1 can be tested. Furthermore, since reading and writing are always performed at the position of the monitoring time slot before the write mode, there is no influence on the time slot switching operation of the main signal. Furthermore, by changing the test pattern written to the same cell (for example, writing 1 and 0 alternately), it is possible to monitor even a failure in which the output of the temporary storage device is fixed.
次に、主信号のタイムスロツト入れ替え動作を
説明する。例えば一時記憶装置RAM１の例えば
０〜４番地に順番にＡ〜Ｄのデータを書き込む。
そして読み出す時に、例えば４、１、３、０、２
番地の順に読み出すと、Ｅ、Ｂ、Ｄ、Ａ、Ｃとい
う順にデータがRAM１から読み出される。これ
により、（Ａ、Ｂ、Ｃ、Ｄ、Ｅ）→（Ｅ、Ｂ、Ｄ、
Ａ、Ｃ）というタイムスロツトの時間的入れ替え
が実現している。RAM１から読み出されたデー
タとRAM２から読み出されたデータとは選択回
路２２によつて出力DOUTに出力される。 Next, the operation of exchanging the time slots of the main signal will be explained. For example, data A to D are sequentially written to addresses 0 to 4 of the temporary storage device RAM1, for example.
Then, when reading, for example, 4, 1, 3, 0, 2
When data is read in the order of addresses, data is read from RAM 1 in the order of E, B, D, A, and C. As a result, (A, B, C, D, E) → (E, B, D,
A, C) temporal swapping of time slots is realized. The data read from RAM1 and the data read from RAM2 are output by the selection circuit 22 to the output D OUT .
以上述べた様にこの発明はダブルバツフア方式
に用いている一時記憶装置を監視するに当つて、
書き込みモードの前の監視用タイムスロツトを用
いてテスト信号の読み書きをすることにより、タ
イムスロツト入れ替え動作に支障を与えることな
く一時記憶装置内の全アドレスの正常な読み書き
動作を監視できる。更に本発明は、監視対象であ
る一時記憶装置の容量を監視用ビツトのために増
やす必要がなく、一時記憶装置の出力が固定され
るような障害に対しても監視が可能である。 As stated above, the present invention is capable of monitoring the temporary storage device used in the double buffer method.
By reading and writing the test signal using the monitoring time slot before the write mode, normal read and write operations of all addresses in the temporary storage device can be monitored without interfering with the time slot replacement operation. Further, according to the present invention, there is no need to increase the capacity of the temporary storage device to be monitored due to monitoring bits, and it is possible to monitor even failures in which the output of the temporary storage device is fixed.
第１図は従来のパリテイチエツク方式により、
ダブルバツフア方式の一時記憶装置を監視する回
路のブロツク図、第２図は本発明に従うダブルバ
ツフア方式の一時記憶装置を監視する回路のブロ
ツク図、第３図は第２図の回路における信号の流
れを示すタイミング図である。
１……一時記憶装置、２１〜２４……選択回
路、３……読み出し書き込み制御回路、４……パ
リテイ発生回路、５……パリテイ検査回路、６…
…テスト信号発生回路、７……テスト信号照合回
路、８……テスト信号用アドレスカウンタ。
Figure 1 shows the conventional parity check method.
FIG. 2 is a block diagram of a circuit for monitoring a double buffer type temporary storage device according to the present invention; FIG. 3 shows a signal flow in the circuit of FIG. 2. FIG. DESCRIPTION OF SYMBOLS 1... Temporary storage device, 21-24... Selection circuit, 3... Read/write control circuit, 4... Parity generation circuit, 5... Parity check circuit, 6...
. . . Test signal generation circuit, 7 . . . Test signal verification circuit, 8 . . . Test signal address counter.
Claims (1)
単位として周期的に繰り返す一時記憶装置を２個
備え、一方の一時記憶装置が書き込みを行つてい
る時、他方の一時記憶装置が読み出しを行うよう
にして、前記主信号のタイムスロツトの入れ替え
を行うようにしたタイムスロツト入れ替え装置に
おける前記２個の一時記憶装置を監視する方式に
おいて、テスト信号を発生するテスト信号発生回
路と、該テスト信号と前記主信号とを受けいずれ
か一方を出力する第１の選択回路と、前記２個の
一時記憶装置に対する前記テスト信号の書き込み
アドレス情報及び読み出しアドレス情報を発生す
るアドレスカウンタと、前記２個の一時記憶装置
に対する前記主信号の書き込みアドレス情報と、
前記２個の一時記憶装置に対する前記主信号の読
み出しアドレス情報と、前記アドレスカウンタよ
りの前記テスト信号の書き込みアドレス情報及び
読み出しアドレス情報とを受け、いずれかを出力
する第２の選択回路と、前記２個の一時記憶装置
から読み出された前記テスト信号の誤りを、元の
テスト信号に照合することによつて、検出するテ
スト信号照合回路とを備え、前記主信号の毎周期
の開始位置に監視用タイムスロツトを設け、該監
視用タイムスロツトルにおいて前記２個の一時記
憶装置に対する前記テスト信号の書き込み及び読
み出しを行うようにしたことを特徴とするメモリ
監視方式。1 Equipped with two temporary storage devices that periodically repeat writing and reading of the main signal as one repetition unit, so that when one temporary storage device is writing, the other temporary storage device is reading, In the method for monitoring the two temporary storage devices in the time slot switching device configured to switch the time slots of the main signal, a test signal generation circuit that generates a test signal, and a test signal generating circuit that generates a test signal and a circuit that generates a test signal and the main signal. a first selection circuit that receives and outputs one of the test signals; an address counter that generates write address information and read address information of the test signal for the two temporary storage devices; Main signal write address information,
a second selection circuit that receives read address information of the main signal for the two temporary storage devices and write address information and read address information of the test signal from the address counter, and outputs either one; a test signal matching circuit that detects an error in the test signal read from the two temporary storage devices by comparing it with the original test signal; A memory monitoring system characterized in that a monitoring time slot is provided, and the test signal is written to and read from the two temporary storage devices in the monitoring time slot.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58120313A JPS6014361A (en) | 1983-07-04 | 1983-07-04 | Memory monitor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58120313A JPS6014361A (en) | 1983-07-04 | 1983-07-04 | Memory monitor system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6014361A JPS6014361A (en) | 1985-01-24 |
| JPH0241775B2 true JPH0241775B2 (en) | 1990-09-19 |
Family
ID=14783145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58120313A Granted JPS6014361A (en) | 1983-07-04 | 1983-07-04 | Memory monitor system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014361A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2730109B2 (en) * | 1988-12-16 | 1998-03-25 | 日本電気株式会社 | Memory monitoring method for time slot switching equipment |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5616999A (en) * | 1979-07-17 | 1981-02-18 | Oki Electric Ind Co Ltd | Memory monitoring and controlling system |
-
1983
- 1983-07-04 JP JP58120313A patent/JPS6014361A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5616999A (en) * | 1979-07-17 | 1981-02-18 | Oki Electric Ind Co Ltd | Memory monitoring and controlling system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6014361A (en) | 1985-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0241775B2 (en) | ||
| JPH06309185A (en) | Information processor | |
| SU881875A2 (en) | Redundancy storage device | |
| SU1065888A1 (en) | Buffer storage | |
| SU1167659A1 (en) | Storage with self-check | |
| JP2927924B2 (en) | Time slot swapping device data monitoring method | |
| SU1751820A1 (en) | Redundant memory device with data correction | |
| JPH0658622B2 (en) | Memory monitoring circuit | |
| JPS63182759A (en) | Memory monitor system | |
| SU1249590A1 (en) | Storage with self-checking | |
| JPH0561777A (en) | Memory control circuit | |
| RU1783583C (en) | Device for detecting and correcting errors | |
| JPH0689236A (en) | Random access memory monitor circuit | |
| SU1718276A1 (en) | Self-test storage unit | |
| SU1587600A2 (en) | Dynamic memory with error corrections | |
| JPH05153677A (en) | Memory monitoring circuit | |
| JP2822439B2 (en) | Semiconductor memory test equipment | |
| SU528614A1 (en) | Random Access Memory | |
| JPS63156465A (en) | Data storage area monitoring system for time switch circuit | |
| SU584338A1 (en) | Device for checking permanent memory units | |
| JPH01137798A (en) | Time slot changing device | |
| SU943843A1 (en) | Self-checking memory device | |
| SU1120412A1 (en) | Storage with self-check | |
| SU329578A1 (en) | MAGNETIC STORAGE DEVICE | |
| JPH0769872B2 (en) | Memory monitoring device |