JPH0239879B2 - - Google Patents

Info

Publication number
JPH0239879B2
JPH0239879B2 JP57203504A JP20350482A JPH0239879B2 JP H0239879 B2 JPH0239879 B2 JP H0239879B2 JP 57203504 A JP57203504 A JP 57203504A JP 20350482 A JP20350482 A JP 20350482A JP H0239879 B2 JPH0239879 B2 JP H0239879B2
Authority
JP
Japan
Prior art keywords
support
foils
hole
electronic circuit
foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57203504A
Other languages
English (en)
Other versions
JPS58100486A (ja
Inventor
Paul Parmentier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=9264213&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0239879(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS58100486A publication Critical patent/JPS58100486A/ja
Publication of JPH0239879B2 publication Critical patent/JPH0239879B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07735—Physical layout of the record carrier the record carrier comprising means for protecting against electrostatic discharge
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0067—Devices for protecting against damage from electrostatic discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Laminated Bodies (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Credit Cards Or The Like (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 〔従来技術〕 本発明は、電気絶縁材料の支持体内に配置され
ており、遮蔽体により静電荷から保護した電子回
路であつて、前記の支持体には少くとも局部的に
導電性表面が設けられており、これら導電性表面
により前記の電子回路を被覆し、これら導電性表
面間に電流に対する優先路を存在させ、この優先
路により電子回路による放電のおそれを無くすよ
うにした電子回路の製造方法に関するものであ
る。
フランス国特許出願第2480008号明細書に記載
されているような既知の方法においては、合成材
料の金属化表面の金属化部を、これらの間のある
種の電気接続体を介して相互接続している。
〔発明の目的〕
本発明の目的は、多量生産に適し、製造工程数
が比較的少なくて足りるようにした前述した種類
の電子回路の製造方法を提供せんとするにある。
〔発明の構成〕
本発明は、電気絶縁材料の支持体内に配置され
ており、遮蔽体により静電荷から保護した電子回
路であつて、前記の支持体には少くとも局部的に
導電性表面が設けられており、これら導電性表面
により前記の電子回路を被覆し、これら導電性表
面間に電流に対する優先路を存在させ、この優先
路により電子回路による放電のおそれを無くすよ
うにした電子回路の製造方法において、前記の支
持体に貫通孔を形成し、導電性とした或いは導電
層で被覆した熱可塑性材料の箔を支持体の両面に
配置し、支持体の空所中に配置した電子回路を前
記の箔間に位置させ、その後に前記の箔を少くと
も前記の貫通孔の領域において互いの方向に押圧
し、これと同時にある量の熱を加え、これにより
熱可塑性材料が流れて少くとも部分的に前記の貫
通孔内に圧入されるようにし、その後熱可塑性材
料を圧力下で冷却し、前記の優先路が前記の貫通
孔内の凝固した熱可塑性材料を通るようにするこ
とを特徴とする。
〔実施例〕
支持体を製造する技術に関する本発明による特
別な方法においては、前記の支持体を複数個の熱
可塑性の箔の積重ね体を以つて構成し、これらの
箔のうちの所定数の箔に前記の支持体の空所の区
域で第１の孔を形成し、この第１の孔の寸法を前
記の空所の寸法に一致させ、前記の箔のすべてに
前記の支持体の貫通孔の区域で第２の孔を形成
し、この第２の孔の寸法を前記の貫通孔の寸法に
一致させ、その後すべての前記の第１の孔より成
る前記の空所内に電子回路を配置した後、前記の
箔の積重ね体より成る支持体にその両面で、導電
層が被覆された熱可塑性の箔を被覆し、その後に
すべての箔を圧力および熱の供給により積層構造
に変形させる。
外部からアクセスしうる電気接点領域を有する
識別カードの製造に特に適した本発明の特別な方
法においては、導電性とした或いは導電層で被覆
した少くとも１つの箔に、外部からアクセスしう
る電気接点領域に対向して孔をあけ、前記の電気
接点領域にマスクを被覆し、その後にある量の熱
を熱可塑性材料に加え、次に熱可塑性材料の凝固
後に前記のマスクを除去する。
以下に図面につき説明する。
第１図は従来の識別カードにおける集積回路を
有する部分を示す。
電子回路は厚さの薄い小型プリント配線回路１
４内に装着された集積回路チツプを有する。この
集積回路チツプは厚肉部分１０の位置でこのプリ
ント配線回路内に収容されている。
このプリント配線回路１４はポリ塩化ビニル
（PVC）より成る箔１１の積重ね体内に入れられ
ており、これらの箔は高温圧縮（ホルトプレス）
により１つの箔片となるように互いに圧着され、
主として絶縁材料、すなわちプリント配線回路１
４の絶縁材料とPVC箔１１の絶縁材料とより成
る薄肉の支持体１８を構成している。表面箔７お
よび８には孔１６が形成されており、これらの孔
により回路１４が有する接点領域を外部からアク
セスしうるようにする。プリント配線回路１４の
うち厚さを薄くした延長部１２には孔１３があけ
られており、箔１１を互いに固着する高温圧縮処
理中これら孔１３に隣接する箔のPVC材料がこ
れらの孔１３内に浸入することによりプリント配
線回路が支持体１８内で固定されるようにしてい
る。このような箔の積重ね体を用いれば、所望に
応じ各箔に異なる形状の第１の孔をあけることに
より可成り複雑な形状の空所を上記の積重ね体に
形成することができ、これによりPVC箔片を回
路１４の形状に正確に適合させることができる。
第１図の支持体１８は静電遮蔽体（スクリー
ン）を有していない。この支持体にこのような静
電遮蔽体を設ける為には、支持体の表面上に少く
とも局部的に導電面が設けられる。例えばこの支
持体の上側面２１および下側面２２上に導電性の
箔を配置することができる。しかし、既に処理が
終つている支持体１８上にこのような箔を設ける
代りに、この支持体の製造中に表面箔、例えば箔
１および８或いは箔２および７を導電性の箔と置
き換えるようにすることができる。また、例えば
箔１および２間に且つ箔７および８間に薄肉の導
電性箔を介在させることもできる。
この場合、“支持体”とは、静電遮蔽体を構成
する導電性の箔間に位置し箔２および７を含む識
別カードの部分を意味するものである。
支持体の表面上に位置する各導電性箔を電気的
に相互接続する為には、まず最初に少くとも１つ
の孔を上記の支持体に形成する。約２mmの大きさ
のこの孔を第２図に１５で示す。図面を簡単にす
る為に、この孔をプリント配線回路１４の側方に
位置させるも、この孔を識別カードのいかなる区
域にも設けることができること明らかである。し
かし、この孔をプリント配線回路から可成り離間
させ且つ識別カードの表面上に設けられるいかな
る磁気トラツクからも可成り離間させて設け、高
温圧縮中この孔の存在によつて生ぜしめられる変
形がプリント配線回路および磁気トラツクに及ぼ
されるのを最小にするようにするのが有利であ
る。
次に、導電性の表面を、導電性とした或いは導
電層で被覆した熱可塑性材料より成り、前記の支
持体の一方の表面に被着された第１の箔１９と、
同じ材料より成り前記の支持体の他方の表面に被
着された第２の箔２０との形態で設ける。本発明
においては、アルミニウム鍍金され、層１および
２間と層７および８間とに介在され、厚さを35μ
ｍとしたPVCの箔を用いて好適であつた。導電
性の粒子の帯電により導電性とした熱可塑性材料
より成る箔を用いることもできる。可能な種々の
例のうちの１つの例を示す図示の例では、PVC
箔１〜８の厚さを以下の通りとした。
箔１ 箔２ 全体で120μｍ 箔３ 箔４ 箔５ 箔６ 全体で580μｍ 箔７箔８ 全体で150μｍ 従つて、これらの箔は35μｍの２つの導電性箔
と相俟つて920μｍの厚さの積重ね体を構成し、
この積重ね体を高温圧縮処理により760μｍの厚
さまで減少させるとともに積層構造とする。
同じ高温圧縮処理により箔１９および２０は互
いの方向に押圧され、しかも熱可塑性材料が流れ
るようになり、この熱可塑性材料が孔１５内に圧
入される。熱可塑性材料であるPVC、実際には
箔１および１９と箔２０および８のある量の材料
が高温圧縮処理中水平方向に流れ、これらの材料
が孔１５を充填する。第３図は、これらの箔が支
持体の中心の方向にいかに高温圧縮され、箔１９
および２０の導電性表面の一部がいかに変形して
面１７に沿つて互いに接触するかを示す。使用し
た好ましい高温圧縮処理条件は次の通りである。
複数個の識別カードを１回の製造で形成する為に
互いに横方向に位置する複数個の支持体を有し、
互いに積重ねたPVC箔板を圧縮加熱用板間に配
置する。まず最初加熱することなく10バールの圧
力を25秒間加え、次に140バールの圧力で160°の
温度の加熱処理を７分間行ない、その後に170バ
ールの圧力で材料を６分間冷却する。従つて、こ
の工程は本質的に、少くとも所定の期間圧力を加
えこれと同時に温度を増大させる工程より成る。
これらの圧力および温度条件のほかは静電遮蔽体
を設けていないPVC識別カードの場合と同じで
あり、当業者にとつて既知のことである。本発明
によつて得られる効果は極めて驚くべきことであ
る。その理由は、すべての箔が孔１５の充填処理
に寄与し、箔１９および２０間に電気的な接続体
を設ける必要がない為である。
第３図に示すように得られる効果は、熱処理中
表面箔が最初に加熱されて、中間の箔が流れうる
程度に充分軟化され始める前にこれらの表面箔が
流れ始めるという事実によつて説明しうる。これ
らの箔の材料が小量が１７で示す位置で導電面間
に導入されたとしても、このことにより重大な欠
点を生ぜしめない。その理由は、接触位置１７で
のオーム抵抗接続を必ずしも完全にする必要がな
く、静電荷に対して設ける漏洩通路を、保護すべ
きプリント配線回路１４の配置におけるよりもこ
の位置１７において短かくすることが本質的なこ
とである為である。プリント配線回路１４を入れ
る第１の孔を形成する処理中に第２の孔１５を形
成するのが有利であり、また高温圧縮処理は従来
の識別カードの製造が終了するまでの処理であ
り、従つて本発明の方法によればいかなる追加の
製造処理をも導入することがなく、得られる識別
カードは極めて廉価となる。
プリント配線回路が有する接点領域には熱可塑
性材料が無いことによる不均質性の為に、完成し
た識別カードを僅かに曲げるようにすることがで
きる。
熱可塑性材料を孔１５内に流し込む前に識別カ
ードが曲がるのを防止する為に、接点領域を箔
７，８の熱可塑性材料とは異なる材料より成るマ
スク２７で局部的に被覆し、熱可塑性材料を孔１
５内に流し込んだ後に接点領域を被覆するマスク
２７を除去する。
マスク２７の材料は、このマスクを選択的に除
去しうるようにする為に箔を形成する材料と相違
させる必要がある。このマスク材料は、シルクス
クリーン印刷によりプリント配線回路１４上に被
着され、ピーリングにより除去しうるインキとす
るのが有利である。シルクスクリーン印刷により
被着するインキ層の厚さは、高温圧縮後の識別カ
ードの外側表面の高さにマスクの厚さが一致する
ように選択する。このインキとしては、例えば
Werner Peters KGにより製造されフランスで
Socie′te′ SUPRATEXによりSD2951として市販
されているインキを用いるのが好ましい。「ピー
リングにより除去しうる」とは、この材料が製造
処理中の接点に保護に対して可成り耐えるも、こ
の材料は高温圧縮処理による熱衝撃により非被着
性となり、後のピーリングにより極めて容易に除
去しうるということを意味するものとする。本発
明によれば、マスクがライナとして作用し、高温
圧縮処理および熱可塑性材料の流し込み処理中の
層７，８の横方向偏移を阻止する。
従つて、本発明による識別カードは本例では箔
２〜７より成る薄肉の支持体１８を有し、この支
持体の第１の孔内には、主として絶縁材料より成
り集積回路を収容しているプリント配線回路１４
が配置されており、この支持体の２つの表面２
１，２２上には導電性の或いは導電層が被覆され
た箔１９，２０が配置されており、これら薄１
９，２０は熱可塑性材料から成つており、また支
持体には第２の孔１５が設けられており、変形さ
れて過剰の厚さ部分の一部分が、互いに反対側の
表面上に位置する箔１９，２０の導電面の所定部
分と相俟つて前記の第２の孔内に内方に延在する
ようにした箔を有しており、箔１９，２０の上記
の所定部分が面１７に沿つて互いに接触してい
る。
箔１９，２０を金属化熱可塑性材料、例えばア
ルミニウム鍍金したPVCから造る場合には、ア
ルミニウムは隣接の箔のPVCに被着しない。従
つて極めて満足な解決策は接着剤を用いることで
ある。しかし、このようにすると製造が複雑とな
る。従つて、型板を通して金属化し、この金属化
が箔の表面の大部分に亘つて有孔性となるように
するのが好ましい。このようにすると、PVCが
箔表面の多数の点で露出し、従つてこの箔は高温
圧縮処理中に隣接の箔に固着しうる。また箔１
９，２０には打抜きにより孔をあけ、箔１と箔２
とがまた箔７と箔８とが箔１９および２０の孔を
経て互いに固着されるようにすることもできる。
【図面の簡単な説明】
第１図は従来の識別カードの一部を示す断面
図、第２図は材料を孔内に流し込む前の本発明に
よる識別カードの一部を示す断面図、第３図は完
成した本発明による識別カードの一部を示す断面
図、第４図は識別カードの斜視図であり、円Ｂは
カードの一部を示し、この一部分がラインＡに沿
う断面として第１図に示されている。 １１……ポリ塩化ビニル箔、１４……プリント
配線回路、１８……支持体、１９，２０……導電
性箔、２７……マスク。

Claims (1)

  1. 【特許請求の範囲】 １ 電気絶縁材料の支持体内に配置されており、
    遮蔽体により静電荷から保護した電子回路であつ
    て、前記の支持体には少くとも局部的に導電性表
    面が設けられており、これら導電性表面により前
    記の電子回路を被覆し、これら導電性表面間に電
    流に対する優先路を存在させ、この優先路により
    電子回路による放電のおそれを無くすようにした
    電子回路の製造方法において、前記の支持体に貫
    通孔を形成し、導電性とした或いは導電層で被覆
    した熱可塑性材料の箔を支持体の両面に配置し、
    支持体の空所中に配置した電子回路を前記の箔間
    に位置させ、その後に前記の箔を少くとも前記の
    貫通孔の領域において互いの方向に押圧し、これ
    と同時にある量の熱を加え、これにより熱可塑性
    材料が流れて少くとも部分的に前記の貫通孔内に
    圧入されるようにし、その後熱可塑性材料を圧力
    下で冷却し、前記の優先路が前記の貫通孔内の凝
    固した熱可塑性材料を通るようにすることを特徴
    とする電子回路の製造方法。 ２ 特許請求の範囲第１項に記載の電子回路の製
    造方法において、前記支持体を複数個の熱可塑性
    の箔の積重ね体を以つて構成し、これらの箔のう
    ちの所定数の箔に前記の支持体の空所の区域で第
    １の孔を形成し、この第１の孔の寸法を前記の空
    所の寸法に一致させ、前記の箔のすべてに前記の
    支持体の貫通孔の区域で第２の孔を形成し、この
    第２の孔の寸法を前記の貫通孔の寸法に一致さ
    せ、その後すべての前記の第１の孔よりなる前記
    の空所内に電子回路を配置した後、前記の箔の積
    重ね体より成る支持体にその両面で、導電層が被
    覆された熱可塑性の箔を被覆し、その後にすべて
    の箔を圧力および熱の供給により積層構造に変形
    させることを特徴とする電子回路の製造方法。 ３ 外部からアクセスしうる電気接点領域を有
    し、電子的な識別に用いうる電子回路を支持体が
    具えるようにした特許請求の範囲第１項または第
    ２項に記載の電子回路の製造方法において、導電
    性とした或いは導電層で被覆した少くとも１つの
    箔に、外部からアクセスしうる電気接点領域に対
    向して孔をあけ、前記の電気接点領域にマスクを
    被覆し、その後にある量の熱を熱可塑性材料に加
    え、次に熱可塑性材料の凝固後に前記のマスクを
    除去することを特徴とする電子回路の製造方法。
JP20350482A 1981-11-20 1982-11-19 電子回路の製造方法 Granted JPS58100486A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8121778 1981-11-20
FR8121778A FR2517165A1 (fr) 1981-11-20 1981-11-20 Procede pour munir d'un ecran un circuit electronique, et carte de paiement munie d'un ecran

Publications (2)

Publication Number Publication Date
JPS58100486A JPS58100486A (ja) 1983-06-15
JPH0239879B2 true JPH0239879B2 (ja) 1990-09-07

Family

ID=9264213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20350482A Granted JPS58100486A (ja) 1981-11-20 1982-11-19 電子回路の製造方法

Country Status (5)

Country Link
EP (1) EP0080233B1 (ja)
JP (1) JPS58100486A (ja)
CA (1) CA1204529A (ja)
DE (1) DE3265893D1 (ja)
FR (1) FR2517165A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0147099B1 (en) * 1983-12-06 1992-06-17 Mars Incorporated Tokens and token handling devices
FR2602893A1 (fr) * 1986-08-12 1988-02-19 Widmer Michel Must carte (multi usages stockage transportable carte)
FR2609820B1 (fr) * 1987-01-20 1991-04-19 Thomson Semiconducteurs Dispositif de protection electromagnetique et electrostatique pour cartes electroniques et procede de realisation de ce dispositif
FR2633141B1 (fr) * 1988-06-17 1992-02-14 Sgs Thomson Microelectronics Carte a puce avec ecran de protection
FR2636776A1 (fr) * 1988-09-16 1990-03-23 Trt Telecom Radio Electr Dispositif comportant un circuit electronique monte sur un support souple, protege contre les decharges d'electricite statique, et carte souple le comprenant
DE3927887A1 (de) * 1989-08-24 1991-02-28 Philips Patentverwaltung Integrierte schaltung
DE19614914A1 (de) * 1996-04-16 1997-10-23 Telesensomatic Gmbh Transponderanordnung und Verfahren zur Herstellung einer solchen Transponderanordnung
FR2792440B1 (fr) * 1999-04-19 2001-06-08 Schlumberger Systems & Service Dispositif a circuit integre securise contre des attaques procedant par destruction controlee d'une couche complementaire

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2151665A5 (ja) * 1971-09-08 1973-04-20 Matra Engins
DE2347217A1 (de) * 1973-09-19 1975-03-27 Siemens Ag Verfahren zum durchkontaktieren eines beidseitig metallkaschierten basismaterials fuer gedruckte schaltungen
FR2380686A1 (fr) * 1977-02-15 1978-09-08 Lomerson Robert Procede pour etablir une connexion electrique a travers une plaque de matiere isolante
JPS53127167U (ja) * 1977-03-17 1978-10-09
FR2470414A1 (fr) * 1979-11-27 1981-05-29 Flonic Sa Systeme de connexion electrique et carte a memoire faisant application de ce systeme

Also Published As

Publication number Publication date
CA1204529A (en) 1986-05-13
JPS58100486A (ja) 1983-06-15
FR2517165A1 (fr) 1983-05-27
EP0080233B1 (fr) 1985-08-28
EP0080233A1 (fr) 1983-06-01
FR2517165B1 (ja) 1985-05-17
DE3265893D1 (en) 1985-10-03

Similar Documents

Publication Publication Date Title
US4912844A (en) Methods of producing printed circuit boards
US3838984A (en) Flexible carrier and interconnect for uncased ic chips
US6861744B2 (en) Multilayer ceramic substrate utilizing an intaglio plate with a plurality of grooves having different depths
CN1300180B (zh) 芯片安装、电路板、数据载体及制造方法和电子元件组件
US2925645A (en) Process for forming an insulation backed wiring panel
JPS58209133A (ja) 電気接続方法及びそれを利用する個人カ−ド
RU2000112331A (ru) Термоэлектрический модуль с улучшенным теплообменом и способ его изготовления
JPS5856447A (ja) 識別カ−ドおよびその製造方法
CN107393899A (zh) 芯片封装基板
JPH0239879B2 (ja)
US4327247A (en) Printed wiring board
JPH1041631A (ja) チップ埋め込み構造高密度実装基板の製造方法
CN101411253B (zh) 多层布线基板及其制造方法
JP2000261152A (ja) プリント配線組立体
JPH0216234B2 (ja)
US4461077A (en) Method for preparing ceramic articles having raised, selectively metallized electrical contact points
US5024734A (en) Solder pad/circuit trace interface and a method for generating the same
JP2749685B2 (ja) 回路基板の製造方法
JPS63114197A (ja) 金属ベ−スプリント配線板の製造方法
JP2668558B2 (ja) 積層基板
JPH0216235B2 (ja)
JPS6227675B2 (ja)
JPH0141243B2 (ja)
JPH0530198B2 (ja)
CN116209179A (zh) 线路板制备方法以及线路板