JPH0239705A - アダプティブアンテナ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は、レーダ装置や無線通信装置等に用いられて
、そのアンテナに入力される不要信号を自動的に抑圧す
るアダプティブアンテナ装置に関する。

（従来の技術） こうしたアダプティブアンテナの代表的なアルゴリズム
として、Ｍ　Ｓ　Ｎ　（Ｍａｘｉｍｕｍ　Ｓｉｇｎａｌ
−ｔｏ−Ｎｏｌｓｅ　ｒａｔｉｏ　：最大Ｓ　／Ｎ）法
があり、またこれを実現する回路として、第６図に示す
態様で構成されるハウェルズーアップルバウム（ｔ（ｏ
ｗｅ　ｌ　ｌ　５−Ａｐｐｌｅｂａｕａ＋　）のアダプ
ティブループがある（例えば、ＷＩＬＬＩＡＭ　Ｆ、Ｇ
ＡＢＲＩＥＬ著“Ａｄａｐｔｌｖｅ　Ａｒｒａｙｓ−Ａ
ｎＩｎｔｒｏｄｕｃｔｉｏｎ　　ＰＲＯＣＥＥＤＩＮＧ
　ＯＦ　ＴＨＥ　ＩＥＥＥ、ＶＯＬ、ｆｉ４、ＮＯ，２
，ＦＥＢＩ？ＵＡＲＹ　１９７６、若しくはオーム社「
アンテナ工学ハンドブック」電子通信学会編２２８頁、
参照）。

これは、同第６図に示されるように、アレイアンテナを
構成するアンテナ素子１１〜１ｎの各々に対応して、そ
の素子信号とビーム出力のフィードバック信号との乗算
を行なう乗算器２１ａ〜２ｎａ、この乗算結果から高周
波成分を除去するＬＰＦ（ローパスフィルタ）３１〜３
　ｎ　ｓ　このフィルタ出力とステアリング信号Ｓ１〜
Ｓｎとをそれぞれ加算する加算器４１〜４ｎ、利得ｇを
もってこの加算信号を増幅する増幅器５１〜５ｎ、これ
ら各要素を通じて決定される複素ウェイトＷ１〜Ｗｎと
各該当するアンテナ素子信号とを乗算する乗算器２１ｂ
〜２ｎｂ、そしてこれら各素子毎の乗算結果を加算合成
してアダプティブビーム出力を得る加算器６０、をそれ
ぞれ具えて構成される。

こうしたアダプティブループにあっては、基本的に、上
記乗算器２１ａ〜２ｎａによる各アンテナ素子信号とビ
ーム出力のフィードバック信号との乗算結果を、上記Ｌ
ＰＦ３１〜３ｎを通じてフィルタリングすることによっ
て、各々複素ウェイトＷ１〜Ｗｎを漸次決めていくよう
動作する。このとき、上記増幅器５１〜５ｎの利得ｇに
よって各々のループ利得を決定することができる。また
、ビームを走査するために、上記加算器４１〜４ｎを通
じて、各ループ内にステアリング信号Ｓ１〜Ｓｎが注入
される。

こうして最終的に決定される複素ウェイトＷｌ〜Ｗｎと
各アンテナ素子信号とが上記乗算器２１ｂ〜２ｎｂを通
じて乗算され、さらにこれら乗算結果が上記加算器６０
を通じて加算合成して得られるアダプティブビーム出力
は、主ビームのサイドローブ領域に含まれる不要波成分
が良好に抑圧されたビーム形態となる。

（発明が解決しようとする課題） 上Ｓ己のアダプティブル−プ（こよれば、たとえアンテ
ナ素子列１１〜１ｎに妨害波が受信されるような場合で
も、これを良好に抑圧して、所望とする電波の抽出を難
無く行なうことはできるものの、同アダプティブループ
をＤＢＦ、すなわちアンテナ素子信号をＡ／Ｄ　Ｃアナ
ログ／ディジタル）変換器を通じてディジタル信号に変
換した後ディジタル領域にてビーム形成を行なうディジ
タルビームフォーミング、によって実現しようとする場
合には、以下に示すようないくつかの聞届が生ずる。

■上記加算器６０は多入力加算器となっているため、デ
ィジタル回路化が難しい。そこで通常は、２入力ずつ順
次加算する形態をもって、このディジタル回路化を実現
することとなるが、これでは処理時間が長くなり、例え
ばレーダ装置への応用において、レンジセル毎の高速度
な連続したデータ処理が必要とされるような場合には、
その追従も難しいものとなる。

■上記の構成によれば、必然的にビーム出力からのフィ
ードバックループをもつようになることから、特にディ
ジタル回路でのノル−ドウエア構成とする場合、回路構
成が複雑となる。

またこのため、Ｖ　Ｌ　Ｓ　Ｉ　（Ｖｅｒｙ　Ｌａｒｇ
ｅ　ＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ　：超ＬＳ　Ｉ
）化による小型化も難しく、回路の拡張性にも乏しい。

なお、上記のＤＢＦ　（ディジタルビームフォーミング
）が、アンテナ素子信号の伝送や分配等にかかる電力損
失を解消する上で有効なビーム形成手法であることは周
知の通りである。

また、上記のアダプティブループを変型して、主ビーム
を形成するための回路部分とアダプティブビームを形成
するための回路部分とを分離し、ステアリング信号（Ｓ
＋〜Ｓｎ）に基づき形成される主ビーム信号から、これ
とは別途に形成されるキャンセルビーム信号を減算して
、上記のアダプティブビーム出力を得る方法などもある
が、ＤＢＦを採用するにあたっての上記■あるいは■と
して示した問題は、この場合においても解消されない。

この発明は、アダプティブループにおけるこうした実情
に鑑みてなされたものであり、これにＤＢＦを採用する
場合であっても、同ループとしての不要波抑圧機能に支
障を来すことなく、むしろその処理速度を高め、しかも
容易に回路構成することができて、回路の拡張性にも富
むアダプティブアンテナ装置を提供することを目的とす
る。

〔発明の構成〕

（課題を解決するための手段） この発明では、アンテナ素子信号をＡ／Ｄ変換器によっ
てディジタル信号に変換した後ビーム形成を行なうＤＢ
Ｆを前提として、このディジタル信号に変換された各ア
ンテナ素子信号への複素ウェイトによるそれぞれ所定の
重み付け、およびこれら重み付けされた信号の加算合成
、を行なう第１の演算セルアレイのパイプライン処理に
基づき主ビーム信号を形成する主ビーム形成手段と、同
じくディジタル信号に変換されたアンテナ素子信号の一
部若しくは全部を抽出した抽出信号に関してその振幅値
の規格化を行なう第２の演算セルアレイ、およびこの規
格化された信号と各自らのセル出力とを参照信号として
前記各抽出信号に含まれる不要波成分を各該当する参照
信号に応じて順次段階的に相関除去する第３の演算セル
アレイ、の各共働したパイプライン処理に基づき、前記
主ビーム信号に含まれる不要波成分を、その振幅値の大
きい成分から、かつ一定娠幅値の信号として、順に分解
配列するプリプロセッサ手段と、このプリプロセッサ手
段により分解配列された成分信号と各自らのセル出力と
を参照信号として、前記形成された主ビーム信号に含ま
れる不要波成分を各該当する参照信号に応じて順次段階
的に相関除去する第４の演算セルアレイのパイプライン
処理に基づきアダプティブビーム信号を得るアダプティ
ブビーム形成手段と、をそれぞれ具えるようにする。

（作用） これにより、上記第１の演算セルアレイの各々のセル構
成は、例えば１個の乗算器と１個の加算器とが単位とさ
れるような極めて簡単なものとなり、また主ビーム形成
手段としての主ビーム信号形成に際しての処理速度も、
こうした演算セルアレイの上記パイプライン処理により
、初期時におけるアレイ１ライン分の演算処理の後は、
この簡単な演算セル１個分の演算速度に応じて決定１さ
れる非常に高速なものとなる。

また、上記第４の演算セルアレイの各々のセル構成は、
例えば１個の減算器と、この減算器出力をセル内でフィ
ードバックして各該当する参照信号に基づき相関演算を
実行する相関演算器と、を具えた構成となる。すなわち
、１個の演算セル毎に、その内部で、各該当する段階で
のビーム信号のフィードバック、並びにこのフィードバ
ック信号に基づくビーム信号不要波成分の相関除去、が
達成される。このため、こうした演算セルをアレイ状に
有する上記アダプティブビーム形成手段は、いわばオー
ブンループ回路として構成されることとなる。このこと
は、アンテナ素子数の増減やこれに基づく回路規模の変
更等に対しても、第４の演算セルアレイ（第１〜３の演
算セルアレイについても同様）を構成するこれら演算セ
ルのセル数の増減によって、容易に対応できるようにな
ることを意味する。

また、このアダプティブビーム形成手段においても、こ
うした第４の演算セルアレイの上記パイプライン処理に
より、初期時におけるアレイ１ライン分の演算処理の後
は、上記第４の演算セル１個分の演算速度に応じて決定
される非常に速い処理速度をもって、アダプティブビー
ム信号の形成が行なわれることとなる。

また更に、こうしたアダプティブアンテナ装置において
は通常、電力の大きな不要波についてはこれを速く除去
することができるが、逆に電力の小さい不要波について
は、これを除去するのに長い処理時間を要する。これは
、アンテナ素子信号の複素ウェイトをフィードバック動
作により決めていく際の時定数が、入射電力の逆数に比
例して大きくなることに起因する。この点、上記のプリ
プロセッサ手段の配設により、キャンセルビーム形成の
ために抽出される信号は、不要波成分がその電力レベル
（振幅１ｉｉ）の大きい成分から順に分解配列され、し
かもこれら各成分信号の電力レベル（振幅値）が規格化
されて、上記アダプティブビーム形成手段にその参照信
号として供給されるため、こうした不要波除去処理に際
しての処理時間のバラツキは回避される。換言すれば、
こうした不要波成分は上記の規格化に基づく最適の処理
時間をもって迅速に除去されるようになる。

なお、上記第２の演算セルアレイの各々のセルについて
はその構成を、例えば上記抽出信号の各対応するものに
関してこの振幅値を一定値とする規格化演算器を具えた
構成とすることができ、また上記第３の演算セルアレイ
の各々のセルについてはその構成を、例えば上記第４の
演算セルと同様のセル構成とすることができる。

（実施例） 第１図〜第４図に、この発明にかかるアダプティブアン
テナ装置の一実施例を示す。

この実施例アンテナ装置は、第１図に示されるように、
アレイアンテナを構成するアンテナ素子１１〜１ｎの素
子信号に基づき主ビーム信号を形成するための主ビーム
形成回路１００と、この主ビーム信号に含まれる不要波
成分を分解配列するためのプリプロセッサ回路２００と
、この分解配列された信号に基づき同主ビーム信号から
不要波成分を相関除去してアダプティブビーム信号を得
るためのアダプティブビーム形成回路３００と、の大き
くは３つの回路部分を有して構成される。

以下に、これら各回路部分毎に、その具体構成について
詳述する。

まず、主ビーム形成回路１００について説明する。

主ビーム形成回路１００は、上記アレイアンテナの各素
子１１〜１ｎに受信される高周波信号（ＲＦ倍信号を各
別に中間周波信号（ＩＦ倍信号に復調する周知の回路か
らなる受信機１１０（１１１〜１ｌｎ）、これら中間周
波信号に変換された受信信号を所定のサンプリング周期
をもって適宜ビット数からなるディジタル信号に変換す
るこれも周知の回路からなるＡ／Ｄ変換器１２０　（１
２１〜１２ｎ）、これらＡ／Ｄ変換器出力を、段階的に
設定された多異なる遅延時間をもって各別に遅延する遅
延回路１３０、そして各々第２図に示される構成を有し
ていわゆるシストリックアレイ状に従属接続され、これ
ら遅延入力されるＡ／Ｄ変換器出力への各対応するステ
アリング信号（Ｓ＋〜Ｓｎ）の乗算、すなわち複素ウェ
イトによるそれぞれ所定の重み付け、並びにこれら乗算
された（重み付けされた）信号の加算合成、を順次パイ
プライン処理によって行なう演算セルアレイ（以下これ
をＡセルアレイという）１４０　（Ａセル１４１〜１４
ｎ）　、をそれぞれ具えて構成される。

１二で、図示の便宜上省略したが、上記受信機１４０は
、中間周波信号への復調の際に、これを直交成分（ｌ　
Ｑ）に分離する処理をも併せ行なうものであり、上記Ａ
／Ｄ変換器１２０にあっても、実際はこれら直交成分（
Ｉ、Ｑ）の各々に対して各別に上記のＡ／Ｄ変換処理を
施している。

すなわち、図示上は、１本の信号線にてこれら直交成分
（１，Ｑ）の２つの信号を併せ示すものとする。

また、上記Ａ／Ｄ変換器１２０のサンプリング周期、並
びに上記遅延回路１３０の遅延時間は、上記Ａセルアレ
イ１４０の演算速度に応じて設定されており、特に遅延
回路１３０にあっては、その各遅延時間が、Ａ／Ｄ変換
器１２１の出力に対応するものからＡ／Ｄ変換器１２ｎ
の出力に対応するものまで順に、Ａセル１個分の演算時
間に相当する時間ずつ増加された時間として設定される
。

さて、上記Ａセルアレイ１４０を構成する各演算セル（
Ａセル）は、第２図に示されるように、乗算器Ａ１およ
び加算器Ａ２を通じて、Ｙｏｕｔ　　（ｋ）−Ｙｉｎ（
ｋ）＋５−Ｘｉｎ（ｋ）Ｓ；ステアリング信号 に：サンプリング時間 といった複素演算を行なうものである。こうした演算が
Ａセルアレイ１４０を通じて順次パイプライン的に実行
されることにより、該Ａセルアレイ１４０の最終段セル
であるＡセル１４ｎの出力端（セル端子４）からは、上
記遅延回路１３０を介した対応Ａ／Ｄ変換器出力（Ａ／
Ｄ変換器１２ｎの出力）の入力に伴って、各重み付は信
号（ステアリング信号Ｓの乗算信号）の加算合成信号で
ある主ビーム信号が得られることとなる。この得られた
主ビーム信号は、アダプティブビーム形成回路３００に
加えられる。

次に、プリプロセッサ回路２００について説明する。

プリプロセッサ回路２００は、前記Ａ／Ｄ変換器１２０
の出力の一部または全部を抽出して（Ａ／Ｄ変換器１２
０の全出力数ｎに対しこの抽出数をｍとする工ｍ≦ｎ）
、前記遅延回路１３０と同様に後段の演算セルアレイの
良好なパイプライン動作を保証すべく、これら抽出信号
を、段階的に設定された各界なる遅延時間をもって各別
に遅延する遅延回路２１０、各々第３図に示される構成
を有して、これら遅延入力される抽出信号の振幅値を各
別に規格化する演算セルアレイ（以下これをＢセルアレ
イという）２２０　（Ｂセル２２１〜２２ｍ）、そして
各々第４図に示される構成を有して、上記Ｂセルアレイ
２２０の１段目（ｉ二自然数）のセルに対しく１−１）
個のセル数がシストリックアレイ状に従属接続されて各
Ｂセルと上記遅延回路２１０との間に介在され、その順
次のパイプライン処理により、前記主ビーム信号に含ま
れる不要波成分を、その振幅値の大きい成分から順に分
解配列する演算セルアレイ（以下これを第１のＣセルア
レイという）２３０　（Ｃセル２３２１．２３３１〜２
３３２．２３４１〜２３４３゜・・・、２３ｍ１〜２３
ｍ　（ｍ−１））　、をそれぞれ具えて構成される。

ここで、上記Ｂセルアレイ２２０を構成する各演算セル
（Ｂセル）は、第３図に示されるように、入力される信
号の振幅値に対してのみこれを所定値（例えば「１」）
に規格化する規格化回路（例えばＲＯＭテーブル等によ
って構成される）Ｂｌ、および前記直交成分Ｉ、Ｑのう
ち虚数部Ｑに対してこの符号を負（ｒ−Ｊ　）とする複
素共役回路Ｂ２を通じて、 ＹｏｕＬｌ　　（ｋ）　　−Ｘ１ｎ　　（ｋ）　　　　
　　　　　−（２）Ｙｏｕｔ２　（ｋ）−Ｘｌｎ＊（ｋ
）　／　ｌ　Ｘｉｎ　（ｋ）・・・　（３） ＊；複素共役 に：サンプリング時間 といった演算を行ない、また上記第１のＣセルアレイ２
３０を構成する各演算セル（Ｃセル）は、第４図に示さ
れるように、減算器Ｃ１、乗算器Ｃ２およびＣ３、加算
器Ｃ４，Ｚ−１遅延（第に番目のデータに対し１つ前の
（ｋ−１）番目のデータを出力する）回路Ｃ５、利得ａ
の増幅器Ｃ６、利ｉ辱ｇの増幅器Ｃ７、そしてリミッタ
Ｃ８を通じて、Ｗ　　（ｋ）−ｇ　　（−Ｗ　　（ｋ−
１）＋Ｘｏｕｔ　　（ｋ−１）　　・　Ｙｉｎ２　　（
ｋ−１）１−ａ　　−Ｗ　　（ｋ−１）　　＋ｇ　　−
Ｘｏｕｔ　　（ｋ−１）ＸＹｉｎ２　　（ｋ−１）　　
　　　　　　　−（４）Ｘｏｕｔ　　（ｋ−１）　　−
Ｘｉｎ（ｋ−１）−Ｙｉｎｌ　　　（ｋ−１）　　・　
Ｗ　　（ｋ−１）・・・　（５） ａ・　ｇ：定数 に：サンプリング時間 といった演算を行なうものである。因みに、上記（４）
および（５）式によるＣセルの処理は、そのセル端子１
に入力されるＸｉｎの成分のうち、セル端子３に入力さ
れるＹＩｎ２と相関をもつ信号成分を取り除く働きをす
る。この際、上記セル端子３に入力されるＹｉｎ２と当
該セル出力（減算器Ｃ１の出力Ｘｏｕｔ）のフィードバ
ック信号とが、該相関演算のための参照信号となる。

こうしたＢセルおよびＣセルの第１図に示した態様での
アレイ接続により、第１のＣセルアレイ２３０における
図示上縦方向の各終段には、いわゆるダラムシュミット
の直交化法を用いて入力信号（抽出信号）を分解した場
合と同様に、主ビーム信号に含まれる不要波成分がその
振幅値の大きい成分から順に分解配列された形となって
、その各々の出力が得られるようになり、しかも、上記
Ｂセルアレイ２２０によるこれら各出力への規格化によ
り、その振幅値はいずれも等しいものとなる。こうして
不要波成分がその振幅値（電力レベル）の大きい成分か
ら順に分解配列され、かつ振幅値が規格化された不要波
成分信号（Ｂセル２２１〜２２ｍの各出力）が、該プリ
プロセッサ回路２００の出力として、アダプティブビー
ム形成回路３００に各々加えられる。

次に、アダプティブビーム形成回路３００について説明
する。

アダプティブビーム形成回路３００は、上記プリプロセ
ッサ回路２００の各出力を受入して、先の遅延回路１３
０あるいは２１０と同様にその後段の演算セルアレイの
良好なパイプラン動作を保証すべく、これら受入信号（
プリプロセッサ回路出力）を、段階的に設定された各界
なる遅延時間をもって各別に遅延する遅延回路３１０、
および各々第４図に示される構成を有して、前記主ビー
ム形成回路１００のＡセルアレイ最終段１４ｎ出力端か
らンストリックアレイ状に従属接続され、上記遅延回路
３１０を介して加えられるプリプロセッサ回路２００の
各出力に基づき、前記主ビーム信号に含まれる不要波成
分を順次段階的に相関除去する演算セルアレイ（以下こ
れを第２のＣセルアレイという）３２０　（Ｃセル３２
１〜３２ｍ）をそれぞれ具えて構成される。

ここで、第４図に示されるＣセルが、先の（４）および
（５）式の演算に基づき、そのセル端子１に入力される
Ｘ１ｎ（このアダプティブビーム形成回路３００におい
ては主ビーム信号）の成分のうち、セル端子３に入力さ
れるＹ　ｉｎ２と相関をもつ信号成分を取り除くよう作
用することは前述した通りである。したがって、こうし
た演算セルを上記第２のＣセルアレイ３２０として有す
る該アダプティブビーム形成回路３００によれば、遅延
回路３１０による遅延態様に応じたその順次のパイプラ
イン処理により、主ビーム信号に含まれる不要波成分が
、そのうちの大きな電力レベルをもつ成分から順に取り
除かれていき、最終的にその終段Ｃセル３２ｍからは、
原理的に全ての不要波成分が取り除かれたアダプティブ
ビーム信号が得られるようになる。

なお一般に、所望波成分は不要波成分に比べて十分に小
さいと考えられるため（レーダアンテナにおいては特に
この傾向が強い）、こうしたアダプティブアンテナ装置
によれば、上記の態様で不要波成分のみが良好に除去さ
れるが、逆に所望波成分が比較的大きい環境にある場合
には、アダプティブビーム形成回路にて形成されるアダ
プティブウェイト値が大きく変化して、この所望波成分
も除去されてしまう可能性がある。

この点、該実施例アンテナ装置では、このアダプティブ
ビーム形成回路３００を構成するＣセル３２１〜３２ｍ
の各々が、第４図に示されるように、リミッタＣ８を具
え、これによってその形成されるアダプティブウェイト
値Ｗの大きな変化を制限するようにしていることから、
上述したような所望波成分の除去は良好に回避されるよ
うになる。

この他にも、この実施例アンテナ装置によれば、以下に
列記する多くの優れた効果が得られるようになる。

■主ビーム形成回路１００に関しては、第２図に示した
構成を単位構成とするＡセルアレイ１４０のパイプライ
ン処理に基づいて主ビームの形成がなされるようにした
ことから、そのハードウェア構成は、簡単な回路の周期
構造によって実現されるディジタル回路化並びにＶＬＳ
Ｉ化に好適な構成となり、更にはその処理速度も、初期
時におけるＡセルアレイ１４０のアレイ１ライン分の演
算処理の後は、単位構成であるＡセル１個分の演算速度
に応じて決定される非常に高速なものとなる。

■アダプティブビーム形成回路３００に関しても、第４
図に示した構成を単位構成とする第２のＣセルアレイ３
２０の゛バイブライン処理に基づいてアダプティブビー
ムの形成がなされるようにしたことから、そのハードウ
ェア構成は、ビーム最終出力からのフィードバックルー
プが削除された、これも簡単な回路の周期構造によって
実現される。したがって、このアダプティブビーム形成
回路３００も、ディジタル回路化並びにＶＬＳＩ化に好
適な構成となり、その処理速度も、初期時における第２
のＣセルアレイ３２０のアレイ１ライン分の演算処理の
後は、単位構成であるＣセル１個分の演算速度に応じて
決定される非常に高速なものとなる。このことはまた、
同アンテナ装置の例えばレーダシステムへの応用におい
て、上記ＡセルやＣセルが、各レンジセルの時間内に処
理可能な演算セルでありさえすれば、レンジ毎のアダプ
ティブビーム出力データが、リアルタイムにて、次々に
連続して得られるようになることを意味する。

■前述の如く、アダプティブアンテナ装置においては、
電力の大きな不要波についてはこれれを速く除去するこ
とができるが、電力の小さい不要波については、これを
除去するのに長い処理時間を要する。この点、該実施例
アンテナ装置では、ＢセルおよびＣセルが第１図に示し
た態様で接続されるプリプロセッサ回路２００を通じて
、キャンセルビーム形成用の抽出信号に対する前述した
規格化、並びに不要波成分の分解配列を行なうようにし
たことから、こうした面でも、上記アダプティブビーム
形成回路３００での不要波除去処理にかかる処理時間の
短縮化が促進されるようになる。しかも、このプリプロ
セッサ回路２００のハードウェア構成も、第３図あるい
は第４図に示される構成を単位構成とする各々簡単な回
路の周期構造によって実現されるものであり、ディジタ
ル回路化並びにＶＬＳ　Ｉ化に好適な構成となっている
。

なお、上記の実施例においては、プリプロセッサ回路２
００において第１のＣセルアレイ２３０を構成するＣセ
ル、およびアダプティブビーム形成回路３００において
第２のＣセルアレイ３２０を構成するＣセルが、共にリ
ミッタＣ８を具える同一のセル構造であるとしたが、第
１のＣセルアレイ２３０を構成するＣセルとしては、必
ずしもこのリミッタＣ８は必要とされない。また、所望
波成分が不要波成分に比して常に十分小さい環境でこの
アンテナ装置が用いられる場合には、第２のＣセルアレ
イ３２０を構成するＣセルとしても、同リミッタＣ８が
除去されたセル構造としてこれを構成することができる
。

また、同実施例では、説明上の便宜から、単ビームを得
るためのアンテナ装置構成を例にとって述べたが、この
発明が、他に例えば、主ビーム形成回路１００における
Ａセルアレイ１４０、およびアダプティブビーム形成回
路３００における第２のＣセルアレイ３２０について、
これを第５図に示す態様で複数列並列接続した、マルチ
ビームを形成するアンテナ装置についても同様に適用で
きることは勿論である。

更にまた、アンテナ素子のアレイ形状も任意であり、直
線、平面、円形等の各形状を問うことなく、全てのアレ
イアンテナについてこの発明にかかるアダプティブアン
テナ装置を適用することができる。

〔発明の効果〕

以上説明したように、この発明によれば、ＤＢＦの採用
が容易でかつＶＬＳＩ化にも好適な構成をもって、アダ
プティブアンテナ装置を実現することができる。しかも
この発明にかかるアダプティブアンテナ装置によれば、
不要波除去にかかる処理時間をも大幅に短縮することが
できる。

【図面の簡単な説明】

第１図はこの発明にかかるアダプティブアンテナ装置の
一実施例についてその全体の構成概要を示すブロック図
、第２図はこの第１図に示した実施例におけるＡセルに
ついてその構成例を示すブロック図、第３図は同実施例
におけるＢセルについてその構成例を示すブロック図、
第４図は同実施例におけるＣセルについてその構成例を
示すブロック図、第５図はこの発明にかかるアダプティ
ブアンテナ装置の他の実施例についてその構成の概要を
示すブロック図、第６図は従来の一般的なアダプティブ
ループ構成を示すブロック図である。 １１〜１ｎ・・・アンテナ素子、 １００・・・主ビーム形成回路、 １１０（１１１〜１１ｎ）・・・受信機、１２０　（１
２１〜ｌ　２．ｎ）　・ＡＩＤ変換器、１３０．２１０
，３１０・・・遅延回路、１４０　（１４１〜１４ｎ）
−Ａセルアレイ、２００・・・プリプロセッサ回路、 ２２０　（２２１〜２２ｍ）−Ｂセルアレイ、２３０　
（２３２１〜２３（ｍ−１）ｍ）・・・第１のＣセルア
レイ、 ３００・・・アダプティブビーム形成回路、３２０　（
３２１〜３２ｍ）−・・第２のＣセルアレイ、ＡＩ、Ｃ
２，Ｃ３・・・乗算器、Ａ２．Ｃ４・・・加算器、Ｂ１
・・・規格化回路、Ｂ２・・・複素共役回路、Ｃ］・・
・減算器、Ｃ５・・・２−＋遅延回路、Ｃ６，Ｃ７・・
・増幅器、Ｃ８・・・リミッタ。

Claims (4)

【特許請求の範囲】
1. （１）アレイアンテナの各素子に受信された信号を各別
   にディジタル信号に変換するＡ／Ｄ変換器アレイと、 該Ａ／Ｄ変換器アレイの各出力への複素ウェイトによる
   それぞれ所定の重み付け、およびこれら重み付けされた
   信号の加算合成、を行なう第１の演算セルアレイのパイ
   プライン処理に基づき主ビーム信号を形成する主ビーム
   形成手段と、 同Ａ／Ｄ変換器アレイ出力の一部若しくは全部を抽出し
   た抽出信号に関してその振幅値の規格化を行なう第２の
   演算セルアレイ、およびこの規格化された信号と各自ら
   のセル出力とを参照信号として前記各抽出信号に含まれ
   る不要波成分を各該当する参照信号に応じて順次段階的
   に相関除去する第３の演算セルアレイ、の各共働したパ
   イプライン処理に基づき、前記主ビーム信号に含まれる
   不要波成分を、その振幅値の大きい成分から、かつ一定
   振幅値の信号として、順に分解配列するプリプロセッサ
   手段と、 このプリプロセッサ手段により分解配列された成分信号
   と各自らのセル出力とを参照信号として、前記形成され
   た主ビーム信号に含まれる不要波成分を各該当する参照
   信号に応じて順次段階的に相関除去する第４の演算セル
   アレイのパイプライン処理に基づきアダプティブビーム
   信号を得るアダプティブビーム形成手段と、 を具えたことを特徴とするアダプティブアンテナ装置。
2. （２）前記第１の演算セルアレイは、前記Ａ／Ｄ変換器
   アレイ出力の対応する１つに前記重み付けを行なうため
   の乗算器と、この乗算結果を加算するための加算器と、
   を単位として構成される第１の演算セルが、前記各加算
   器を介してアレイ状に従属接続されてなり、 前記主ビーム形成手段は、前記Ａ／Ｄ変換器アレイとこ
   の第１の演算セルアレイとの間に介在される第１の遅延
   手段による、前記Ａ／Ｄ変換器アレイ出力各々の、前記
   第１の演算セルの演算速度に応じた段階的な順次遅延に
   基づき、前記パイプライン処理を実行し、 前記第２の演算セルアレイは、 そのｉ段目（ｉ＝自然数）のセルにおいて（ｉ−１）個
   のセル数からなる前記第３の演算セルアレイを介して前
   記抽出信号を入力し、その各々の振幅値を各別に規格化
   演算する第２の演算セルの列からなり、 前記第３の演算セルアレイは、 前記不要波成分を除去するための減算器と、この減算器
   出力のフィードバック値および対応する第２の演算セル
   出力を参照しつつ前記減算器に入力される抽出信号の中
   から当該参照信号と相関のある信号を形成してこれを同
   減算器の減算入力とする相関演算器と、を単位として構
   成される第３の演算セルが、前記各抽出信号に対応して
   、かつ前記各減算器を介して、前記（ｉ−１）個だけア
   レイ状に従属接続されてなり、 前記プリプロセッサ手段は、前記アナログ／ディジタル
   変換器アレイと前記（ｉ−１）個のセル数からなる第３
   の演算セルアレイが前置される前記第２の演算セルアレ
   イとの間に介在される第２の遅延手段による、前記抽出
   信号各々の、第２および第３の演算セルの演算速度に応
   じた段階的な順次遅延によって、前記パイプライン処理
   を実行し、 前記第４の演算セルアレイは、 前記不要波成分を除去するための減算器と、この減算器
   出力のフィードバック値および対応する第２の演算セル
   出力を参照しつつ前記減算器に入力される主ビーム信号
   の中から当該参照信号と相関のある信号を形成してこれ
   を同減算器の減算入力とする相関演算器と、を単位とし
   て構成される第４の演算セルが、前記第１の演算セルア
   レイの終段出力端から前記各減算器を介して、前記抽出
   信号の数だけアレイ状に従属接続されてなり、前記アダ
   プティブビーム形成手段は、前記第２の演算セルアレイ
   とこの第４の演算セルアレイとの間に介在される第３の
   遅延手段による、前記参照信号となる前記第２の演算セ
   ル出力各々の、前記第４の演算セルの演算速度に応じた
   段階的な順次遅延に基づき、前記パイプライン処理を実
   行する 請求項（１）記載のアダプティブアンテナ装置。
3. （３）少なくとも前記第４の演算セルは、前記形成され
   る相関信号のレベルの上限値を規定するためのリミッタ
   手段を更に具える 請求項（２）記載のアダプティブアンテナ装置。
4. （４）前記主ビーム形成手段は、前記第１の演算セルア
   レイを並列に複数段具え、 前記アダプティブビーム形成手段は、この第１の演算セ
   ルアレイの各段に対応して、前記第４の演算セルアレイ
   を並列に複数段具える 請求項（１）または（２）または（３）記載のアダプテ
   ィブアンテナ装置。