JPH023948B2 - - Google Patents

Info

Publication number
JPH023948B2
JPH023948B2 JP56173428A JP17342881A JPH023948B2 JP H023948 B2 JPH023948 B2 JP H023948B2 JP 56173428 A JP56173428 A JP 56173428A JP 17342881 A JP17342881 A JP 17342881A JP H023948 B2 JPH023948 B2 JP H023948B2
Authority
JP
Japan
Prior art keywords
signal
input
driver
tester
under test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56173428A
Other languages
English (en)
Other versions
JPS5873881A (ja
Inventor
Kunio Takeuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP56173428A priority Critical patent/JPS5873881A/ja
Priority to US06/435,742 priority patent/US4523312A/en
Publication of JPS5873881A publication Critical patent/JPS5873881A/ja
Publication of JPH023948B2 publication Critical patent/JPH023948B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 この発明はICテスタの入出力回路に関し、被
試験ICに安定した信号波形を供給するとともに、
他方被試験IC側からみたICテスタの入力容量を
極めて少さくさせたICテスタを提供しようとす
るものである。
ICテスタの入出力回路は、被試験ICの各ピン
に対応して複数の入力回路と信号伝送回路を有し
ており、被試験ICの特定のピンが入力状態のと
きは、試験パターン信号がICテスタのドライバ
で適当に増幅され、信号伝送回路を経て被試験
ICに与えられる。被試験ICの特定ピンが出力状
態のときは、その応答信号が信号伝送回路を経て
ICテスタのコンパレータに送られ、その応答信
号が期待値信号と比較されて被試験ICは試験さ
れる。第１図に従来のICテスタの入出力回路を
示す。第１図に於て、ICテスタ１のドライバ２
は、入力端子として、試験パターン信号入力端子
Ａとインヒビツト信号入力端子Ｂを有している。
いま、ICテスタ１の特定の入出力回路が出力状
態のときは、第２図Ａに示す試験パターン信号ａ
がドライバ２の入力端子Ａに供給され、ドライバ
２では被試験IC１０に適する信号レベルや信号
電力に増幅されてその出力が信号伝送回路４を経
て被試験IC１０に与えられる。ICテスタ１の入
出力回路が入力状態のときは、ドライバ２の入力
端子Ｂにインヒビツト信号ｂとして第２図Ｂに示
すような信号Ｈが加えられ、ドライバ２の出力イ
ンピーダンスが無限大となり、被試験IC１０か
らの応答信号は信号伝送回路４を経てコンパレー
タ３に与えられて被試験IC１０の試験が行なわ
れる。
これらの試験状態において、ICテスタ１の複
数の入出力回路から被試験IC１０の複数のピン
に同一タイミングで、あるいは若干ずらしたタイ
ミングで試験パターン信号を供給する。このとき
被試験IC１０の各ピンの負荷容量によつてその
信号波形は鈍るが、各ピンの負荷容量が異なるた
めに、それぞれ波形の鈍りが異なり、複数ピンで
のタイミングがとりにくい現象が生じたいた。被
試験IC１０を代えたときも同様な現象が生じて
いた。すなわち第３図Ａに示すようにドライバ２
の出力波形が理想的な矩形波であつても、被試験
IC１０の各ピンに与えられる信号波形は、それ
ぞれの負荷容量によつて立ち上り時間TγはTγ1
となつたりTγ2となつたりする。立ち上り時間Tf
も同様にTf1やTf2となる。これらの変動の度合、
すなわちTγ2／Tγ1の比は、波形が理想的な矩形
波である程大きくなり、印加波形を含む総合的な
タイミングがとりにくくなる。したがつて、ドラ
イバ２の出力波形のTγやTfは被試験ICを試験し
得る範囲で第３図Ｂに示すようにある程度大きい
方が変動の度合が少なくなり、総合的なタイミン
グが取り易く、望ましい波形となる。この波形を
ドライバ２で調整して精製することは困難であ
り、また調整できたとしても波形が不安定になる
おそれがある。
また、ドライバ２で立ち上り時間Tγや立ち下
り時間Tfを調整し、望ましい波形にしたとして
も、ドライバ２の出力波形の振幅を変化させたと
き、第４図Ａに示すように、その振幅によつて
TγやTfが変動し、これもまた総合的なタイミン
グがとりにくくなる欠点を有している。
この発明の目的は、上記の欠点を無くしたIC
テスタの高速入出力回路を提供するにある。すな
わち、ドライバの出力波形のTγやTfをある程度
大きくして、総合的なタイミングがとり易い望ま
しい安定な波形とし、また振幅の変化によるTγ
やTfの変動を無くした出力波形を被試験ICに供
給するものである。
この発明の他の目的は、被試験IC側からみた
容量を極めて少さくしたICテスタを提供するも
のである。
第５図にこの発明の一実施例を示す。第５図に
おいて、第１図と対応する部分には同一符号を付
してその重複説明は省略する。この発明は、ドラ
イバ２とコンパレータ３との間に低域フイルタ５
を挿入し、その低域フイルタ５の接地端子と接地
間に高速スイツチ６を挿入し、そのスイツチのオ
ン・オフをドライバ２のインヒビツト信号ｂと同
期して駆動するものである。
低域フイルタに理想的な矩形波を加えると、そ
の出力波形の立ち上り時間Tγと立ち下り時間Tf
はフイルタの遮断周波数fcで定まり、第４図Ｂで
示すように一定のTγとTfを有する矩形波を得る
ことができる。しかも入力信号の振幅を変化させ
ても、そのTfは低域フイルタの遮断周波数fcで
定まるためほゞ一定のTγとTfであつて変動が極
めて少さい。従つてICテスタ１のドライバ２の
出力端子とコンパレータ３との間に低域フイルタ
５を挿入することによつて、ドライバ２では理想
的に近い矩形波信号を安定に発生させることがで
き、低域フイルタ５で任意の立ち上り時間Tγ、
立ち下り時間Tfを有する安定したしかも総合的
タイミングがとり易く望ましい信号をつくること
ができる。
一方、被試験IC１０側から見たICテスタ１の
入力容量は低域フイルタ５の挿入によつて低域フ
イルタ５の容量Ｃが加わり大きくなる。従つて
ICテスタ１の入出力回路が入力状態のときは、
低域フイルタ５の接地端子と接地間を切り離し、
低域フイルタ５の容量Ｃの影響を無くするように
する。すなわち、低域フイルタ５の接地端子と接
地間にスイツチ６を挿入し入出力回路が出力状態
のときにはスイツチ６を導通して低域フイルタ５
を動作させ、望ましい信号波形を被試験IC１０
に供給する。入出力回路が入力状態のときにはス
イツチ６を遮断することにより入出力端子からみ
たドライバ２側のインピーダンスを無限大にし、
入力容量を非常に少さくすることができます。第
５図により動作を説明する。入力状態のときはド
ライバ２の試験パターン信号入力端子Ａには第２
図Ａに示すような試験パターン信号ａが供給され
る。インヒビツト信号入力端子Ｂには第５図Ｂに
示す信号Ｌが供給され、ドライバ２を動作状態に
するとともにゲート回路７を介してトランジスタ
Q2およびQ4を能動状態にする。従つてスイツチ
６のダイオードD1，D2，D3およびD4も導通状態
となつてスイツチ６は導通する。試験パターン信
号ａはドライバ２で、被試験IC１０に適する信
号レベル、信号電力に増幅され、波形整形されて
低域フイルタ５に供給される。低域フイルタ５を
通ることにより信号波形は総合タイミングの取り
易い任意の立ち上り時間Tγ、立ち下り時間Tfを
有する信号波形となり信号伝送回路４を介して被
試験IC１０に供給される。入出力回路が入力状
態のときには、第２図Ｂに示すようにドライバ２
の入力端子Ｂにインヒビツト信号ｂとして信号Ｈ
が与えられ、ドライバ２の出力インピーダンスは
無限大となる。一方、信号Ｈはゲート回路７を介
して、トランジスタQ1とQ3を導通にし、Q2とQ4
を遮断状態とする。よつて、ダイオードD1，D2，
D3およびD4も遮断状態となり、スイツチ６は遮
断する。この時入出力端子からみたドライバ２側
は、容量も極めて少さく、インピーダンスは無限
大となつている。従つて被試験IC１０よりの応
答信号は安定な波形でコンパレータ３に供給する
ことができる。
以上説明したように、この発明によれば、被試
験ICの各ピンの負荷容量にばらつきがあつても、
被試験ICが代つても、また供給する信号振幅を
変化させても、被試験ICの各ピンには総合タイ
ミングの取り易い安定した試験パターン信号の波
形を供給することができる。またICテスタが入
力状態においても入力容量が極めて少さいICテ
スタとなり、全体として総合タイミングがきわめ
て容易にとれる高速ICテスタを提供することが
でき、この効果は実用に供して頗る大である。
【図面の簡単な説明】
第１図は従来のICテスタの入出力回路、第２
図はその動作のタイミング図、第３図および第４
図は説明するための信号波形図、第５図はこの発
明によるICテスタの入出力回路の一実施例であ
る。 １：ICテスタの入出力部、２：ドライバ、
３：コンパレータ、４：信号伝送回路、５：低域
フイルタ、６：スイツチ、１０：被試験IC。

Claims (1)

    【特許請求の範囲】
  1. １ 試験パターン信号をドライバ群を介して被試
    験ICに与え、その応答出力をコンパレータ群を
    介して取り出すICテスタにおいて、該ドライバ
    と該コンパレータの入力端子間に低域フイルタを
    介挿し、該低域フイルタの接地端子と接地間にス
    イツチを設け、該ドライバの動作時には該スイツ
    チを導通して接地し、該ドライバにインヒビツト
    信号が加えられた時には該スイツチをしや断する
    ことを特徴とするICテスタ。
JP56173428A 1981-10-29 1981-10-29 Ｉｃテスタ Granted JPS5873881A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP56173428A JPS5873881A (ja) 1981-10-29 1981-10-29 Ｉｃテスタ
US06/435,742 US4523312A (en) 1981-10-29 1982-10-21 IC tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56173428A JPS5873881A (ja) 1981-10-29 1981-10-29 Ｉｃテスタ

Publications (2)

Publication Number Publication Date
JPS5873881A JPS5873881A (ja) 1983-05-04
JPH023948B2 true JPH023948B2 (ja) 1990-01-25

Family

ID=15960266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56173428A Granted JPS5873881A (ja) 1981-10-29 1981-10-29 Ｉｃテスタ

Country Status (2)

Country Link
US (1) US4523312A (ja)
JP (1) JPS5873881A (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3312687A1 (de) * 1983-04-08 1984-10-18 Siemens AG, 1000 Berlin und 8000 München Einrichtung zur pruefung von elektrische schaltkreise enthaltenden prueflingen
US4635256A (en) * 1983-08-01 1987-01-06 Fairchild Semiconductor Corporation Formatter for high speed test system
US4635259A (en) * 1983-08-01 1987-01-06 Fairchild Semiconductor Corporation Method and apparatus for monitoring response signals during automated testing of electronic circuits
US4637020A (en) * 1983-08-01 1987-01-13 Fairchild Semiconductor Corporation Method and apparatus for monitoring automated testing of electronic circuits
US4646299A (en) * 1983-08-01 1987-02-24 Fairchild Semiconductor Corporation Method and apparatus for applying and monitoring programmed test signals during automated testing of electronic circuits
US4605894A (en) * 1983-08-29 1986-08-12 Genrad Semiconductor Test, Inc. High density test head
JPS60111281U (ja) * 1983-12-29 1985-07-27 株式会社アドバンテスト 入出力回路
US4658400A (en) * 1984-06-07 1987-04-14 Trilogy Computer Development Partners, Ltd. WSI tester
US4779273A (en) * 1984-06-14 1988-10-18 Data General Corporation Apparatus for self-testing a digital logic circuit
GB8423310D0 (en) * 1984-09-14 1984-10-17 Gec Avionics Electric circuit testing equipment
JPS61133873A (ja) * 1984-12-03 1986-06-21 Mitsubishi Electric Corp 半導体試験装置
US4827437A (en) * 1986-09-22 1989-05-02 Vhl Associates, Inc. Auto calibration circuit for VLSI tester
US4799220A (en) * 1987-02-19 1989-01-17 Grumman Aerospace Corporation Dynamic system for testing an equipment
US5426767A (en) * 1987-08-03 1995-06-20 Compaq Computer Corporation Method for distinguishing between a 286-type central processing unit and a 386-type central processing unit
US4879661A (en) * 1987-10-02 1989-11-07 International Business Machines Corporation Bi-directional circuit to interface between a low current device and high current tester
US4928062A (en) * 1988-01-20 1990-05-22 Texas Instruments Incorporated Loading and accurate measurement of integrated dynamic parameters at point of contact in automatic device handlers
US5200696A (en) * 1990-09-10 1993-04-06 Ltx Corporation Test system apparatus with Schottky diodes with programmable voltages
JP2956913B2 (ja) * 1991-05-15 1999-10-04 株式会社アドバンテスト Ｉｃ試験装置
US5459738A (en) * 1994-01-26 1995-10-17 Watari; Hiromichi Apparatus and method for digital circuit testing
US6055661A (en) * 1994-06-13 2000-04-25 Luk; Fong System configuration and methods for on-the-fly testing of integrated circuits
US6101458A (en) * 1997-10-30 2000-08-08 Lsi Logic Automatic ranging apparatus and method for precise integrated circuit current measurements
US6133725A (en) * 1998-03-26 2000-10-17 Teradyne, Inc. Compensating for the effects of round-trip delay in automatic test equipment
US6323694B1 (en) 1998-04-01 2001-11-27 Ltx Corporation Differential comparator with a programmable voltage offset for use in an automatic tester
US6313657B1 (en) * 1998-12-24 2001-11-06 Advantest Corporation IC testing apparatus and testing method using same
US6137310A (en) * 1999-02-19 2000-10-24 Teradyne, Inc. Serial switch driver architecture for automatic test equipment
US6459343B1 (en) 1999-02-25 2002-10-01 Formfactor, Inc. Integrated circuit interconnect system forming a multi-pole filter
US6218910B1 (en) 1999-02-25 2001-04-17 Formfactor, Inc. High bandwidth passive integrated circuit tester probe card assembly
US6208225B1 (en) 1999-02-25 2001-03-27 Formfactor, Inc. Filter structures for integrated circuit interfaces
US6448865B1 (en) 1999-02-25 2002-09-10 Formfactor, Inc. Integrated circuit interconnect system
JP4119060B2 (ja) * 1999-10-01 2008-07-16 株式会社アドバンテスト 試験装置
US6642734B1 (en) * 1999-12-01 2003-11-04 Hitachi Electronics Engineering Co., Ltd. Method and apparatus to generate a ground level of a semiconductor IC tester having a plurality of substrates
US6563298B1 (en) 2000-08-15 2003-05-13 Ltx Corporation Separating device response signals from composite signals
US6642707B1 (en) * 2000-09-13 2003-11-04 Teradyne, Inc. High-speed peaking circuit for characteristic impedance control
DE10051100C1 (de) * 2000-10-14 2002-07-11 Infineon Technologies Ag Integrierter Halbleiterbaustein mit überbrückbarem Eingangs-Tiefpassfilter
JP3950646B2 (ja) * 2001-05-21 2007-08-01 株式会社日立製作所 負荷電流出力回路一体形ドライバ回路及、それを備えたピンエレクトロニクスｉｃ及びｉｃテスタ
US6816031B1 (en) * 2001-12-04 2004-11-09 Formfactor, Inc. Adjustable delay transmission line
US9813050B1 (en) * 2016-04-13 2017-11-07 Analog Devices, Inc. Comparator circuit with input attenuator

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1951861A1 (de) * 1968-10-17 1970-08-06 Gen Electric Information Syste Verfahren und Anordnung zur automatischen UEberpruefung von Karten mit gedruckten Schaltungen
US3633016A (en) * 1970-03-04 1972-01-04 Digital General Corp Apparatus and method for testing electrical systems having a plurality of terminals
US4055801A (en) * 1970-08-18 1977-10-25 Pike Harold L Automatic electronic test equipment and method
US3976940A (en) * 1975-02-25 1976-08-24 Fairchild Camera And Instrument Corporation Testing circuit
US4092589A (en) * 1977-03-23 1978-05-30 Fairchild Camera And Instrument Corp. High-speed testing circuit
US4122995A (en) * 1977-08-02 1978-10-31 Burroughs Corporation Asynchronous digital circuit testing system
US4245352A (en) * 1979-03-07 1981-01-13 International Jensen Incorporated Automated system for testing radio receivers
US4439727A (en) * 1981-12-21 1984-03-27 Ibm Corporation Low capacitance pad for semiconductor chip testing

Also Published As

Publication number Publication date
JPS5873881A (ja) 1983-05-04
US4523312A (en) 1985-06-11

Similar Documents

Publication Publication Date Title
JPH023948B2 (ja)
DE69004830T2 (de) Anordnung zum Ermitteln eines Ruhestroms einer integrierten monolithischen digitalen Schaltung, integrierte monolithische digitale Schaltung mit einer derartigen Anordnung und Prüfgerät mit einer derartigen Anordnung.
US4330750A (en) Variable delay circuits
DE60111263T2 (de) Kalibrierung von einseitig abgeschlossenen kanälen zur erzielung differentielles signal-niveau
US5517109A (en) Apparatus within an integrated circuit for automatically detecting a test mode of operation of the integrated circuit and selecting a test clock signal
JPS6089773A (ja) 自動テスト方式における信号のタイミングを動的に制御する方法及び装置
JPS6030898B2 (ja) ロジツク・アナライザの入力装置
US6291981B1 (en) Automatic test equipment with narrow output pulses
US20030160625A1 (en) Capturing both digital and analog forms of a signal through the same probing path
US6286117B1 (en) Circuits and methods for testing logic devices by modulating a test voltage with a noise signal
DE69815635T2 (de) Koordinatendatenausgabevorrichtung und Flüssigkristalltablettvorrichtung mit hoher Koordinatenmessgenauigkeit
US4376251A (en) Waveform shaping circuit
US7180310B2 (en) Amplitude varying driver circuit and test apparatus
US6064242A (en) I/O pin electronics circuit having a pair of drivers
US5200648A (en) Emulator circuit and method for generating CMOS level clock input
DE69710132T2 (de) Emulationsvorrichtung zur Vermeidung eines fehlerhaften Betriebs wegen Störungen
DE112006001472T5 (de) Übertragungsleitungs-Treiberschaltung
US5367203A (en) System for determining the time at which an analog voltage crosses a voltage threshold
JPS62196919A (ja) 比較器
JPH0618631A (ja) 半導体集積回路
JP3025551B2 (ja) 直流特性試験回路
JPS60182817A (ja) Ｉ↑２ｌ回路
KR100668250B1 (ko) 출력 신호 레벨을 스위칭하는 트리스테이트 회로 및 방법
JPH04259868A (ja) Ｉｃ試験装置
JP2662983B2 (ja) Ｉｃ試験装置のタイミング校正方法