JPH0237046Y2 - - Google Patents
Info
- Publication number
- JPH0237046Y2 JPH0237046Y2 JP1980170466U JP17046680U JPH0237046Y2 JP H0237046 Y2 JPH0237046 Y2 JP H0237046Y2 JP 1980170466 U JP1980170466 U JP 1980170466U JP 17046680 U JP17046680 U JP 17046680U JP H0237046 Y2 JPH0237046 Y2 JP H0237046Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- base
- emitter
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【考案の詳細な説明】
この考案は、定電圧回路に関するもので、その
目的とするところは、ホールドを外れた場合の電
圧ロスが少なく、かつ、出力端子がシヨートされ
た場合の回路保護機能を有する定電圧回路を提供
することにある。
目的とするところは、ホールドを外れた場合の電
圧ロスが少なく、かつ、出力端子がシヨートされ
た場合の回路保護機能を有する定電圧回路を提供
することにある。
定電圧回路は定電圧特性の良いほかにホールド
を外れた場合の電圧ロスの少ないものが好ましい
が、第１図はこのような目的に用いられる従来の
定電圧回路を示す。
を外れた場合の電圧ロスの少ないものが好ましい
が、第１図はこのような目的に用いられる従来の
定電圧回路を示す。
この図において、Tr1は電圧制御用の第１トラ
ンジスタ、Tr2は第１トランジスタTr1の制御用
の第２トランジスタで、第１トランジスタTr1の
エミツタは入力端子１に、コレクタは出力端子２
に、ベースは第２トランジスタTr2のコレクタに
それぞれ接続され、第２トランジスタTr2のベー
スには一端が接地されたツエナーダイオードＺ
が、また、ベースと入力端子１との間には抵抗
R1が接続され、さらに、第１トランジスタTr1の
コレクタと第２トランジスタTr2のエミツタとの
間にはダイオードD1とD2の直列回路が接続され、
第２トランジスタTr2のエミツタは抵抗Ｒを通じ
て接地されている。
ンジスタ、Tr2は第１トランジスタTr1の制御用
の第２トランジスタで、第１トランジスタTr1の
エミツタは入力端子１に、コレクタは出力端子２
に、ベースは第２トランジスタTr2のコレクタに
それぞれ接続され、第２トランジスタTr2のベー
スには一端が接地されたツエナーダイオードＺ
が、また、ベースと入力端子１との間には抵抗
R1が接続され、さらに、第１トランジスタTr1の
コレクタと第２トランジスタTr2のエミツタとの
間にはダイオードD1とD2の直列回路が接続され、
第２トランジスタTr2のエミツタは抵抗Ｒを通じ
て接地されている。
上記回路は入力端子１に入力電圧Viが加わつ
た場合に、第２トランジスタTr2に抵抗R1を通じ
てベース電流が流れて、この第２トランジスタ
Tr2がオンになり、それによつて第１トランジス
タTr1にベース電流が流れて、この第１トランジ
スタTr1がオンとなつて出力端子２に出力電圧を
生じる。
た場合に、第２トランジスタTr2に抵抗R1を通じ
てベース電流が流れて、この第２トランジスタ
Tr2がオンになり、それによつて第１トランジス
タTr1にベース電流が流れて、この第１トランジ
スタTr1がオンとなつて出力端子２に出力電圧を
生じる。
この場合に、出力電圧VOは順方向ダイオード
D1とD2を通じて第２トランジスタTr2のエミツタ
に加わるので、第２トランジスタTr2のベース電
圧はツエナー電圧VZに達するまではエミツタ電
圧より高く、出力電圧VOが VO＝VZ−VBE2＋VD1＋VD2 …… に達した場合に第２トランジスタTr2の電流が制
御され出力電圧VOが上式の値になるようにホー
ルドされる。
D1とD2を通じて第２トランジスタTr2のエミツタ
に加わるので、第２トランジスタTr2のベース電
圧はツエナー電圧VZに達するまではエミツタ電
圧より高く、出力電圧VOが VO＝VZ−VBE2＋VD1＋VD2 …… に達した場合に第２トランジスタTr2の電流が制
御され出力電圧VOが上式の値になるようにホー
ルドされる。
ただし、上記回路は定電圧にホールドされるま
では、第１、第２トランジスタTr1とTr2をほぼ
飽和に近い状態で動作させて入力電圧と出力電圧
の間の電圧ロスをなるべく少なくするようにして
いるため、第１トランジスタTr1のコレクタある
いはエミツタに保護抵抗を挿入できず、万一、出
力端子２がシヨートした場合には第１トランジス
タTr1が破壊するという欠点があつた。
では、第１、第２トランジスタTr1とTr2をほぼ
飽和に近い状態で動作させて入力電圧と出力電圧
の間の電圧ロスをなるべく少なくするようにして
いるため、第１トランジスタTr1のコレクタある
いはエミツタに保護抵抗を挿入できず、万一、出
力端子２がシヨートした場合には第１トランジス
タTr1が破壊するという欠点があつた。
この考案は、上記の欠点を改善したもので、第
２図はその実施例を示す定電圧回路を示し、第１
図と同様な部分には同一符号を付して説明を省略
する。
２図はその実施例を示す定電圧回路を示し、第１
図と同様な部分には同一符号を付して説明を省略
する。
この実施例は第２トランジスタTr2のベースと
出力端子２との間に抵抗R2を接続し、出力端子
２を接地した場合に入力電圧Viを抵抗R1とR2で
分割した電圧を第２トランジスタTr2のベースに
与えるようにしたものである。
出力端子２との間に抵抗R2を接続し、出力端子
２を接地した場合に入力電圧Viを抵抗R1とR2で
分割した電圧を第２トランジスタTr2のベースに
与えるようにしたものである。
従つて、先ず
R1≫R2 ……
とする必要があり、さらに、入力電圧の最大値を
抵抗R1とR2で分割した電圧が第２トランジスタ
Tr2のVBE2より小さくなるように Vimax・R2／R1＋R2＜VBE2 …… を満たすような抵抗R1とR2の値を設定する。
抵抗R1とR2で分割した電圧が第２トランジスタ
Tr2のVBE2より小さくなるように Vimax・R2／R1＋R2＜VBE2 …… を満たすような抵抗R1とR2の値を設定する。
次に、第２図の回路の動作を説明すると、先
ず、入力端子１に入力電圧Viが加わつた場合に、
第２トランジスタTr2には高い抵抗R1を通じてベ
ース電流が流れ、さらに、第１トランジスタTr1
にもベース電流が流れて出力端子２に出力電圧
VOを生じる。
ず、入力端子１に入力電圧Viが加わつた場合に、
第２トランジスタTr2には高い抵抗R1を通じてベ
ース電流が流れ、さらに、第１トランジスタTr1
にもベース電流が流れて出力端子２に出力電圧
VOを生じる。
この出力電圧VOはダイオードD1とD2を通じて
第２トランジスタTr2のエミツタに加わるので、
第２トランジスタTr2のベース電圧がツエナー電
圧に達するまではベース電流が流れるが、出力電
圧VOが式の値に達すると第２トランジスタTr2
のエミツタ電圧が制御され、以後は出力電圧VO
が一定化されるように定電圧動作が行なわれる。
第２トランジスタTr2のエミツタに加わるので、
第２トランジスタTr2のベース電圧がツエナー電
圧に達するまではベース電流が流れるが、出力電
圧VOが式の値に達すると第２トランジスタTr2
のエミツタ電圧が制御され、以後は出力電圧VO
が一定化されるように定電圧動作が行なわれる。
以上のように、入力電圧Viが印加された直後
には抵抗R1を通じてベース電流が流されるが、
定電圧にホールドされた後は、出力電圧VOによ
り低い抵抗R2を通じてほぼ一定のツエナー電流
が流されるので、ツエナーダイオードＺの端子電
圧は従来回路より安定化され、このために出力電
圧VOの電圧変動も少なくなる。
には抵抗R1を通じてベース電流が流されるが、
定電圧にホールドされた後は、出力電圧VOによ
り低い抵抗R2を通じてほぼ一定のツエナー電流
が流されるので、ツエナーダイオードＺの端子電
圧は従来回路より安定化され、このために出力電
圧VOの電圧変動も少なくなる。
さらに、出力端子２がシヨートされた場合に
は、直ちに第２トランジスタTr2のベース電圧を
低下させ、これをカツトオフにするので、第１ト
ランジスタTr1の破壊を防止する。
は、直ちに第２トランジスタTr2のベース電圧を
低下させ、これをカツトオフにするので、第１ト
ランジスタTr1の破壊を防止する。
この考案になる定電圧回路は、以上のように、
入力電圧が低下して定電圧作用が行なわれていな
い場合には、入、出力間の電圧ロスが極めて小さ
く、また、定電圧動作を行なつている場合には、
従来回路に比べて電圧変動が少ないなどの特長が
あり、さらに、出力端子がシヨートされた場合に
は、トランジスタを直ちにカツトオフにしてその
破壊を防止し得る効果がある。
入力電圧が低下して定電圧作用が行なわれていな
い場合には、入、出力間の電圧ロスが極めて小さ
く、また、定電圧動作を行なつている場合には、
従来回路に比べて電圧変動が少ないなどの特長が
あり、さらに、出力端子がシヨートされた場合に
は、トランジスタを直ちにカツトオフにしてその
破壊を防止し得る効果がある。
第１図は従来の定電圧回路の回路図、第２図は
この考案の定電圧回路の実施例を示す回路図であ
る。 Tr1……第１トランジスタ、Tr2……第２トラ
ンジスタ、Ｚ……ツエナーダイオード、D1，D2
……ダイオード、Ｒ，R1，R2……抵抗。
この考案の定電圧回路の実施例を示す回路図であ
る。 Tr1……第１トランジスタ、Tr2……第２トラ
ンジスタ、Ｚ……ツエナーダイオード、D1，D2
……ダイオード、Ｒ，R1，R2……抵抗。
Claims (1)
- 【実用新案登録請求の範囲】 エミツタに入力電圧が加えられたコレクタに出
力電圧を生じる第１のトランジスタと、第１トラ
ンジスタとは極性を異にしそのベース電流を制御
する第２トランジスタと、この第２トランジスタ
のベースに接続された一端を接地したツエナーダ
イオードと、出力端子と第２トランジスタのエミ
ツタ間に直列接続された複数個のダイオードと、
第２トランジスタのエミツタ抵抗と、入力端子と
第２トランジスタのベースの間に接続された第１
の抵抗と、出力端子と第２トランジスタのベース
との間に接続された第２の抵抗とよりなり、上記
第１の抵抗の抵抗値R1は第２の抵抗の抵抗値R2
よりも遥かに大とするとともに、入力電圧の最大
値をVimax、第２トランジスタのベース・エミ
ツタ電圧をVBE2とするとき、 Vimax・R2／R1＋R2＜VBE2 を満たす抵抗値R1，R2に設定し、出力端子を接
地した場合に第２トランジスタをカツトオフする
ようにしたことを特徴とする定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980170466U JPH0237046Y2 (ja) | 1980-11-28 | 1980-11-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980170466U JPH0237046Y2 (ja) | 1980-11-28 | 1980-11-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5795610U JPS5795610U (ja) | 1982-06-12 |
| JPH0237046Y2 true JPH0237046Y2 (ja) | 1990-10-08 |
Family
ID=29528899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980170466U Expired JPH0237046Y2 (ja) | 1980-11-28 | 1980-11-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0237046Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006236223A (ja) * | 2005-02-28 | 2006-09-07 | Aiphone Co Ltd | インターホン回路電源電力供給回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4921650A (ja) * | 1972-06-21 | 1974-02-26 |
-
1980
- 1980-11-28 JP JP1980170466U patent/JPH0237046Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4921650A (ja) * | 1972-06-21 | 1974-02-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5795610U (ja) | 1982-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0237046Y2 (ja) | ||
| US4608529A (en) | Constant voltage circuits | |
| US4645999A (en) | Current mirror transient speed up circuit | |
| US4513241A (en) | Foldback current limiting driver | |
| US4146829A (en) | Battery dissipation limiter circuit | |
| JPH07212156A (ja) | リミッタ回路 | |
| JPS5840415B2 (ja) | カヘンインピ−ダンスニ レンゾクテキニ キヨウキユウスルデンリユウオ セイゲンスルソウチ | |
| JPH05114844A (ja) | アナログ出力回路 | |
| US4451747A (en) | High speed clamp circuit | |
| JPH0530174Y2 (ja) | ||
| JPH0138685Y2 (ja) | ||
| JPS6327457Y2 (ja) | ||
| KR930004373Y1 (ko) | 과전류 방지 회로 | |
| JP3073588B2 (ja) | 出力リセット回路 | |
| USH1319H (en) | Current limit circuit for power supply regulators | |
| JPH05327381A (ja) | 誘導負荷駆動回路 | |
| JPS6013329B2 (ja) | 大電力スイッチングトランジスタの駆動装置 | |
| JPH036036Y2 (ja) | ||
| JPH0150925B2 (ja) | ||
| JPS6130413Y2 (ja) | ||
| JPS5930581Y2 (ja) | 電源保護回路 | |
| JPH0234211B2 (ja) | ||
| JPS5533071A (en) | Magnetism-sensitive semiconductor device and method of trimming the same | |
| JPS6022568B2 (ja) | 電源電圧監視回路 | |
| JPS5833568B2 (ja) | 電流ミラ−回路 |