JPH0236538A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0236538A JPH0236538A JP18564188A JP18564188A JPH0236538A JP H0236538 A JPH0236538 A JP H0236538A JP 18564188 A JP18564188 A JP 18564188A JP 18564188 A JP18564188 A JP 18564188A JP H0236538 A JPH0236538 A JP H0236538A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- damper diode
- transistor
- base
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000009792 diffusion process Methods 0.000 claims abstract description 31
- 230000002093 peripheral effect Effects 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 235000014121 butter Nutrition 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はダンパーダイオード内蔵のトランジスタにおけ
る破壊耐址向上技術に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a technique for improving the breakdown resistance of a transistor with a built-in damper diode.
ブレーナ形のトランジスタ、たとえばTV水水平偏量用
パワートランジスタにおいて、第6図を参照しベース(
D・エミッタ(E)間に抵抗■を設けるとともに、エミ
ッタ[F]・コレクタC間にダンパーとしてダイオード
DYを接続した構造が知られている。このダンパーダイ
オードは、従来の外付型から、現在はベース・コレクタ
間接合を利用した内蔵型が使用されている。In a Brainer type transistor, for example, a power transistor for TV water horizontal deviation, the base (
A structure is known in which a resistor (2) is provided between D and emitter (E), and a diode DY is connected between emitter [F] and collector C as a damper. This damper diode has changed from the conventional external type to the built-in type that utilizes a base-collector junction.
2g5図は三重拡散型npnトランジスタにダンパーダ
イオードを内蔵させたトランジスタの一例を示す一部断
面図である。口型半導体基板l及びその下面に形成した
n 拡散層2をコレクタとしてその上面表面上にp型半
導体層3を形成してペーストシ、ペースp層3表面にい
くつかのn 型拡散層4を形成してエミッタとし、この
エミツタに囲まれたベースの表面の一部をダンパーダイ
オードのコンタクト部としてエミッタ上の電極と接続し
、エミッタ下のベース領域として利用したものである、
このnpnトランジスタのエミッタ・コレクタがオフし
た場合に上記コンタクト部直下のベース・コレクタ接合
がダンパーダイオードとしてはたらくものである〜
〔発明が解決しようとする課題〕
上記したダンパーダイオード内蔵のトランジスタにおい
てはダンパーダイオードのコンタクト窓はできるだけ大
面積であることがのぞましいが、そのためにコンタクト
窓の一部がエミッタ拡散層にかかる「目あき」現象が問
題となる。これは第7図に示すように半導体層3の表面
酸化膜5をマスクにしてエミッタ拡散するとき、不純物
は横方向にも拡散するために拡散層6はコンタクト窓を
あけるための領域に若干くいこむ形となる。FIG. 2g5 is a partial cross-sectional view showing an example of a triple diffusion type npn transistor with a built-in damper diode. A p-type semiconductor layer 3 is formed on the upper surface of the base semiconductor substrate l and the n-type diffusion layer 2 formed on its lower surface as a collector, and several n-type diffusion layers 4 are formed on the surface of the paste p-layer 3. The emitter of this npn transistor is used as an emitter, and a part of the surface of the base surrounded by this emitter is connected to the electrode on the emitter as a contact part of a damper diode, and is used as a base region under the emitter. When the collector is turned off, the base-collector junction directly below the contact portion functions as a damper diode. [Problem to be solved by the invention] In the transistor with a built-in damper diode described above, the contact window of the damper diode is made as large as possible. Although it is desirable that the contact window be small in area, this causes a problem of the "opening" phenomenon in which a part of the contact window covers the emitter diffusion layer. This is because, as shown in FIG. 7, when emitter diffusion is performed using the surface oxide film 5 of the semiconductor layer 3 as a mask, the impurities are also diffused in the lateral direction, so the diffusion layer 6 slightly digs into the area where the contact window is to be formed. It takes shape.
このあと、ホトレジスト工程でコンタクト孔あけし、第
8図に示すようにダンパーダイオードコンタクト部Ak
電極7を設けるが、その場合、電極7゛の一部がエミッ
タ拡散層にかかり、ダンパーダイオードに大電流が流れ
た場合、ダンパーダイオード電流iが目あき部分8より
エミッタ内を通り、その結果、放電ASO試験の耐量が
弱くなることになる。After this, a contact hole is formed using a photoresist process, and a damper diode contact portion Ak is formed as shown in FIG.
An electrode 7 is provided, but in that case, when a part of the electrode 7' is applied to the emitter diffusion layer and a large current flows through the damper diode, the damper diode current i passes through the emitter from the opening part 8, and as a result, The withstand capacity of the discharge ASO test will be weakened.
上記従来技術においては、たとえば、ダイパーダイオー
ドのコンタクト窓の寸法1tをエミッタ拡散の際のマス
クの幅β、とほとんど同じ又は若干小さくする程度で、
ダンパーダイオードコンタクト窓の「目あき」の点につ
いては充分に配慮さねておらず、このため、前記の問題
を生じた。In the above-mentioned conventional technology, for example, the dimension 1t of the contact window of the diper diode is made almost equal to or slightly smaller than the width β of the mask for emitter diffusion.
Not enough consideration was given to the "opening" of the damper diode contact window, which caused the above-mentioned problem.
本発明の目的とするところは、エミッタ拡散の際の横方
向拡散の幅を充分に考慮し、「目あき」問題をなくする
ように酸化膜で分離することにある。An object of the present invention is to provide sufficient consideration to the width of lateral diffusion during emitter diffusion, and to perform isolation using an oxide film so as to eliminate the "opening" problem.
上記目的は、ベース・コレクタ接合を利用したダンパー
・ダイオード内蔵トランジスタにおいて、トランジスタ
のエミッタ拡散層が横方向に延びる部分を表面酸化膜で
被うことにより工Sツタとダンパーダイオードコンタク
ト部を分離することにより達成される。The above purpose is to separate the damper diode contact part from the S-shaped vines by covering the horizontally extending portion of the emitter diffusion layer of the transistor with a surface oxide film in a transistor with a built-in damper diode that utilizes a base-collector junction. This is achieved by
上記のように構成されたダンパーダイオード内蔵トラン
ジスタにおいて、ダンパーダイオード・コンタクト部は
エミッタ拡散の横方向へ延びる部分が表面酸化膜で被わ
れることでエミッタと分離されることにより、エミッタ
拡散層の目あき部が生じることなく、ダンパーダイオー
ド電極より目あき部を通じてダンパーダイオード電流が
通過することがなく、したがって、放電ASO試験の耐
量を低下させることがない。In a transistor with a built-in damper diode configured as described above, the damper diode contact portion is separated from the emitter by covering the portion extending in the lateral direction of the emitter diffusion with a surface oxide film, thereby increasing the opening of the emitter diffusion layer. Therefore, the damper diode current does not pass through the perforated part from the damper diode electrode, and therefore, the withstand capacity of the discharge ASO test is not reduced.
第1図乃至第3図は本発明の一実施例を示すものであっ
て、三重拡散型npnトランジスタにおいてダンパーダ
イオードを内蔵させる場合のトランジスタ製造プロセス
の一部工程の断面図である。FIGS. 1 to 3 show an embodiment of the present invention, and are cross-sectional views of some steps in the transistor manufacturing process when a damper diode is incorporated in a triple diffusion type NPN transistor.
第1図はエミッタ拡散時の断面図で、ベースp型層3の
表面に酸化膜5をマスクにしてエミッタn+拡散層4を
形成した形態を示f、、このとき拡散マスクとなるダン
パーダイオードコンタクト部の酸化膜5の寸法C3を広
くとってあり、n 拡散層4周辺部4aは酸化膜5の下
で横方向に延びる。Figure 1 is a cross-sectional view during emitter diffusion, showing a form in which an emitter n+ diffusion layer 4 is formed on the surface of a base p-type layer 3 using an oxide film 5 as a mask. The dimension C3 of the oxide film 5 is set wide, and the peripheral part 4a of the n-diffusion layer 4 extends laterally below the oxide film 5.
第2図は表面酸化膜13にコンタクト窓をあげた形態を
示し、ダンパーダイオード会コンタクト部の窓孔9の寸
法に2はLよりも小さく、少なくとも横方向に延びたエ
ミッタ拡散層Kかからないようにする。10はベースコ
ンタクト用窓孔である。FIG. 2 shows a form in which a contact window is formed in the surface oxide film 13, and the dimension of the window hole 9 of the contact part of the damper diode is smaller than L, so that it does not cover at least the emitter diffusion layer K extending in the lateral direction. do. 10 is a window hole for base contact.
第3図は上記コンタクト窓孔にオーミックコンタクトす
る。l電極を設けてダンパーダイオード内蔵トランジス
タを完成させた状態を示す要部断面図である。In FIG. 3, ohmic contact is made to the contact window hole. FIG. 3 is a cross-sectional view of a main part showing a completed transistor with a built-in damper diode provided with an electrode.
7はダンパーダイオード・コンタクト部に設けた。1電
極、11はベースコンタクト10に設けたベース電極、
12は離れた部位にあるエミッタ拡散層にコンタクトす
るエミッタ電極である。ダンパーダイオード9コンタク
ト部電極7とエミツ夕電極12とは図示されないAA配
線により接献されている。トランジスタのエミッタ・コ
レクタがオフして大電流が流れたときダンパーダイオー
ド・コンタクト部直下のベースΦコレクタ接合がダンパ
ーダイオードとしてはたらき、エミッタ接合の破壊から
まもる。7 was provided at the damper diode contact section. 1 electrode, 11 is a base electrode provided on the base contact 10,
Reference numeral 12 denotes an emitter electrode that contacts an emitter diffusion layer located at a remote location. The contact portion electrode 7 of the damper diode 9 and the emitter electrode 12 are connected to each other by an AA wiring (not shown). When the emitter and collector of the transistor are turned off and a large current flows, the base Φ collector junction directly under the damper diode contact portion acts as a damper diode, protecting the emitter junction from destruction.
第4図は第3図に対応する平面図であって、コンタクト
窓孔9.10.拡散マスク(寸法を81で示す)、拡散
層周辺部4aのバター/を示す。FIG. 4 is a plan view corresponding to FIG. 3, and shows contact window holes 9, 10. The diffusion mask (dimensions are indicated by 81) and the butter/of the diffusion layer peripheral portion 4a are shown.
同図において、エミッタ拡散層4上の表面酸化膜13が
拡散層周辺部4aを被ってコンタクト孔まで延びている
状態を示す。The figure shows a state in which the surface oxide film 13 on the emitter diffusion layer 4 covers the peripheral portion 4a of the diffusion layer and extends to the contact hole.
本実施例によれば、酸化膜13がエミッタ接合表面部を
全面的に被っているために、ダイオード電流がエミッタ
を通ることなく流れ、放電ASOの破壊耐蓋を向上させ
る効果が奏せられる。According to this embodiment, since the oxide film 13 completely covers the surface of the emitter junction, the diode current flows without passing through the emitter, resulting in the effect of improving the breakdown resistance of the discharge ASO.
本実施例によればしたがってパワートランジスタの信頼
性向上の効果が得られる、According to this embodiment, the effect of improving the reliability of the power transistor can therefore be obtained.
第1図乃至第3図は本発明の一実施例を示し、ダンパー
ダイオード内蔵トランジスタを製造プロセスで示す要部
工程断面図である。
第4図は第3図に対応する拡散層周辺部のパターン及び
コンタクト窓孔のパターンを示す平面図である。
第5図はダンパーダイオード内蔵トランジスタの一例を
示す断面図である。
第6図は第5図に示すトランジスタの等価回路図である
。
第7図及び第8図はダンパーダイオード内蔵トランジス
タの製造プロセスにおける一部工程断面図である。
I・・・n型半導体基板(コレクタ)、2・・・n 型
拡散層(コレクタ・コンタクト形成部)、3・・・p型
拡散層(ベース)、4・・・n+型型数散層エミッタ)
、5・・・酸化膜、7・・・ダンパーダイオード・コン
タクト部電極、8・・・エミッタ拡散層周辺部、9・・
・ダンパーダイオード・コンタクト部、10・・・ベー
スコンタクト部、11・・・ベース電極、12・・・エ
ミ ツタ電極。
第 1 図1 to 3 show an embodiment of the present invention, and are cross-sectional views of main parts showing the manufacturing process of a transistor with a built-in damper diode. FIG. 4 is a plan view showing the pattern of the peripheral portion of the diffusion layer and the pattern of the contact window hole corresponding to FIG. 3. FIG. 5 is a sectional view showing an example of a transistor with a built-in damper diode. FIG. 6 is an equivalent circuit diagram of the transistor shown in FIG. 5. 7 and 8 are cross-sectional views showing some steps in the manufacturing process of a transistor with a built-in damper diode. I...n-type semiconductor substrate (collector), 2...n-type diffusion layer (collector/contact formation part), 3...p-type diffusion layer (base), 4...n+-type scattering layer emitter)
, 5... Oxide film, 7... Damper diode contact part electrode, 8... Emitter diffusion layer periphery, 9...
・Damper diode contact part, 10... Base contact part, 11... Base electrode, 12... Emitter electrode. Figure 1
Claims (1)
面に第2導電型半導体層がベースとして形成され、この
ベース表面の一部にエミッタとなる第1導電型拡散層が
形成され、上記ベースの表面の一部を広い面積のコンタ
クト部として上記エミッタに接続し、その直下のベース
・コレクタ接合をダンパーダイオードとして内蔵させた
トランジスタであって、上記ダンパーダイオードのコン
タクト部とその周辺のエミッタ・コンタクト部分をエミ
ッタとなる拡散層の表面酸化膜により電気的に分離した
ことを特徴とする半導体装置。 2、上記トランジスタのエミッタ拡散層が横方向に延び
る部分を表面酸化膜で被うことによりエミッタとダンパ
ーダイオードコンタクト部とを分離する請求項1に記載
の半導体装置。[Claims] 1. A semiconductor substrate of a first conductivity type is formed as a collector on the surface of the substrate, and a semiconductor layer of a second conductivity type is formed as a base, and a diffusion layer of a first conductivity type that becomes an emitter is formed on a part of the base surface. A transistor is formed in which a part of the surface of the base is connected to the emitter as a wide-area contact part, and the base-collector junction directly under the base-collector junction is built in as a damper diode, and the contact part of the damper diode and its A semiconductor device characterized in that a peripheral emitter contact portion is electrically isolated by a surface oxide film of a diffusion layer that serves as an emitter. 2. The semiconductor device according to claim 1, wherein the emitter and damper diode contact portion are separated by covering a laterally extending portion of the emitter diffusion layer of the transistor with a surface oxide film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18564188A JPH0236538A (en) | 1988-07-27 | 1988-07-27 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18564188A JPH0236538A (en) | 1988-07-27 | 1988-07-27 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0236538A true JPH0236538A (en) | 1990-02-06 |
Family
ID=16174325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18564188A Pending JPH0236538A (en) | 1988-07-27 | 1988-07-27 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0236538A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102915967A (en) * | 2012-10-11 | 2013-02-06 | 杭州杭鑫电子工业有限公司 | Method for compatible integrated manufacture of silicon crystal diodes and triodes |
-
1988
- 1988-07-27 JP JP18564188A patent/JPH0236538A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102915967A (en) * | 2012-10-11 | 2013-02-06 | 杭州杭鑫电子工业有限公司 | Method for compatible integrated manufacture of silicon crystal diodes and triodes |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100208632B1 (en) | Semiconductor integrated circuit and method of fabricating it | |
JP2700180B2 (en) | pnp vertical isolated collector transistor | |
JPH06104459A (en) | Semiconductor device | |
JPH0236538A (en) | Semiconductor device | |
JP2004207702A (en) | Power transistor and semiconductor integrated circuit using it | |
JP2619479B2 (en) | Semiconductor device | |
JPS6359262B2 (en) | ||
JPS6018148B2 (en) | Method of manufacturing semiconductor memory device | |
JP3149913B2 (en) | Method for manufacturing transistor | |
JPH079385Y2 (en) | Semiconductor integrated circuit device | |
JP2538599B2 (en) | Semiconductor device | |
JP2518880B2 (en) | Semiconductor device | |
JPH09181335A (en) | Semiconductor device | |
JPH0474478A (en) | Diode | |
JPH0629374A (en) | Semiconductor integrated circuit device | |
JPS6148973A (en) | Semiconductor device | |
JPH0322693B2 (en) | ||
JPS6252466B2 (en) | ||
JPH04184938A (en) | Pnp transistor | |
JPH0314224B2 (en) | ||
JPS6014452A (en) | High withstand-voltage semiconductor integrated device | |
JPH05326540A (en) | Bipolar transistor and its manufacture | |
JPH08124935A (en) | Semiconductor integrated circuit device | |
JPH08153800A (en) | Semiconductor integrated circuit device | |
JPH11186283A (en) | Semiconductor device |