JPH0236053B2 - - Google Patents
Info
- Publication number
- JPH0236053B2 JPH0236053B2 JP59246311A JP24631184A JPH0236053B2 JP H0236053 B2 JPH0236053 B2 JP H0236053B2 JP 59246311 A JP59246311 A JP 59246311A JP 24631184 A JP24631184 A JP 24631184A JP H0236053 B2 JPH0236053 B2 JP H0236053B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- openings
- semiconductor thin
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010408 film Substances 0.000 claims description 41
- 239000013078 crystal Substances 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 29
- 239000010409 thin film Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、単結晶半導体基板上に形成された絶
縁膜上に半導体薄膜結晶層を成長させる方法を係
わり、特に絶縁膜に設ける開口部の改良をはかつ
た半導体薄膜結晶層の製造方法に関する。
縁膜上に半導体薄膜結晶層を成長させる方法を係
わり、特に絶縁膜に設ける開口部の改良をはかつ
た半導体薄膜結晶層の製造方法に関する。
絶縁基板上の単結晶薄膜は、SOS（サフアイア
上のシリコン）の例でも判るように、次にのべる
ような利点を有する。即ち、 単結晶薄膜を島状に分離し或いは誘電体によ
り分離することによつて、素子間の分離が容易
且つ完全となる。
上のシリコン）の例でも判るように、次にのべる
ような利点を有する。即ち、 単結晶薄膜を島状に分離し或いは誘電体によ
り分離することによつて、素子間の分離が容易
且つ完全となる。
単結晶薄膜上にMOSインバータ回路を作る
ときは、基板バイアス効果がないことからスイ
ツチング速度が速い。
ときは、基板バイアス効果がないことからスイ
ツチング速度が速い。
寄生浮遊容量が小さく、高度化をはかり得
る。
る。
等の利点を有する。
ところで、SOSでは下地基板として単結晶サフ
アイアが必要となるため、価格が高くなることが
問題点として残つている。そこで、溶融水晶板や
Siウエハを酸化して形成した非晶質SiO2膜或い
はSiウエハ上に堆積したSiN、SiO2膜上に半導体
膜を更に堆積したものを使用する試みがある。こ
のようなSOI（絶縁膜上のシリコン）構造は、最
近発達したビームアニール法によつて部分的に可
能になつてい。即ち、Siを例にとると、単結晶Si
基板を酸化し、SiO2膜を形成した後、この一部
分を除去することによつて開口し、次に多結晶Si
膜を全面的に被着し、Si基板表面からSiO2膜上
まで多結晶Si膜を連続して延在させる。その後、
エネルギービームを照射走査すると、半導体基板
表面で溶融した多結晶Si膜は基板から液相エピタ
キシヤル成長成長によつて単結晶化し、さらにビ
ームの走査方向に沿つてSiO2膜上の多結晶Si膜
もそれに引続き単結晶化されるというものであ
る。
アイアが必要となるため、価格が高くなることが
問題点として残つている。そこで、溶融水晶板や
Siウエハを酸化して形成した非晶質SiO2膜或い
はSiウエハ上に堆積したSiN、SiO2膜上に半導体
膜を更に堆積したものを使用する試みがある。こ
のようなSOI（絶縁膜上のシリコン）構造は、最
近発達したビームアニール法によつて部分的に可
能になつてい。即ち、Siを例にとると、単結晶Si
基板を酸化し、SiO2膜を形成した後、この一部
分を除去することによつて開口し、次に多結晶Si
膜を全面的に被着し、Si基板表面からSiO2膜上
まで多結晶Si膜を連続して延在させる。その後、
エネルギービームを照射走査すると、半導体基板
表面で溶融した多結晶Si膜は基板から液相エピタ
キシヤル成長成長によつて単結晶化し、さらにビ
ームの走査方向に沿つてSiO2膜上の多結晶Si膜
もそれに引続き単結晶化されるというものであ
る。
しかしながら、この種の方法にあつては次のよ
うな問題があつた。即ち、開口部上に被着したSi
を溶融せしめるのに必要なエネルギーはSiO2膜
上でのそれと比較して高くなる。これは、Siの熱
伝導率がSiO2のそれよりも大きいため、Si基板
上のSi膜では熱基板下方へ伝導していく割が大き
くなり、基板表面近くの温度がSiO2膜上のSiよ
りも同一供給エネルギー条件の下では低くなるた
めである。これを解決するためにエネルギーを大
きくすると、SiO2膜上のSi層表面の平滑性が失
われる現象が見られ、従来の方法では絶縁膜上に
表面平滑性の優れた単結晶層を得ることは困難で
あつた。そして、３次元ICを実現するには、こ
の欠点が解決すべき大きな問題となつている。
うな問題があつた。即ち、開口部上に被着したSi
を溶融せしめるのに必要なエネルギーはSiO2膜
上でのそれと比較して高くなる。これは、Siの熱
伝導率がSiO2のそれよりも大きいため、Si基板
上のSi膜では熱基板下方へ伝導していく割が大き
くなり、基板表面近くの温度がSiO2膜上のSiよ
りも同一供給エネルギー条件の下では低くなるた
めである。これを解決するためにエネルギーを大
きくすると、SiO2膜上のSi層表面の平滑性が失
われる現象が見られ、従来の方法では絶縁膜上に
表面平滑性の優れた単結晶層を得ることは困難で
あつた。そして、３次元ICを実現するには、こ
の欠点が解決すべき大きな問題となつている。
本発明の目的は、結晶性及び表面平滑性の優れ
た半導体結晶層を絶縁膜上に形成することがで
き、３次元IC等の製造に好適する半導体薄膜結
晶層の製造方法を提供することにある。
た半導体結晶層を絶縁膜上に形成することがで
き、３次元IC等の製造に好適する半導体薄膜結
晶層の製造方法を提供することにある。
本発明の骨子は、絶縁膜に設ける開口部（シー
トド部）を複数の小さな島状領域とし、シード部
を溶融せしめるのに必要なエネルギーをその周囲
から供給させ、絶縁膜上の半導体薄膜の単結晶化
を容易にすることにある。
トド部）を複数の小さな島状領域とし、シード部
を溶融せしめるのに必要なエネルギーをその周囲
から供給させ、絶縁膜上の半導体薄膜の単結晶化
を容易にすることにある。
即ち本発明は、半導体単結晶基板上に形成され
た一部開口部を有する絶縁膜上に非晶質若しくは
多結晶の半導体薄膜を堆積し、この半導体薄膜上
でエネルギービームを走査して該薄膜を溶融再結
晶化せしめる半導体薄膜結晶層の製造方法におい
て、前記絶縁膜に開口部を形成する際に、前記絶
縁膜の開口部を前記ビームの走査方向と直交する
方向に例なすように島状に形成し、且つこの列を
前記ビーム走査方向に沿つて複数本形成するとと
もに、該複数本の列を構成する開口部がビーム走
査方向から見て隣接するもの同志が一方向に僅か
にずれてつながるように形成するようにした方法
である。
た一部開口部を有する絶縁膜上に非晶質若しくは
多結晶の半導体薄膜を堆積し、この半導体薄膜上
でエネルギービームを走査して該薄膜を溶融再結
晶化せしめる半導体薄膜結晶層の製造方法におい
て、前記絶縁膜に開口部を形成する際に、前記絶
縁膜の開口部を前記ビームの走査方向と直交する
方向に例なすように島状に形成し、且つこの列を
前記ビーム走査方向に沿つて複数本形成するとと
もに、該複数本の列を構成する開口部がビーム走
査方向から見て隣接するもの同志が一方向に僅か
にずれてつながるように形成するようにした方法
である。
即ち本発明は、開口部を複数の島状に列設して
いるので、開口部上の多結晶シリコン膜をその周
囲からの熱供給により容易に溶融させることがで
きる。更に、ビームの走査方向に沿つて形成した
複数本の列を構成する開口部がビーム走査方向か
ら見て隣接するもの同志が一方向に僅かにずれて
つながるように形成しているので、ビーム走査方
向に対し最初の列から数列目以降（例えば、第３
列目以降）では全体を単結晶化することができ
る。このため、本発明では前記１つ１つの開口部
が小さいにも拘らず、エネルギービーム照射面全
体に渡つて半導体薄膜を下地基板の結晶性を引き
継いで単結晶化することができる。従つて、絶縁
膜上に形成される半導体薄膜結晶層の結晶性の向
上及び表面平滑性の向上をはかり得、３次元IC
の製造等に極めて有効である。
いるので、開口部上の多結晶シリコン膜をその周
囲からの熱供給により容易に溶融させることがで
きる。更に、ビームの走査方向に沿つて形成した
複数本の列を構成する開口部がビーム走査方向か
ら見て隣接するもの同志が一方向に僅かにずれて
つながるように形成しているので、ビーム走査方
向に対し最初の列から数列目以降（例えば、第３
列目以降）では全体を単結晶化することができ
る。このため、本発明では前記１つ１つの開口部
が小さいにも拘らず、エネルギービーム照射面全
体に渡つて半導体薄膜を下地基板の結晶性を引き
継いで単結晶化することができる。従つて、絶縁
膜上に形成される半導体薄膜結晶層の結晶性の向
上及び表面平滑性の向上をはかり得、３次元IC
の製造等に極めて有効である。
以下、本発明の詳細を図示の実施例によつて説
明する。
明する。
第１図ａ〜ｄは本発明の一実施例方法に係わる
シリコン単結晶層の製造工程を示す断面図であ
る。まず、第１図ａに示す如く単結晶シリコン基
板（単結晶半導体基板）１１上にシリコン酸化膜
（絶縁膜）１２を形成し、次いで同図ｂに示す如
くこのシリコン酸化膜１２に開口部１３を形成す
る。ここで、開口部１３は第２図に平面図を示す
如く単結晶化する領域２０の周囲に複数個形成す
る。即ち、後述するビーム走査方向と平行な方向
に島状の開口部を列状に形成し、且つこの列を複
数個形成する。さらに、上記ビーム走査方向と直
交する方向にも上記と同様な開口部を形成する。
ここで、第２図中２１，２２，２３はビーム走査
方向と平行な方向の開口部の列、２４，２５，２
６はビーム走査方向に直交する方向の開口部の列
である。また、開口部１３は第３図に第２図の要
部を拡大して示す如く複数の列２１，２２，２３
が相互に僅かにずれるように形成する。
シリコン単結晶層の製造工程を示す断面図であ
る。まず、第１図ａに示す如く単結晶シリコン基
板（単結晶半導体基板）１１上にシリコン酸化膜
（絶縁膜）１２を形成し、次いで同図ｂに示す如
くこのシリコン酸化膜１２に開口部１３を形成す
る。ここで、開口部１３は第２図に平面図を示す
如く単結晶化する領域２０の周囲に複数個形成す
る。即ち、後述するビーム走査方向と平行な方向
に島状の開口部を列状に形成し、且つこの列を複
数個形成する。さらに、上記ビーム走査方向と直
交する方向にも上記と同様な開口部を形成する。
ここで、第２図中２１，２２，２３はビーム走査
方向と平行な方向の開口部の列、２４，２５，２
６はビーム走査方向に直交する方向の開口部の列
である。また、開口部１３は第３図に第２図の要
部を拡大して示す如く複数の列２１，２２，２３
が相互に僅かにずれるように形成する。
次に、第１図ｃに示す如く全面に多結晶シリコ
ン膜（半導体薄膜）１４を堆積する。次いで、第
１図ｄに示す如くビーム径20［μｍφ］の電子ビ
ーム１５を用い、加速電圧10［KeV］、ビーム電
流３［ｍＡ］、走査速度１［cm／sec］でアニール
し、多結晶シリコン膜１４を溶融再結晶化せし
め、シリコン単結晶層１４′を形成する。
ン膜（半導体薄膜）１４を堆積する。次いで、第
１図ｄに示す如くビーム径20［μｍφ］の電子ビ
ーム１５を用い、加速電圧10［KeV］、ビーム電
流３［ｍＡ］、走査速度１［cm／sec］でアニール
し、多結晶シリコン膜１４を溶融再結晶化せし
め、シリコン単結晶層１４′を形成する。
このとき、開口部１３を島状に形成しているの
で、列全体が開口部の場合と比べて四方からビー
ム照射による熱エネルギーが供給され、開口部１
３のシリコンが溶融し易くなる。即ち、シリコン
酸化膜１２の熱伝導度はシリコン基板１１のそれ
よりも小さいため、Si／SiO2構造のシリコン側
からSi／Si側へのシリコンに熱が流れる。このよ
うにして開口部１３での溶融−再固化から基板結
晶方位を引継いだシリコン単結晶層１４′がシリ
コン酸化膜１２上を横方向に成長していく。ここ
で、開口部１３が一列の場合、開口部の存在しな
い部分にはビーム走査方向に対し多結晶が成長す
ることになる。しかし、本実施例では複数の列２
１，２２，２３をずらして形成しているので、第
４図に示す如くビーム走査方向と直交する方向に
対し全体としてまんべんなく開口部を持つように
なるので、第３列目の列２３以降では全体が単結
晶化されることになる。
で、列全体が開口部の場合と比べて四方からビー
ム照射による熱エネルギーが供給され、開口部１
３のシリコンが溶融し易くなる。即ち、シリコン
酸化膜１２の熱伝導度はシリコン基板１１のそれ
よりも小さいため、Si／SiO2構造のシリコン側
からSi／Si側へのシリコンに熱が流れる。このよ
うにして開口部１３での溶融−再固化から基板結
晶方位を引継いだシリコン単結晶層１４′がシリ
コン酸化膜１２上を横方向に成長していく。ここ
で、開口部１３が一列の場合、開口部の存在しな
い部分にはビーム走査方向に対し多結晶が成長す
ることになる。しかし、本実施例では複数の列２
１，２２，２３をずらして形成しているので、第
４図に示す如くビーム走査方向と直交する方向に
対し全体としてまんべんなく開口部を持つように
なるので、第３列目の列２３以降では全体が単結
晶化されることになる。
かくして本実施例方法によれば、開口部１３を
複数の島状領域としているので、開口部１３上の
多結晶シリコン膜１４をその周囲からの熱供給に
より容易に溶融させることができる。さらに、開
口部１３の列２１，２２，２３をビーム走査方向
に対しずらして形成しているので、ビーム走査方
向に対し第３列目の列２３以降の全体を単結晶化
することができる。
複数の島状領域としているので、開口部１３上の
多結晶シリコン膜１４をその周囲からの熱供給に
より容易に溶融させることができる。さらに、開
口部１３の列２１，２２，２３をビーム走査方向
に対しずらして形成しているので、ビーム走査方
向に対し第３列目の列２３以降の全体を単結晶化
することができる。
なお、本発明は上述した実施例方法に限定され
るものではない。例えば、前記島状開口部の大き
さ及び数、さらには開口部の列の本数等は、仕様
に応じて適宜定めればよい。また、前記半導体薄
膜としては、多結晶シリクンの代りに非晶質シリ
コン、さらに他の半導体を用いることも可能であ
る。さらに、電子ビームの代りにレーザビームを
用いてもよいのは、勿論のことである。その他、
本発明の要旨を逸脱しない範囲で、種々変形して
実施することができる。
るものではない。例えば、前記島状開口部の大き
さ及び数、さらには開口部の列の本数等は、仕様
に応じて適宜定めればよい。また、前記半導体薄
膜としては、多結晶シリクンの代りに非晶質シリ
コン、さらに他の半導体を用いることも可能であ
る。さらに、電子ビームの代りにレーザビームを
用いてもよいのは、勿論のことである。その他、
本発明の要旨を逸脱しない範囲で、種々変形して
実施することができる。
第１図ａ〜ｄは本発明の一実施例方法に係わる
シリコン単結晶層の製造工程を示す断面図、第２
図は開口部の配列状態を示す平面図、第３図は第
２図の要部構成を拡大して示す平面図、第４図は
上記実施例方法の作用を説明するための模式図で
ある。 １１……単結晶シリコン基板（単結晶半導体基
板）、１２……シリコン酸化膜（絶縁膜）、１３…
…開口部、１４……多結晶シリコン膜（半導体薄
膜）、１４′……シリコン単結晶層、１５……電子
ビーム（エネルギービーム）、２０……単結晶化
する領域、２１，〜，２６……開口部の列、２１
１，〜，２６5……島状開口部。
シリコン単結晶層の製造工程を示す断面図、第２
図は開口部の配列状態を示す平面図、第３図は第
２図の要部構成を拡大して示す平面図、第４図は
上記実施例方法の作用を説明するための模式図で
ある。 １１……単結晶シリコン基板（単結晶半導体基
板）、１２……シリコン酸化膜（絶縁膜）、１３…
…開口部、１４……多結晶シリコン膜（半導体薄
膜）、１４′……シリコン単結晶層、１５……電子
ビーム（エネルギービーム）、２０……単結晶化
する領域、２１，〜，２６……開口部の列、２１
１，〜，２６5……島状開口部。
Claims (1)
- １ 半導体単結晶基板上に形成された一部開口部
を有する絶縁膜上に非晶質若しくは多結晶の半導
体薄膜を堆積し、この半導体薄膜上でエネルギー
ビームを走査して該薄膜を溶融再結晶化せしめる
半導体薄膜結晶層の製造方法において、前記絶縁
膜の開口部を前記ビームの走査方向と直交する方
向に列をなすように島状に形成し、且つこの列を
前記ビームの走査方向に沿つて複数本形成すると
ともに、該複数本の列を構成する開口部がビーム
走査方向から見て隣接するもの同志が一方向に僅
かにずれてつながるように形成したことを特徴と
する半導体薄膜結晶層の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59246311A JPS61125122A (ja) | 1984-11-22 | 1984-11-22 | 半導体薄膜結晶層の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59246311A JPS61125122A (ja) | 1984-11-22 | 1984-11-22 | 半導体薄膜結晶層の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61125122A JPS61125122A (ja) | 1986-06-12 |
| JPH0236053B2 true JPH0236053B2 (ja) | 1990-08-15 |
Family
ID=17146664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59246311A Granted JPS61125122A (ja) | 1984-11-22 | 1984-11-22 | 半導体薄膜結晶層の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61125122A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114419A (ja) * | 1981-12-28 | 1983-07-07 | Fujitsu Ltd | 半導体装置用基板の製造方法 |
| JPS58164219A (ja) * | 1982-03-25 | 1983-09-29 | Agency Of Ind Science & Technol | 積層型半導体装置の製造方法 |
-
1984
- 1984-11-22 JP JP59246311A patent/JPS61125122A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114419A (ja) * | 1981-12-28 | 1983-07-07 | Fujitsu Ltd | 半導体装置用基板の製造方法 |
| JPS58164219A (ja) * | 1982-03-25 | 1983-09-29 | Agency Of Ind Science & Technol | 積層型半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61125122A (ja) | 1986-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5310446A (en) | Method for producing semiconductor film | |
| US5371381A (en) | Process for producing single crystal semiconductor layer and semiconductor device produced by said process | |
| US6172380B1 (en) | Semiconductor material | |
| JPS59161014A (ja) | 半導体薄膜結晶化方法 | |
| JPH0236053B2 (ja) | ||
| KR100695144B1 (ko) | 단결정 실리콘 기판 및 그 제조방법 | |
| JPS59184517A (ja) | 積層型半導体装置の製造方法 | |
| JPH0236051B2 (ja) | ||
| JPS6147627A (ja) | 半導体装置の製造方法 | |
| JPS63174308A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPS5939791A (ja) | 単結晶の製造方法 | |
| JPH0236050B2 (ja) | ||
| JPS5825220A (ja) | 半導体基体の製作方法 | |
| JPS6320011B2 (ja) | ||
| JPS61251115A (ja) | 絶縁膜上の半導体単結晶成長方法 | |
| JPS62130510A (ja) | 半導体基体の製造方法 | |
| JPH0152888B2 (ja) | ||
| JPH0368532B2 (ja) | ||
| JPS58180019A (ja) | 半導体基体およびその製造方法 | |
| JPS61125169A (ja) | 半導体装置の製造方法 | |
| JPS60246622A (ja) | 半導体結晶層の製造方法 | |
| JPS63265420A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPS6022493B2 (ja) | 半導体装置の製造方法 | |
| JPH039514A (ja) | 半導体基板の製造方法 | |
| JPH0334847B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |