JPH0232484A - 画像処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像制御さらには所望の色成分や輝度に着目し
た描画制御技術に関し、例えばグラフィックシステムに
おいてフレームバッファメモリ上の画像情報から所望の
色成分を取り除いたり、色調を変化させる制御に適用し
て有効な技術に関するものである。

〔従来技術〕

ＣＲＴ　（カソード・レイ・チューブ）デイスプレィ装
置に所望のカラー画像を表示制御するグラフィックシス
テムには、グラフィックコントローラやフレームバッフ
ァメモリが含まれる。グラフィックコントローラは、ビ
ットマツプ形式のフレームバッファメモリ上に画像情報
を蓄積するため描画データや描画アドレスを生成して描
画制御を行うと共に、フレームバッファメモリに蓄積さ
れた画像情報をＣＲＴデイスプレィ装置の走査に同期さ
せて出力するための表示制御を行う。

斯るグラフィックシステムでは、表示画像の色調を変え
たり、特定の色で描かれている画像を消去したりするこ
とが必要な場合がある。従来斯る要求を描画処理で達成
する場合、グラフライクコントローラもしくはシステム
側のマイクロプロセッサは、描画対象とされるもとの画
像情報を読み込み、読み込んだ画像情報に対して色演算
を行って所望の色を消去したり変更し、これによって得
られたデータを再度フレームバッファメモリに書き込む
。

なお、フレームバッファメモリを備えたグラフィックシ
ステムについて記載された文献の例としては１９８５年
８月１２日に日経マグロウヒル社発行の「日経エレクト
ロニクスＪ　Ｐ２１１〜Ｐ２３９がある。

〔発明が解決しようとする課題〕

しかしながら、表示画像の色調を変えたり、特定の色で
描かれている画像を消去したりするというように所望の
色成分や輝度に着目した描画を行う場合に、描画対象と
されるもとの画像情報を読み込み、読み込んだ画像情報
に対し色演算を行って所望の色成分を変化させ、これに
よって得られたデータを再度フレームバッファメモリに
書き込むという処理を行っていたのでは、画素データに
対する一回の処理でメモリの読み出し及び書き込み動作
と色演算が必要になり、そのような描画処理に対しては
効率化を図り難いという問題点のあることが本発明者に
よって明らかにされた。

本発明の目的は１表示画像の色調を変えたり、特定の色
で描かれている画像成分を消去したりするような所望の
色成分又は輝度に着目した描画処理を効率的に行うこと
ができる画像処理システムを提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述及び添付図面から明らかになるであろう
。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、複数ビットで１画素データを構成するカラー
画像情報を、単数若しくは複数画素単位でパラレルに書
き込み及び読み出し可能であって、画素データの中の所
望ビットを選択的にマスクして書き込み可能なフレーム
バッファメモリにおける、そのマスク機能を利用し、描
画すべきデータとアドレスを生成して上記フレームバッ
ファメモリの描画制御を行う描画制御手段に、描画制御
に際して特定の色又は輝度に呼応する制御情報を出力可
能な機能を付加し、更に、この描画制御手段から出力さ
れる制御情報に基づき上記書き込み画素データの所望ビ
ットをマスクするためのマスクデータを生成してフレー
ムバッファメモリに与えるマスク制御手段を設けたもの
である。

例えば、フレームバッファメモリの書き込みマスク機能
を、書き込み動作の前半にデータ入力端子に画素データ
に対応するビット数で与えられるマスクデータのビット
が所定のマスクレベルである場合に当該マスクレベルの
ビットに対応する画素データ構成ビットの書き込み動作
をマスク可能にするものとすれば、上記マスク制御手段
は、描画制御手段から与えられる制御情報に応じた色又
は輝度以外の画素データ構成ビットに対応するマスクデ
ータビットを上記所定のマスクレベルに制御してフレー
ムバッファメモリのデータ入力端子に与え、上記制御情
報に応する色又は輝度以外の画素データ構成ビットに変
化を与えないように制御可能なものとすることができる
。

〔作　用〕

上記した手段によれば、表示画像の色調を変えたり、特
定の色で描かれている画像成分を消去したりするとき、
描画制御手段がそのとき着目する色又は輝度に応する情
報をマスク制御手段に与えると、このマスク制御手段は
、その着目色又は輝度以外の画素データ構成ビットの書
き換えを禁止するようにフレームバッファメモリをマス
ク制御し、次いで描画制御手段が当該着目色をクリアし
たり輝度を変えたりするための情報をフレームバッファ
メモリの所望画素アドレスに書き込むことによって当該
着目色又は輝度だけが変化され、これにより、所望の色
成分や輝度に着目した描画処理の効率化を達成するもの
である。

〔実　施　例〕

第１図には本発明の一実施例であるグラフィックシステ
ムのブロック図が示される。

このグラフィックシステムにおける画像情報は、特に制
限されないが、１画素が輝度、レッド、グリーン、及び
ブルーに割り当てられた４ビツトから成り、その画像情
報は、特に制限されないが。

４個のフレームバッファメモリ１〜４にビットマツプ形
式で格納される。

夫々のフレームバッファメモリ１〜４は、１画素データ
に呼応する４ビツトをパラレルに人出カ可能なランダム
アクセスポートと、メモリセルアレにおける１行分のメ
モリセルデータを輝度、レッド、グリーン、ブルー毎に
シリアル出力可能なシリアルアクセスポートを有する。

ランダムアクセスポートは、データ入出力端子Ｐｉα、
Ｐｒα。

ｐｇα、Ｐｂα（α＝□〜４）を介して外部とインタフ
ェースされる。またシリアルアクセスポートは、シリア
ル出力端子Ｓｉα＋Ｓｒα＋Ｓｇα。

ｓｂαを介して外部とインタフェースされる。システム
動作上前記端子Ｐｉα、ｓｉαは輝度に対応する画素デ
ータ構成ビットに割り当てられ、端子Ｐｒα、Ｓｒαは
レッドに対応する画素データ構成ビットに割り当てられ
、端子Ｐｇαｐｓｇαはグリーンに対応する画素データ
構成ビットに割り当てられ、端子ｐｂα、ｓｂαはブル
ーに対応する画素データ構成ビットに割り当てられる。

上記４個のフレームバッファメモリ１〜４におけるシリ
アル出力端子Ｓｉα、Ｓｒα、Ｓｇα。

ｓｂαのうち、輝度に対応する画素データ構成ビットの
シリアル出力に割り当てられた４個の端子Ｓｉ工〜Ｓｉ
４は並列直列変換回路５に供給され、レッドに対応する
画素データ構成ビットのシリアル出力に割り当てられた
４個の端子Ｓｒ１〜Ｓｒ４は並列直列変換回路６に供給
され、同様にグリーンに対応する画素データ構成ビット
のシリアル出力に割り当てられた４個の端子Ｓｇｚ〜Ｓ
ｇ４は並列直列変換回路７に、そしてブルーに対応する
画素データ構成ビットのシリアル出力に割り当てられた
４個の端子Ｓｂ１〜Ｓｂ４は並列直列変換回路８に供給
される。上記並列直列変換回路５〜８は、入力される４
ビツトを直列変換し、輝度、レッド、グリーン、ブルー
に応するビデオ信号Ｖｉ、Ｖｒ。

ｖｇ、ｖｂを図示しないＣＲＴデイスプレィ装置にシリ
アル出力する。

グラフィックコントローラ１ｏは、上記フレームバッフ
ァメモリ１〜４のシリアルポートを介して表示データを
シリアル出力させるための表示アドレス制御や各種表示
同期信号の出力制御を行うと共に、表示すべき画像デー
タをフレームバッファメモリ１〜４にビットマツプ形式
で蓄えるための描画制御を行う。

表示アドレスや描画アドレスなどの各種アドレス信号は
グラフィックコントローラ１ｏのアドレス信号出力端子
Ａ０〜Ａｎから各フレームバッファメモリ１〜４に共通
に供給される。

グラフィックコントローラ１ｏは、特に制限されないが
、１６ビツトのデータ入出力端子Ｄ０〜Ｄ工、を有する
。このデータ入出力端子Ｄ０〜Ｄ。

は、データバスバッファ１１〜１４を介してフレームバ
ッファメモリ１〜４のデータ入出力端子Ｐｉ１．Ｐｒ、
、Ｐｇ、、Ｐｂｉ、Ｐｉ、、Ｐｒ、、Ｐｇｚｙ　Ｐｂｚ
ｔ　Ｐｘ、、　Ｐｒ３．　Ｐｇｉ＋　Ｐｂ５ｅ　Ｐｘ、
。

Ｐｒ＊＊Ｐｇ４に１対１対応で結合され。グラフィック
コントローラ１０は、このデータ書き込み動作を介して
描画データを１６ビツト単位で４個のフレームバッファ
メモリ１〜４に一括で書き込み可能とする。尚、グラフ
ィックコントローラ１０がフレームバッファメモリ１〜
４から画像データを読み込む為のデータ読み出し経路は
省略されている。

本実施例においてフレームバッファメモリ１〜４は、１
画素データの中の所望ビットを選択的にマスクして書き
込み可能とするライトマスク機能を有する。即ちこのラ
イトマスク機能は、書き込み動作の前半に各フレームバ
ッファメモリのデータ入出力端子Ｐｉα、ＰｒαｙＰｇ
α、ｐｂαに画素データに対応するビット数で与えられ
るマスクデータのビットがローレベルのようなマスクレ
ベルである場合に当該マスクレベルのビットに対応する
画素データ構成ビットの書き込み動作をマスク可能にす
るものである。

上記マスクデータはデータバスバッファ１５〜１８及び
デコーダ１９によって形成され、画素データ構成ビット
の内どのビットをマスクするかの指示はグラフィックコ
ントローラ１０からデコーダ１９に出力される２ビツト
の制御ビットＣ０゜Ｃ工によって与えられる。

上記制御ビットＣ０，Ｃ１はその４通りのレベルの組合
せにより、輝度、レッド、グリーン、ブルーを指示する
。

デコーダ１９は、制御ビットＣ，，Ｃ工を解読し、その
レベルの組合せに応じて輝度、レッド、グリーン、ブル
ーの夫々に対応する制御信号Ｃｉ、Ｃｒ、Ｃｇ、Ｃｂの
内から１つを選択的にハイレベルに制御する０、デコー
ダ１９から出力される制御信号Ｃｉ、Ｃｒ、Ｃｇ、Ｃｂ
は個別的にデータバスバッファ１５〜１８に供給される
。データバスバッファ１５〜１８は入力制御信号Ｃｉ、
Ｃｒ。

ｃｇ、ｃｂのレベルに応する４ビツトのマスクデータＭ
　１１〜Ｍ　１４　ｔ　Ｍ　ｒ　ｚ　”’　Ｍ　ｒ　４
９　Ｍ　ｇ　１〜Ｍ　ｇ　４　＃Ｍｂ工〜Ｍｂ４を生成
する。このマスクデータＭｉ〜Ｍｉ４はフレームバッフ
ァメモリ１〜４におけるデータ入出力端子Ｐｉ□、Ｐｉ
、、Ｐｉ、、Ｐｉ４に供給される。マスクデータＭｒ１
〜Ｍｒ４はフレームバッファメモリ１〜４におけるデー
タ入出力端子Ｐ　ｒ、、　Ｐ　ｒ２．　Ｐ　ｒ、、　Ｐ
　ｒ４に供給される。

同様にマスクデータＭ　ｇ　１〜Ｍ　ｇ　４はフレーム
バッファメモリ１〜４におけるデータ入出力端子ＰＫ１
すＰ　ｇｚ＋　Ｐ　ｇ３ｐ　Ｐ　ｇ４に、そしてマスク
データＭｂ１〜Ｍｂ４はフレームバッファメモリ１〜４
におけるデータ入出力端子ｐｂ工、ｐｂ、、ｐｂ、。

Ｐｂ４に供給される。マスクデータＭｉ８〜Ｍ　ｉ　４
゜Ｍｒ□〜Ｍｒ４．Ｍｇ、　〜Ｍｇ、、Ｍｂ、　〜Ｍｂ
４は、それが所定のタイミングで供給される端子Ｐ　ｉ
、。

Ｐ　Ｌ’ｉｙ　Ｐｇｔｔ　ＰｂＬｊ　”’＋　Ｐｘ４．
　Ｐｒ４．　ＰｇａｐＰｂ４をビット対応で書き込み可
能にするかを制御し、本実施例に従えば、そのハイレベ
ルにより書き込みを許容し、そのローレベルにより書き
込みを禁止制御する。

フレームバッファメモリ１〜４における斯るライトマス
クモードは１本実施例に従えば、ＲＡＳ（ロー・アドレ
ス・ストローブ）信号がローレベルに変化される時にＷ
Ｅ　（ライト・イネーブル）信号がローレベルにされて
いることを条件に指示される。ライトマスクモードでは
、フレームバッファメモリ１〜４における４ビツトのデ
ータ入出力端子Ｐｉα、Ｐｒｃｚ、Ｐｇａ、Ｐｂａのう
ち、どの端子を書き込み可能にするかを設定するために
、ＲＡＳ信号がローレベルに変化されるタイミングでデ
ータ入出力端子Ｐｉα、Ｐｒαｖ　Ｐ　ｇα。

ｐｂαに上記マスクデータＭｉα、ＭｒαｙＭｇα、Ｍ
ｂαが供給される。データバスバッファ１５〜１８によ
るこれらマスクデータＭｉα、Ｍｒα２Ｍｇα、Ｍｂα
の供給タイミングは、メモリタイミングコントローラ４
０からＲＡＳ信号及びＣＡＳ　（カラム・アドレス・ス
トローブ）信号を受けるデータバスバッファ出力コント
ローラ４１が制御する。このようにしてマスクデータが
供給されると、その後フレームバッファメモリ１〜４に
はデータバスバッファ１１〜１４から１６ビツトの描画
データが与えられるが、この供給タイミングはＣＡＳ信
号のローレベルへの変化タイミングに同期され、この同
期制御は上記データバスバッファ出力コントローラ４１
が行う。

例えば、ライトマスクモードの設定に際して上記制御ビ
ットＣ，，Ｃ１がレッドを意味するコードにされると、
４ビツトのマスクデータＭｒ□〜Ｍｒ４だけがハイレベ
ルにされ、その他のマスクデータＭｉ　１〜Ｍｉ４．Ｍ
ｇ１〜Ｍｇ４．．Ｍｂ１〜Ｍｂ４は全てローレベルにさ
れる。これにより、その後にデータバスバッファ１１〜
１４を介して１６ビツトのデータがフレームバッファメ
モリ１〜４に供給されると、レッドに対応する画素デー
タ構成ビットに割り当てられているデータ入出力端子Ｐ
ｒ１．　Ｐ　”ｉｔ　Ｐ　ｒ３．　Ｐ　ｒ’４からの入
力だけが許容され、言い換えるなら、グラフィックコン
トローラ１０のデータ入出力端子り、〜Ｄ８．から出力
される１６ビツトの描画データのうち輝度、グリーン、
及びブルーの成分に対応する画素データ構成ビットの入
力はマスクされ、レッド成分に対応する画素データ構成
ビットだけがそのときの画素アドレスに書き込み可能と
される。

したがって、表示画像の色調を変えたり、特定の色で描
かれている画像成分を消去したりするとき、グラフィッ
クコントローラ１０がそのとき着目する色又は輝度に応
する制御情報Ｃ８，Ｃ工をデコーダ１９に与えると、こ
のデコーダ１９の出力を受けるデータバスバッファ１５
〜１８は、その着目色又は着目輝度以外の画素データ構
成ビットの書き換えを禁止するようにフレームバッファ
メモリ１〜４をマスク制御するためのマスクデータを出
力し、次いで、グラフィックコントローラ１０が当該着
目色をクリアしたり輝度を変えたりするための情報を画
素データ構成ビットを考慮することなくフレー−ムバッ
ファメモリの所望画素アドレスに書き込むことによって
当該着目色又は着目輝度が変化される。このように、所
望の色成分や輝度に着目した描画処理において、１６ビ
ツトに応する４画素データに対する１回の処理を書き込
みサイクルだけで済ませることができるようになる。

ここで上記ライトマスク機能を有するフレームバッファ
メモリ１〜４の一例を説明する。第２図にはフレームバ
ッファメモリ１が代表的に示される。

フレームバッファメモリ１は、図示しない複数のダイナ
ミック型メモリセルをマトリクス配置して成る４個のメ
モリアレイ２０Ａ〜２０Ｄを有する。特に制限されない
が、メモリアレイ２０Ａは輝度に対応する画素データ構
成ビットの格納領域とされ、メモリアレイ２０Ｂはレッ
ドに対応する画素データ構成ビットの格納領域とされ、
そしてメモリアレイ２０Ｃはグリーンに対応する画素デ
ータ構成ビットの格納領域、メモリアレイ２０Ｄはブル
ーに対応する画素データ構成ビットの格納領域とされる
。

上記メモリアレイ２０Ａ〜２０Ｄに含まれる図示しない
メモリセルの選択端子は行毎に図示しないワード線に結
合され、これら図示しないワード線は、ローアドレスデ
コーダ２１から出力される選択信号によって所定の１本
が選択レベルに駆動されるようになっている。また、図
示しないメモリセルのデータ入出力端子が列毎に結合さ
れる図示しないデータ線は、上記カラムアドレスデコー
ダ２２の出力でスイッチ制御されるカラム選択回路２３
Ａ〜２３Ｄを介して、ランダムアクセス用のデータ人出
力バッファ２４Ａ〜２４Ｄに結合される。データ人出力
バッファ２４Ａ〜２４Ｄは、上記データ入出力端子Ｐ　
１１１　Ｐ　ｒｔｔ　２ｇ１＋　Ｐｂ工を介して外部と
インタフェースされる。

上記ローアドレスデコーダ２１及びカラムアドレスデコ
ーダ２２には、グラフィックコントローラ１０のアドレ
ス信号出力端子Ａ、３〜Ａｎから出力されるアドレス信
号を、アドレスマルチプレクサ９によって一時分割出力
されるローアドレス信号とカラムアドレス信号（便宜的
に夫々をＡ０〜Ａｎ７□と記す）が供給されるが、ロー
アドレス信号はローアドレスバッファ２５を経由し、カ
ラムアドレス信号はカラムアドレスバッファ２６を経由
して、夫々時分割で供給される。

上記カラム選択回路２３Ａ〜２３Ｄとは反対側に位置す
る図示しない各データ線の他端部は、４個のメモリアレ
イにおいて選択される１行分のメモリセルデータをパラ
レルにラッチするデータレジスタ２７Ａ〜２７Ｄの入力
端子に結合される。

データレジスタ２７Ａ〜２７Ｄのデータ出力端子に結合
されるデータセレクタ２８Ａ〜２８Ｄは、データレジス
タ２７Ａ〜２７Ｄにパラレルにラッチされたデータを選
択的に所定のビットから順次シリアル出力バッファ２９
Ａ〜２９Ｄに供給する。

シリアル出力バッファ２９Ａ〜２９Ｄは、上記シリアル
出力端子Ｓ　ｌｘｔ　Ｓ　ｒｌｒ　Ｓ　ｇｘｓ　Ｓ　ｂ
ｌを介して外部とインタフェースされる。

上記データセレクタ２８Ａ〜２８Ｄは、メモリアレイ２
０Ａ〜２０Ｄの所定１行のメモリセルデータをデータレ
ジスタ２７Ａ〜２７Ｄに転送する内部データ転送サイク
ルが指示されることに呼応して、カラムアドレス信号を
プリセットデータとして取り込み、上記データレジスタ
２７Ａ〜２７Ｄにラッチされたデータを、このプリセッ
トデータに呼応する列アドレス位置に応じたビットから
、順次シリアルクロック信号ＳＣに同期させてシリアル
出力バッファ２９Ａ〜２９Ｄに与える。即ち、このとき
のプリセットデータとしてのカラムアドレス信号はデー
タレジスタ２７Ａ〜２７Ｄに内部転送されたメモリセル
データの頭出し番地を指定する。

フレームバッファメモリ１における内部タイミング制御
や動作モード制御などのために、ライトマスクコントロ
ーラ３０、書き込みタイミングジェネレータ３１、ＲＡ
Ｓ　（ロー・アドレス・ストローブ）タイミングジェネ
レータ３２、ＣＡＳ（カラム・アドレス・ストローブ）
タイミングジェネレータ３３、ＤＴｌｏＥ　（データト
ランスファ／アウトプットイネーブル）レベル判別回路
３４、読み出しタイミングジェネレータ３５、シリする
クロックジャネレータ３６、及び内部データ転送タイミ
ングジェネレータ３７などが設けられている。

上記ＲＡＳタイミングジェネレータ３２にはＲＡＳ信号
が供給される。ＲＡＳ信号のローレベル期間はチップ選
択期間とみなされ、ＲＡＳタイミングジェネレータ３２
は、特に制限されないが。

そのチップ選択期間に呼応して内部制御信号φ１をアサ
ートし、ローアドレスデコーダ２１などを活性化すると
共に、そのＲＡＳ信号のロウレベルへの変化に同期して
ローアドレス信号をローアドレスバッファ２５に取り込
み制御する。

ＣＡＳタイミングジェネレータ３３にはＣＡＳ信号が供
給される。ＣＡＳタイミングジェネレータ３３は、特に
制限されないが、ＣＡＳ信号のローレベル期間に呼応し
てカラムアドレスデコーダ２２やデータの入出力系を活
性化すると共に、そのＣＡＳ信号のロウレベルへの変化
番こ同期してカラムアドレス信号をカラムアドレスバッ
ファ２６に取り込み制御する。

上記書き込みタイミングジェネレータ３１にはＷＥ　（
ライト・イネーブル）信号が供給される。

ＷＥ倍信号、そのローレベルにより書き込み動作を指示
するが、ＲＡＳ信号がローレベルに変化される時にロー
レベルにされていることによりライトマスクモードを指
示する。ライトマスクモードでは、４ビツトのデータ入
出力端子Ｐｉ工＋ｐｒｔｙＰ　ｇｘｓ　Ｐ　ｂｚのうち
、どの端子を書き込み可能にするかを設定するために、
ＲＡＳ信号降下時のデータ入出力端子Ｐ　ｌｉ＋　Ｐ　
ｒｔ＋　Ｐ　ｇｘｔ　Ｐ　ｂｌに上記マスクデータＭ　
ｉ　□、　Ｍ　ｒ　、　、　Ｍ　ｇ　１．　Ｍ　ｂ　１
を入力する。このマスクデータのビットがハイレベルで
あればその端子は書き込み可能とされ、ローレベルであ
ればその端子は書き込み禁止とされる。

斯るライトマスクモードにおいて、特に制限されないが
、ライトマスクコントローラ３ｏが、ＲＡＳ信号降下時
におけるＷＥ倍信号レベル判定やマスクデータのラッチ
並びにそのレベル判定を行い、その判定結果に従ってデ
ータ入出力バッファ２４Ａ〜２４Ｄの入力動作をディス
エーブルもしくはイネーブルに制御する。尚、第３図に
はライトマスクモードのタイミングが示される。

上記Ｄ　Ｔ１０　Ｅレベル判定回路３４にはＤＴ１０Ｅ
信号が供給される。ＤＴ１０Ｅ信号はそのローレベルに
よりメモリセルデータの読み出し動作を指示するが、Ｒ
ＡＳ信号が降下するタイミングでローレベルであれば内
部データ転送サイクルに入ることを指示し、ＲＡＳ信号
が降下した後にローレベルとされる場合にはデータ入出
力端子Ｐｉ０．Ｐｒ工＋Ｐｇ工、Ｐｂ工を介する通常の
リードサイクルであることを指示する。ＤＴ／○Ｅレベ
ル判定回路３４は、ＲＡＳ信号降下時にＤＴ１０Ｅ信号
がローレベルであることを判定すると、内部データ転送
イネーブル信号φｄｔをアサートする。

これを受ける内部データ転送タイミングジェネレータ３
７は、そのときメモリアレイ２０Ａ〜２０Ｄから読み出
される１行分のメモリセルデータが確定するタイミング
でそれらメモリセルデータをデータレジスタ２７Ａ〜２
７Ｄに内部転送制御すると共に、シリアル出力パッファ
２９Ａ〜２９Ｄを出力可能に制御する。このときデータ
セレクタ３６には外部クロックＣＬＫに基づいて形成さ
れたシリアルクロックＳＣがシリアルクロックジェネレ
ータ３６から供給される。一方、ＤＴ／○Ｅレベル判定
回路３４は、ＲＡＳ信号がローレベルに変化されている
時にＤＴ１０Ｅ信号のローレベルへの変化を検出すると
、読み出しイネーブル信号φｏｅをアサートする。これ
を受ける読み出しタイミングジェネレータ３５は、デー
タ人出力バッファ２４Ａ〜２４Ｄを出力動作可能に制御
して、そのときメモリアレイ２０Ａ〜２０Ｄで選択され
た４ビツトのメモリセルデータを外部に読み出し可能と
する。

尚、その他のフレームバッファメモリ２〜４も第２図と
同様に構成される。

以上のように構成された各フレームバッファメモリ１〜
４に供給されるＲＡＳ信号、ＣＡＳ信号、ＷＥ倍信号Ｄ
Ｔ１０Ｅ信号は、第１図に示されるようにグラフィック
コントローラ１０の制御を受けるメモリタイミングコン
トローラ４ｏから出力される。

また、フレームバッファメモリ１〜４に上記ライトマス
クモードが設定されるとき、第３図にその一例が示され
るように、ＲＡＳ信号の立ち下がり変化に呼応してマス
クデータＭｉ１．Ｍｒ工１Ｍｇ□、Ｍｂｌ、−、Ｍｉ４
．Ｍｒ４．Ｍｇ４．Ｍｂ４をデータバスバッファ１５〜
１８から各フレームバッファメモリ１〜４に供給するタ
イミング制御、並びグラフィックコントローラ１０の出
力端子Ｄ〜Ｄ工、から与えられる画像情報をデータバス
バッファ１１〜１４から各フレームバッファメモリ１〜
４に供給するタイミング制御は、データバスバッファ出
力コントローラ４１が行う。このデータバスバッファ出
力コントローラ４１は、上記ＲＡＳ信号及びＣＡＳ信号
が供給され、ＲＡＳ信号がローレベルに変化するタイミ
ングに同期してデータバスバッファ１５〜１８を出力可
能に制御し、次いでＣＡＳ信号がローレベルに変化する
タイミングに同期してデータバスバッファ１１〜１４を
出力可能に制御する。

次に、ライトマスク機能を利用して画像情報の色調を変
化させる描画動作の一例を説明する。

例えばフレームバッファメモリ１〜４上の所望領域に第
４図に模式的に示されるような８×８ビツトの４フレー
ムが格納されているとする。第４図においてＦｉは輝度
成分の情報フレーム、Ｆｒはレッド成分の情報フレーム
、Ｆｇはグリーン成分の情報フレーム、Ｆｂはブルー成
分の情報フレームである。尚、各情報フレームＦｉ、Ｆ
ｒ、Ｆｇｙ　Ｆｂにおいてハツチングで示される部分が
当該フレームにおける色成分の存在する領域とされ、こ
れら領域のデータビットは「１」、それ以外のデータビ
ットは「０」とされる。

これら４面の情報フレームＦｉ、Ｆｒ、Ｆｇ。

Ｆｂに格納されているデータがビデオ信号ｖｉ。

Ｖｒ、Ｖｇ、Ｖｂとして図示しないＣＲＴデイスプレィ
装置に与えられて合成されたときのカラー画像は第５図
に示される。第５図においてＲはレッド領域、Ｂｋはブ
ラック領域、Ｇｙはグレー領域、Ｍはダークパープルの
ようなマゼンタ領域。

Ｗはホワイト領域とされる。

例えば第５図に示されるようなカラー表示画像からレッ
ド成分を除去する場合、グラフィックコントローラ１０
はレッドを意味する制御ビットＣ０，Ｃ工をデコーダ１
９に与える。これによりデータバスバッファ１６から出
力される４ビツトのマスクデータＭｒ１〜Ｍｒ４だけが
ハイレベルにされ、その他のマスクデータＭ　ｉ　１〜
Ｍｉ４．Ｍｇ、〜Ｍｇ＋＋Ｍｂｘ〜Ｍｂ４は全てローレ
ベルに制御されることになる。この状態でフレームバッ
ファメモリ１〜４にライトマスクモードを設定して１６
ビツトの斯るマスクデータＭｉ１〜Ｍｉ、、Ｍｒ、〜Ｍ
ｒ４．Ｍｇ１〜Ｍｇ４．Ｍｂ、〜Ｍｂ４がフレームバッ
ファメモリ１〜４に与えられると、その後所定のタイミ
ングでデータバスバッファ１１〜１４を介して１６ビツ
トのデータがフレームバッファメモリ１〜４に供給され
たときには、レッド成分に対応する画素データ構成ビッ
トに割り当てられているデータ入出力端子Ｐ　ｒｌ、　
Ｐ　ｒ、、　Ｐ　ｒ、。

Ｐｒ４からの書き込みだけが許容され、言い換えるなら
、グラフィックコントローラ１０のデータ入出力端子Ｄ
０〜Ｄユ、から出力される１６ビツトのデータのうち輝
度、グリーン、及びブルーの成分に杖応する画素データ
構成ビットの書き込みはマスクされ、レッド成分に対応
する画素データ構成ビットだけがそのときの画素アドレ
スに書き込み可能とされる。

したがって、１６ビツトを全てｒＯＪとするデータをグ
ラフィックコントローラ１０のデータ入出力端子Ｄ０〜
Ｄ□、から出力して書き込みを行えば、ライトマスクモ
ードによる１回の書き込み動作で４画素の画素データか
らレッド成分が除去され、斯る書き込みサイクルを１６
回繰り返すことにより８×８画素領域から全てのレッド
成分が除去されて赤みが消された表示画面が得られる。

このようにしてレッド成分が除去された表示画面の状態
は第６図に示される。尚、第６図においてＹはイエロー
領域、Ｂ１はブルー領域、ＬＹはライトイエロー俄域を
示す。

上記実施例によれば以下の作用効果を得るものである。

（１）表示画像の色調を変えたり、特定の色で描かれて
いる画像成分を消去したりするとき、グラフィックコン
トローラ１０がそのとき着目する色又は輝度に応する制
御情報Ｃ，，Ｃ，をデコーダ１９に与えると、このデコ
ーダ１９の出力を受けるデータバスバッファ１５〜１８
は着目色又は着目輝度以外の画素データ構成ビットの書
き換えを禁止するようにフレームバッファメモリ１〜４
をマスク制御するためのマスクデータを出力し、次いで
グラフィックコントローラ１０が当該着目色をクリアし
たり輝度を変えたりするための情報をフレームバッファ
メモリ１〜４の所望画素アドレスに書き込むだけで表示
画面における所望の色調を変化させることができる。

（２）上記作用効果より、従来のように描画対象とされ
るもとの画像情報を読み込み、読み込んだ画像情報に対
して色演算を行って所望の色や輝度を変更し、これによ
って得られたデータを再度フレームバッファメモリに書
き込みという処理を採る必要がないため、表示画面の色
調を所望に変化させたり所望の色で描かれている図形を
消去したりする描画処理の効率化を図ることができる。

（３）特に、１画素データ構成ビットの中の所定１ビツ
トに着目してその他の構成ビットをマスクするようなマ
スクデータを生成可能な構成とすることにより、当該着
目色をクリアしたり輝度を変えたりするための情報を画
素データ構成ビットを考慮することなく一律にディスエ
ーブルビットとして生成することができる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明はそれに限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。

例えば１画素データの構成ビット数やシステムに含まれ
るフレームバッファメモリの数は上記実施例に限定され
ず適宜変更することができる。また、フレーろ、パップ
アメモリはランダムアクセスポートとシリアルポートを
有するデュアルポートＤＲＡＭ　（ダイナミック・ラン
ダム・アクセス・メモリ）に限定されず各種のシングル
ボートＲＡＭによって構成することもできる。この場合
、描画処理はＣＲＴデイスプレィ装置のブランキング期
間を利用したり、サイクルスチール方式で行うことがで
きる。

また、フレームバッファメモリに対するライトマスクモ
ードの設定や当該動作モードを利用して色調を変化させ
たり所望のいろ成分で描かれている図形を消去したりす
る描画処理はグラフィックコントローラが行う場合に限
定されず、汎用的に利用されるようなプロセッサが行う
ようにしてもよい。

また、マスクデータを生成するためのデコーダ及びデー
タバッファあるいはそれらに代替し得る回路をグラフィ
ックコントローラに内蔵させ、当該グラフィックコント
ローラのデータ入出力端子から直接マスクデータを出力
するようにしてもよい。

上記実施例における制御ビットＣ，，Ｃ１のような、描
画制御に際して特定の色又は輝度に呼応する制御情報は
、システム上利用されずに余っているようなアドレス信
号出力端子などを利用して外部与えることもできるが、
そのような制御情報を専用に出力可能な端子を予めグラ
フィックコントローラなどに設けておくことができる。

また、上記実施例では画素データ構成ビットの１つに割
り当てられた３原色の内の１つ又は輝度を選択して色調
を変化可能とする構成としたが、制御情報により直接任
意の色を指定することができるようにしてもよい。この
場合に、制御情報は少なくとも１画素データの構成ビッ
ト数分必要とされる。特にこのようにすれば色調を所望
に変化させるための書き込み処理回数を更に低減するこ
とが可能になる。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＣＲＴデイスプレィ
装置を表示制御するシステムに適用した場合について説
明したが、本発明はそれに限定されるものではなく、液
晶デイスプレィ装置を含むシステムなど各種グラフィッ
クシステムやワークステーションさせらは各種表示コン
トローラやグラフィックコントローラそれ自体にも広く
適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、１画素データの中の所望ビットを選択的にマ
スクして書き込み可能なフレームバッファメモリにおけ
る、そのマスク機能を利用し、画素データの中から所望
の色又は輝度だけを選択的に変更することによって色調
を変化させたり特定の色成分の画像を消去したりするこ
とにより、従来のように描画対象とされるもとの画像情
報を読み込み、読み込んだ画像情報に対して色演算を行
って所望の色や輝度を変更し、これによって得られたデ
ータを再度フレームバッファメモリに書き込みという処
理を採る必要がなくなり、当該着目色をクリアしたり輝
度を変えたりするための情報をフレームバッファメモリ
の所望画素アドレスに書き込むだけでよくなり、これに
よって、所望の色成分の画像を取り除いたり表示画像の
色調を変化させるような描画処理の効率化を図ることが
できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例であるグラフィックシステム
の要部を示すブロック図、 第２図はライトマスク機能を有するフレームバッファメ
モリの一例を示すブロック図、第３図はライトマスクモ
ードの一例を示すタイミングチャート、 第４図は画像情報の一例を色や輝度成分毎に示した説明
図、 第５図は第４図に示される画像情報によって得られる合
成表示画像の説明図、 第６図は第５図の合成表示画像からレッド成分を除去し
た状態を示す説明図である。 １〜４・・・フレームバッファメモリ、５〜８・・・並
列直列変換回路、１０・・・グラフィックコントローラ
、１１〜１８・・・データバスバッファ、１９・・・デ
コーダ、Ｃ０，Ｃ，・・・制御ビット、Ｍｉよ〜Ｍ　ｚ
　４　ｙＭ　ｒｘ　〜Ｍ　ｒＨＭ　ｇｘ〜Ｍ　ｇ４ｔ　
Ｍ　ｂｔ　〜Ｍ　ｂ４−ｗスフデータ、３０・・・ライ
トマスクコントローラ、４０・・・メモリタイミングコ
ントローラ、４１・・・データバスバッファ出力コント
ローラ。 Ｍｌｌ、Ｍｎ、Ｍ（１１，ＭＤＩ ＬｌＯＮＬＪ！

Claims (1)

1. 【特許請求の範囲】 １、複数ビットで１画素データを構成するカラー画像情
   報を、単数若しくは複数画素単位でパラレルに書き込み
   及び読み出し可能であって、画素データの中の所望ビッ
   トを選択的にマスクして書き込み可能なフレームバッフ
   ァメモリと、描画すべきデータとアドレスを生成して上
   記フレームバッファメモリの描画制御を行うと共に、描
   画制御に際して特定の色又は輝度に呼応する制御情報を
   出力可能な描画制御手段と、この描画制御手段から出力
   される制御情報に基づき上記書き込み画素データの所望
   ビットをマスクするためのマスクデータを生成してフレ
   ームバッファメモリに与えるマスク制御手段とを含んで
   成るものであることを特徴とする画像処理システム。 ２、上記フレームバッファメモリは、書き込み動作の開
   始前にデータ入力端子に画素データに対応するビット数
   で与えられるマスクデータのビットが所定のマスクレベ
   ルである場合に当該マスクレベルのビットに対応する画
   素データ構成ビットの書き込み動作をマスク可能にされ
   て成るものであることを特徴とする特許請求の範囲第１
   項記載の画像処理システム。 ３、上記マスク制御手段は、描画制御手段から与えられ
   る制御情報に応じた色又は輝度以外の画素データ構成ビ
   ットに対応するマスクデータビットを所定のマスクレベ
   ルに制御してフレームバッファメモリのデータ入力端子
   に与え、上記制御情報に応する色又は輝度以外の画素デ
   ータ構成ビットに変化を与えないように制御するもので
   あることを特徴とする特許請求の範囲第２項記載の画像
   処理システム。 ４、上記制御情報は、１画素データを構成する複数ビッ
   トの中から所望のビットを指定するためのコード情報で
   あり、上記マスク制御手段は、そのコード情報としての
   制御情報をデコードした結果に基づいてマスク情報を生
   成するものであることを特徴とする特許請求の範囲第３
   項記載の画像処理システム。