JPH0231503B2 - - Google Patents
Info
- Publication number
- JPH0231503B2 JPH0231503B2 JP57170052A JP17005282A JPH0231503B2 JP H0231503 B2 JPH0231503 B2 JP H0231503B2 JP 57170052 A JP57170052 A JP 57170052A JP 17005282 A JP17005282 A JP 17005282A JP H0231503 B2 JPH0231503 B2 JP H0231503B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit element
- circuit
- center
- transistor
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/10—ROM devices comprising bipolar components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
この発明は、直列接続されたトランジスタ・ダ
イオード群を複数個同一チツプ内に集積化する際
に、特性の均一性および対称性を良くするように
配置した半導体集積回路に関するものである。
イオード群を複数個同一チツプ内に集積化する際
に、特性の均一性および対称性を良くするように
配置した半導体集積回路に関するものである。
実使用回路で必要とされる特性の均一性、対称
性を保つために集積回路では、素子の配置が重要
である。
性を保つために集積回路では、素子の配置が重要
である。
この発明は、上記の課題を解決した半導体集積
回路を提供することを目的とするものである。以
下、この発明について説明する。
回路を提供することを目的とするものである。以
下、この発明について説明する。
第１図はこの発明の一実施例を示す回路図で、
４つの同等な回路素子群，，，があり、
各々の特性は均一性、対称性が必要である。各々
の回路素子群〜は、トランジスタが１つQ1，
Q2，Q3，Q4と、同一形状のトランジスタのコレ
クタ・ベースを短絡して構成したダイオードを15
個D1〜D15，D16〜D30，D31〜D45，D46〜D60直列
接続したものから構成される。
４つの同等な回路素子群，，，があり、
各々の特性は均一性、対称性が必要である。各々
の回路素子群〜は、トランジスタが１つQ1，
Q2，Q3，Q4と、同一形状のトランジスタのコレ
クタ・ベースを短絡して構成したダイオードを15
個D1〜D15，D16〜D30，D31〜D45，D46〜D60直列
接続したものから構成される。
第１の回路素子群は、トランジスタQ1およ
びダイオードD1〜D15からなり、C1はコレクタ電
極、B1はベース電極、E1は前記ダイオードD15の
カソード電極であり、第２の回路素子群は、ト
ランジスタQ2およびダイオードD16〜D30からな
り、C2はコレクタ電極、B2はベース電極、E2は
前記ダイオードD30のカソード電極であり、第３
の回路素子群は、トランジスタQ3およびダイ
オードD31〜D45からなり、C3はコレクタ電極、
B3はベース電極、E3は前記ダイオードD45のカソ
ード電極であり、さらに、第４の回路素子群
は、トランジスタQ4およびダイオードD46〜D60
からなり、C4はコレクタ電極、B4はベース電極、
E4は前記ダイオードD60のカソード電極である。
びダイオードD1〜D15からなり、C1はコレクタ電
極、B1はベース電極、E1は前記ダイオードD15の
カソード電極であり、第２の回路素子群は、ト
ランジスタQ2およびダイオードD16〜D30からな
り、C2はコレクタ電極、B2はベース電極、E2は
前記ダイオードD30のカソード電極であり、第３
の回路素子群は、トランジスタQ3およびダイ
オードD31〜D45からなり、C3はコレクタ電極、
B3はベース電極、E3は前記ダイオードD45のカソ
ード電極であり、さらに、第４の回路素子群
は、トランジスタQ4およびダイオードD46〜D60
からなり、C4はコレクタ電極、B4はベース電極、
E4は前記ダイオードD60のカソード電極である。
その接続方法をたとえば第１の回路素子群に
ついて説明すると、トランジスタQ1のエミツタ
が第１のダイオードD1のアノードに接続され、
第１のダイオードD1のカソードが第２のダイオ
ードD2のアノードに接続されるというように、
15個のダイオードが順方向に直列接続される。
ついて説明すると、トランジスタQ1のエミツタ
が第１のダイオードD1のアノードに接続され、
第１のダイオードD1のカソードが第２のダイオ
ードD2のアノードに接続されるというように、
15個のダイオードが順方向に直列接続される。
この発明では、直列接続されたダイオードの順
方向電圧や交流動作特性が４つの回路素子群〜
間で均一である必要がある。また、各々のダイ
オードD1〜D60間を接続する配線抵抗を特性上最
小にする必要がある。各回路素子群〜間の熱
配置の均一性を保つためには、回路素子相互が交
互に並ぶように配線するのが良いが、配線の交叉
のために直列接続の抵抗分が増加する。
方向電圧や交流動作特性が４つの回路素子群〜
間で均一である必要がある。また、各々のダイ
オードD1〜D60間を接続する配線抵抗を特性上最
小にする必要がある。各回路素子群〜間の熱
配置の均一性を保つためには、回路素子相互が交
互に並ぶように配線するのが良いが、配線の交叉
のために直列接続の抵抗分が増加する。
そこで、この発明では、第２図に示すように２
つの回路素子群同士が蛇状模様で並行するように
配置し、残りの２つの回路素子群は、集積回路チ
ツプの中央の線LCに関して対称になるように配
置した。また、これらの回路素子群〜を構成
する各回路素子は、後述するように正方形の分離
帯で囲まれて対称形の形状としている。こうする
ことにより回路素子群同士の対称性が得られ、回
路素子間の配線の最小化が容易になる。
つの回路素子群同士が蛇状模様で並行するように
配置し、残りの２つの回路素子群は、集積回路チ
ツプの中央の線LCに関して対称になるように配
置した。また、これらの回路素子群〜を構成
する各回路素子は、後述するように正方形の分離
帯で囲まれて対称形の形状としている。こうする
ことにより回路素子群同士の対称性が得られ、回
路素子間の配線の最小化が容易になる。
第３図はこの発明の回路素子であるトランジス
タの平面図で、電極１および３がベース電極Ｂ、
電極２がエミツタ電極Ｅ、電極４がコレクタ電極
Ｃである。電極間相互の配置は、中心より電極
１，２，３，４の順になつており、形状は同心円
状が理想的であるが、実用上では多角形状の対称
形で良い。
タの平面図で、電極１および３がベース電極Ｂ、
電極２がエミツタ電極Ｅ、電極４がコレクタ電極
Ｃである。電極間相互の配置は、中心より電極
１，２，３，４の順になつており、形状は同心円
状が理想的であるが、実用上では多角形状の対称
形で良い。
第２図は第３図の回路素子を用いて、第１図の
回路を構成した実施例で、64個の回路素子を８×
８の正方形に配置している。第１、第２の回路素
子群，を、たとえばチツプの左半分に配置
し、第３、第４の回路素子群，をチツプの右
半分に配置している。
回路を構成した実施例で、64個の回路素子を８×
８の正方形に配置している。第１、第２の回路素
子群，を、たとえばチツプの左半分に配置
し、第３、第４の回路素子群，をチツプの右
半分に配置している。
以上説明したように、この発明は、同一形状の
トランジスタをコレクタ・ベースをシヨートして
構成したダイオードを順方向に複数個直列接続し
たダイオード群と、１つの同一形状のトランジス
タのエミツタを前記ダイオード群の最初のアノー
ド端子に接続した回路素子群の偶数群を同一チツ
プ内に有する半導体集積回路であつて、それぞれ
の回路素子群が全体の接続長および配線抵抗が同
一になるような配置とすることにより各回路素子
群の同等位置にある素子のチツプ上における距離
が他の配置方法に比べて近いため、製造上におけ
る特性のばらつきが小さくなることが期待でき
る。また、２つの回路素子群を中央に関して対称
に配置することにより、２つの回路素子群間の特
性の対称性も期待できる。さらに、各トランジス
タの平面形状を中心に関し対称で、中心からベー
ス領域、エミツタ領域、ベース領域、コレクタ領
域を同心円状に配置したので、前記構成と相まつ
てさらに特性の均一化がはかれ、Ｃの外部端子
への接続をするための電極取り出しも容易になる
等の利点がある。
トランジスタをコレクタ・ベースをシヨートして
構成したダイオードを順方向に複数個直列接続し
たダイオード群と、１つの同一形状のトランジス
タのエミツタを前記ダイオード群の最初のアノー
ド端子に接続した回路素子群の偶数群を同一チツ
プ内に有する半導体集積回路であつて、それぞれ
の回路素子群が全体の接続長および配線抵抗が同
一になるような配置とすることにより各回路素子
群の同等位置にある素子のチツプ上における距離
が他の配置方法に比べて近いため、製造上におけ
る特性のばらつきが小さくなることが期待でき
る。また、２つの回路素子群を中央に関して対称
に配置することにより、２つの回路素子群間の特
性の対称性も期待できる。さらに、各トランジス
タの平面形状を中心に関し対称で、中心からベー
ス領域、エミツタ領域、ベース領域、コレクタ領
域を同心円状に配置したので、前記構成と相まつ
てさらに特性の均一化がはかれ、Ｃの外部端子
への接続をするための電極取り出しも容易になる
等の利点がある。
第１図はこの発明の一実施例を示す回路図、第
２図は第１図の実施例における各回路素子の配置
例を示す図、第３図は回路素子の１個の平面形状
を示す図である。 図中、，，，は回路素子群、B1〜B4
はベース電極、C1〜C4はコレクタ電極、E1〜E4
はカソード電極、Q1〜Q4はトランジスタ、D1〜
D60はダイオードである。なお、図中の同一符号
は同一または相当部分を示す。
２図は第１図の実施例における各回路素子の配置
例を示す図、第３図は回路素子の１個の平面形状
を示す図である。 図中、，，，は回路素子群、B1〜B4
はベース電極、C1〜C4はコレクタ電極、E1〜E4
はカソード電極、Q1〜Q4はトランジスタ、D1〜
D60はダイオードである。なお、図中の同一符号
は同一または相当部分を示す。
Claims (1)
- １ 同一形状のトランジスタをコレクタ・ベース
をシヨートして構成したダイオードを順方向に複
数個直列接続したダイオード群と、１つの同一形
状のトランジスタのエミツタを前記ダイオード群
の最初のアノード端子に接続した回路素子群の偶
数群を同一チツプ内に、それぞれの回路素子群が
全体の接続長および配線抵抗が同一となるように
し、かつ対応する回路素子群が前記チツプの中心
に関し対称になるように配置し集積化するととも
に、前記回路素子群を構成する各トランジスタの
平面形状を中心に関し対称で中心からベース領
域、エミツタ領域、ベース領域、コレクタ領域を
同心円状に配置したことを特徴とする半導体集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57170052A JPS5957467A (ja) | 1982-09-27 | 1982-09-27 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57170052A JPS5957467A (ja) | 1982-09-27 | 1982-09-27 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5957467A JPS5957467A (ja) | 1984-04-03 |
| JPH0231503B2 true JPH0231503B2 (ja) | 1990-07-13 |
Family
ID=15897725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57170052A Granted JPS5957467A (ja) | 1982-09-27 | 1982-09-27 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5957467A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4000651B2 (ja) | 1998-01-19 | 2007-10-31 | トヨタ自動車株式会社 | 燃料電池用セパレータの製造方法 |
-
1982
- 1982-09-27 JP JP57170052A patent/JPS5957467A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5957467A (ja) | 1984-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3947255B2 (ja) | 複数のサブモジュールを有するパワー半導体モジュール | |
| JPS59172250A (ja) | 万能配列体 | |
| US20190296014A1 (en) | Circuit Arrangement, Redistribution Board, Module and Method of Fabricating a Half-Bridge Circuit | |
| CN104769708A (zh) | 半导体装置 | |
| JPH02177345A (ja) | 半導体集積回路装置 | |
| US3733690A (en) | Double junction read only memory and process of manufacture | |
| CN107845582A (zh) | 半导体封装体及其制造方法 | |
| US4748488A (en) | Master-slice-type semiconductor integrated circuit device | |
| JPH0525392B2 (ja) | ||
| EP0111166A1 (en) | Gate turn-off thyristor | |
| CA1102009A (en) | Integrated circuit layout utilizing separated active circuit and wiring regions | |
| US4599636A (en) | Two terminal axial lead suppressor and diode bridge device | |
| JPH0231503B2 (ja) | ||
| JPH01107549A (ja) | 半導体集積回路装置 | |
| CN111883552B (zh) | 一种集成式led芯片模组及其制作、测试、切割方法 | |
| JPS5999769A (ja) | 半導体装置 | |
| JPS63275141A (ja) | 個性化可能な半導体チップ | |
| US4605949A (en) | Semiconductor device with interdigitated electrodes | |
| US4059810A (en) | Resin-encased microelectronic module | |
| JPH0556863B2 (ja) | ||
| CN213988923U (zh) | 一种磁电阻模块及磁传感器 | |
| JPS6041261A (ja) | 半導体パワ−部品及びその製造方法 | |
| JPH02130954A (ja) | 逆阻止形トランジスタモジュール | |
| JPH05251671A (ja) | ゲートアレイ方式の半導体集積回路装置 | |
| JPH0750703B2 (ja) | 半導体装置 |