JPS5957467A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS5957467A JPS5957467A JP57170052A JP17005282A JPS5957467A JP S5957467 A JPS5957467 A JP S5957467A JP 57170052 A JP57170052 A JP 57170052A JP 17005282 A JP17005282 A JP 17005282A JP S5957467 A JPS5957467 A JP S5957467A
- Authority
- JP
- Japan
- Prior art keywords
- circuit element
- transistor
- circuit
- diodes
- element group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000000034 method Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/10—ROM devices comprising bipolar components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、直列接続されたトランジスタ・ダイオード
Ｉノン複数個同−チッブ内に集積化−［る際に、特性の
均一性および対称性な良（するように配置した半導体集
積回路に関す之）ものである。
Ｉノン複数個同−チッブ内に集積化−［る際に、特性の
均一性および対称性な良（するように配置した半導体集
積回路に関す之）ものである。
実使用回路で必要どされる特性の均一性、対称性を保つ
ために集積回路では、素子の配置が重要である。
ために集積回路では、素子の配置が重要である。
この発明は、上記０）８題を解決した半導体集積回路を
提供することを目的と′１′るものである。以下、この
発明について説明する。
提供することを目的と′１′るものである。以下、この
発明について説明する。
第１図はこの発明の一実施例ケ示す回路図で。
４つの同等な回路素子群１． Ｉｔ、 ＩＩＩ、
ＩＶがあり、各々の特性は均一性、対称性が必要である
。６六の回路素子群１〜■は、トランジスタが１つ（Ｑ
ｌ。
ＩＶがあり、各々の特性は均一性、対称性が必要である
。６六の回路素子群１〜■は、トランジスタが１つ（Ｑ
ｌ。
Ｑｚ、Ｑ３ＬＱ４ ）と、同一形状のトランジスタのコ
レクタ・ベースを短絡して構成したタイオードを１５個
（Ｄ、 〜Ｄ＋ｓ−Ｄ＋ａ 〜Ｄｓｏ、Ｄｓｔ〜Ｄ４Ｓ
ｗＤ４６〜Ｄｅｏ ）直列接続したものから構成される
。
レクタ・ベースを短絡して構成したタイオードを１５個
（Ｄ、 〜Ｄ＋ｓ−Ｄ＋ａ 〜Ｄｓｏ、Ｄｓｔ〜Ｄ４Ｓ
ｗＤ４６〜Ｄｅｏ ）直列接続したものから構成される
。
第１の回路素子群■は、トランジスタＱ、およびダイオ
ードＤ１〜Ｄ４かもなり、０１はコレクタ電極、Ｂ、ｉ
ｔ、ベースｔｉＴ、極、Ｅ、は前記ダイオード０１５の
カン−１”ｉｉ口執であり、；［−２の回路素子群■は
、トランジスタｌＪ２；１６よびダイオードＤ１．〜Ｄ
３゜からなり、Ｃ２けコレクタ１＆＋極、Ｂ２はベース
電極、Ｅ２は前記グイ側−ドＤ３０のカソード１１Ｌ極
であり、ε１）３り回路素子１ｉｆＩＩ口よ１、トラン
ジスタＱ３およびダイオ−ドｌ）１．〜Ｉ）４．からな
り、Ｃ３はコレクタ′巾−極、１３．はベース？１ｔ％
、Ｅ、は前記ダイオードＤ４．のカソード１１ｆ１極で
あり、さらに、第４の回路素子群■は、トランジスタＱ
、およびダイオードｏ４．〜Ｄ６１１からなり、Ｃ４は
フレフタ電極、Ｂ４はベース°＋ｉｆ、 極、Ｅ４は前
記タイオードＬ）６ｏのカソード’Ｉｆ、 ４Ｉ！ｌｊ
である。
ードＤ１〜Ｄ４かもなり、０１はコレクタ電極、Ｂ、ｉ
ｔ、ベースｔｉＴ、極、Ｅ、は前記ダイオード０１５の
カン−１”ｉｉ口執であり、；［−２の回路素子群■は
、トランジスタｌＪ２；１６よびダイオードＤ１．〜Ｄ
３゜からなり、Ｃ２けコレクタ１＆＋極、Ｂ２はベース
電極、Ｅ２は前記グイ側−ドＤ３０のカソード１１Ｌ極
であり、ε１）３り回路素子１ｉｆＩＩ口よ１、トラン
ジスタＱ３およびダイオ−ドｌ）１．〜Ｉ）４．からな
り、Ｃ３はコレクタ′巾−極、１３．はベース？１ｔ％
、Ｅ、は前記ダイオードＤ４．のカソード１１ｆ１極で
あり、さらに、第４の回路素子群■は、トランジスタＱ
、およびダイオードｏ４．〜Ｄ６１１からなり、Ｃ４は
フレフタ電極、Ｂ４はベース°＋ｉｆ、 極、Ｅ４は前
記タイオードＬ）６ｏのカソード’Ｉｆ、 ４Ｉ！ｌｊ
である。
その接続方法をたとえは第１の回路素子群ｌについて説
明すると、トランジスタＱ１のエミッタが第１σ）夕゛
イオー＋：０．のアノードに接続され、第１のダイオ−
ドＤ−１のカソードが第２のダイオードＤ２の１ノード
に接続されるというように、１５個のダイオードが１直
方向に直列接続される。
明すると、トランジスタＱ１のエミッタが第１σ）夕゛
イオー＋：０．のアノードに接続され、第１のダイオ−
ドＤ−１のカソードが第２のダイオードＤ２の１ノード
に接続されるというように、１５個のダイオードが１直
方向に直列接続される。
この発明では、直列接続されたダイオードの順方向電圧
や交流動作特性が４つの回路素子群１〜■間で均一であ
る必要がある１、また、各々のダイオードＤ、〜Ｄａｏ
Ｍを接続する配線抵抗を特性上最小にする必要がある。
や交流動作特性が４つの回路素子群１〜■間で均一であ
る必要がある１、また、各々のダイオードＤ、〜Ｄａｏ
Ｍを接続する配線抵抗を特性上最小にする必要がある。
各回路素子群１〜■間の熱配置の均一性を保つ１こめに
は、回路素子相互が交互に並ぶように配線するのが良い
が、配線の又又のために直列接続の抵抗分が増加する。
は、回路素子相互が交互に並ぶように配線するのが良い
が、配線の又又のために直列接続の抵抗分が増加する。
。
そこで、この発明では、第２図に示１゛よ５に２つの回
路素子群同士が蛇状模様で並行′１″ろように配置し、
残りの２つの回路素子群は、集積回路チツノの中央の線
ＬＣに関して対称になる。−１：５に配置した。また、
これらの回路素子群Ｉ〜■を恰成する各回路素子は、後
述−「るように正方形の分離帯で囲まれ℃対称形の形状
としている。こうすることにより回路素子群同士の対称
性が得られ、回路素子間の配線の最小化が容易に１よる
。
路素子群同士が蛇状模様で並行′１″ろように配置し、
残りの２つの回路素子群は、集積回路チツノの中央の線
ＬＣに関して対称になる。−１：５に配置した。また、
これらの回路素子群Ｉ〜■を恰成する各回路素子は、後
述−「るように正方形の分離帯で囲まれ℃対称形の形状
としている。こうすることにより回路素子群同士の対称
性が得られ、回路素子間の配線の最小化が容易に１よる
。
第３図はこの発明の回路素子であシ）トランジスタの平
面図で、電極１および３がベース電＠日、電極２がエミ
ッタ電極Ｅ、電極４がコレクタ１１１１極Ｃである。電
極間相互の配置は、中心より電極１゜２、 ３． ４の
ｊＷ（になっており、形状は同心円状が理想的でＡｓ
Ｚ）が、実用−ヒでは多角形状の対称形で良い。
面図で、電極１および３がベース電＠日、電極２がエミ
ッタ電極Ｅ、電極４がコレクタ１１１１極Ｃである。電
極間相互の配置は、中心より電極１゜２、 ３． ４の
ｊＷ（になっており、形状は同心円状が理想的でＡｓ
Ｚ）が、実用−ヒでは多角形状の対称形で良い。
第２図は第３図の回路素子を用いて、第１図の回路を４
１”Ｙ成した実施レリで、６４個の回路素子′？：８×
８の正方形に配置〜している。第１．第２の回路素子群
！、ｌｌ＆、たとえばチップの左半分に配置し、第３．
■４０回路素子群１１１．ＩＶ欠チップの右半分にｒ１
１１置してい４）。
１”Ｙ成した実施レリで、６４個の回路素子′？：８×
８の正方形に配置〜している。第１．第２の回路素子群
！、ｌｌ＆、たとえばチップの左半分に配置し、第３．
■４０回路素子群１１１．ＩＶ欠チップの右半分にｒ１
１１置してい４）。
μｌ Ｎ＋？、明したように、この発明は、第２図の配
置ｉ？とすることにより各回路素子群の同等位置にあ７
）素子のチップ上における距離が他の配置方法に比べて
近いため、製造上における特性のばらつきが小さくＩ、
（ることが期待できる。また、２つの回路素子群１〜■
に関して対称に配ｔｆることにより、２つの回路素子群
間の特性の対称性も期待できる。さらに、ＩＣの外部端
子への接続ｔｊｒ：ｆるための１「、極取り出しも容易
になる等の利点がある。
置ｉ？とすることにより各回路素子群の同等位置にあ７
）素子のチップ上における距離が他の配置方法に比べて
近いため、製造上における特性のばらつきが小さくＩ、
（ることが期待できる。また、２つの回路素子群１〜■
に関して対称に配ｔｆることにより、２つの回路素子群
間の特性の対称性も期待できる。さらに、ＩＣの外部端
子への接続ｔｊｒ：ｆるための１「、極取り出しも容易
になる等の利点がある。
第１図はこの発明の一実施例を示す回路図、第２図は第
１図の実施例におけろ各回路素子の配１ｉ？を例を示−
｛−図、第３図は回路素子の１個の平面形状を示す図で
ある。 図中、Ｉ，Ｉ，Ｉｎ， ■は回路素子群、［１，〜Ｂ
４はベース電極、Ｃ，〜Ｃ，４ｊ．コレクタ電極、Ｅ，
〜Ｅ４はカソード電極、Ｑ，〜Ｑ４はトランジスタ、Ｄ
，〜ｏｅｏはタイオードであイ）。なお、図中の同一符
号は同一または相当部分ケ示す。 代理人 葛野信一 （外１名） 干粘°、補正淋 （自発） 特許１）長官殿 １ ・ＩＧ ｆ’ｌの表ボ ｆ１１Ｇｉｆ！昭５
７−１７００５２号２ 発明の名（ｊ、 半導体
集積回路：（、浦ＩＩ＾すると ・Ｉｔｆ’ｌどの関係 ｆ旨ＩＦ、Ｉｌ＋、願人ｆ
ｉ 所 重工；〔都「・代ＩＩＩ区九の内−
１’ｌ＋２計３シＣ−名 （６、（（ｉ０］） 、
’菱市機株式会ト１代表８片１１＋ ｆ：残部 ４、代理人 １１、所 重工；ミ都ｒ’ｒ（ｌ１１区丸０内
ｔ１″１１２洛：３′／；５、補［１の対象 明細占の）持８１請求のｒ沌囲のＡ閉 ６、補１１°の内容 明細１１４の！１．’ｒ詐請求の面間を別紙のように補
ｉ１−する。 以 １− ２．１丁＋！’ｌ請求のｆｌｌｊ囲 （１）回・形状のトランジスタをコレクタΦベースをシ
ョートして構成したダイオードを１■方向にネむ殻個直
列接続したダイオード群と、１つの同一形状のトランジ
スタのエミッタを１！１１記ダイオード１’ｆの最初の
アノード端子に接続した回路素子１１′４の偶数ｌｉＹ
を同一チップ内に、それぞれの回路素子群が全体の接続
長赴尤囚配級犯皿が同一・となる゛ようにし、かつ対１
ｄ“・１、する回路素イア１’ｆが前記デツプの中心に
関し対称になるように配ｊｊ’ＪシｉＪ積化したことを
！Ｌ’＋徴とする半導体集積回路。 （２）回路素子群を構成する各トランジスタのｙ面形状
は中心に関し対称で中心からベース領域。 エミッタ領域、ペース領域、コレクタ領域が同心固状に
配「１されていることを特徴とする特許請求の１屯囲第
（１）ＪＲ記載の半導体４．１４精回路。
１図の実施例におけろ各回路素子の配１ｉ？を例を示−
｛−図、第３図は回路素子の１個の平面形状を示す図で
ある。 図中、Ｉ，Ｉ，Ｉｎ， ■は回路素子群、［１，〜Ｂ
４はベース電極、Ｃ，〜Ｃ，４ｊ．コレクタ電極、Ｅ，
〜Ｅ４はカソード電極、Ｑ，〜Ｑ４はトランジスタ、Ｄ
，〜ｏｅｏはタイオードであイ）。なお、図中の同一符
号は同一または相当部分ケ示す。 代理人 葛野信一 （外１名） 干粘°、補正淋 （自発） 特許１）長官殿 １ ・ＩＧ ｆ’ｌの表ボ ｆ１１Ｇｉｆ！昭５
７−１７００５２号２ 発明の名（ｊ、 半導体
集積回路：（、浦ＩＩ＾すると ・Ｉｔｆ’ｌどの関係 ｆ旨ＩＦ、Ｉｌ＋、願人ｆ
ｉ 所 重工；〔都「・代ＩＩＩ区九の内−
１’ｌ＋２計３シＣ−名 （６、（（ｉ０］） 、
’菱市機株式会ト１代表８片１１＋ ｆ：残部 ４、代理人 １１、所 重工；ミ都ｒ’ｒ（ｌ１１区丸０内
ｔ１″１１２洛：３′／；５、補［１の対象 明細占の）持８１請求のｒ沌囲のＡ閉 ６、補１１°の内容 明細１１４の！１．’ｒ詐請求の面間を別紙のように補
ｉ１−する。 以 １− ２．１丁＋！’ｌ請求のｆｌｌｊ囲 （１）回・形状のトランジスタをコレクタΦベースをシ
ョートして構成したダイオードを１■方向にネむ殻個直
列接続したダイオード群と、１つの同一形状のトランジ
スタのエミッタを１！１１記ダイオード１’ｆの最初の
アノード端子に接続した回路素子１１′４の偶数ｌｉＹ
を同一チップ内に、それぞれの回路素子群が全体の接続
長赴尤囚配級犯皿が同一・となる゛ようにし、かつ対１
ｄ“・１、する回路素イア１’ｆが前記デツプの中心に
関し対称になるように配ｊｊ’ＪシｉＪ積化したことを
！Ｌ’＋徴とする半導体集積回路。 （２）回路素子群を構成する各トランジスタのｙ面形状
は中心に関し対称で中心からベース領域。 エミッタ領域、ペース領域、コレクタ領域が同心固状に
配「１されていることを特徴とする特許請求の１屯囲第
（１）ＪＲ記載の半導体４．１４精回路。
Claims (2)
- （１） 同一形状のトランジスタをコレクタ・゛ベー
スをショートして第１グ成したダイオードを１＠方向に
複数個直列接続したタ′イオード群と、１つの同一形状
のトランジスタのエミッタを前記ダイオード群の最初の
７ノード端子に接続した回路素子群の偶数群を同一チッ
プ内に、それぞれの回路素子群が全体の接続長が同一と
なＺ）ようにし、かつ対応丁／、）回路素子群が前記チ
ップの中心に関し対称にＩぶるように配置し集積化した
ことｔ％徴とする半導体集積回路。 - （２） 回路素子群を構成する各トランジスタの平面
形状は中心に関し対称で中心からベース領域。 エミッタ領域、ベース領域、コレクタ領域が同心円状に
配置されていることを特徴とする特許請求の範囲第（１
）項記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57170052A JPS5957467A (ja) | 1982-09-27 | 1982-09-27 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57170052A JPS5957467A (ja) | 1982-09-27 | 1982-09-27 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5957467A true JPS5957467A (ja) | 1984-04-03 |
| JPH0231503B2 JPH0231503B2 (ja) | 1990-07-13 |
Family
ID=15897725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57170052A Granted JPS5957467A (ja) | 1982-09-27 | 1982-09-27 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5957467A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7172830B2 (en) | 1998-01-19 | 2007-02-06 | Toyota Jidosha Kabushiki Kaisha | Separator for fuel cell and manufacturing method for the same |
-
1982
- 1982-09-27 JP JP57170052A patent/JPS5957467A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7172830B2 (en) | 1998-01-19 | 2007-02-06 | Toyota Jidosha Kabushiki Kaisha | Separator for fuel cell and manufacturing method for the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0231503B2 (ja) | 1990-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4513167A (en) | Arrays of polarized energy-generating elements | |
| US9876005B2 (en) | SCRS with checker board layouts | |
| US2598677A (en) | Multicathode glow discharge device | |
| EP0388180A1 (en) | Semiconductor device having protection circuit | |
| JPS6393126A (ja) | 半導体装置 | |
| US10873267B2 (en) | Three-phase switching unit | |
| US4241360A (en) | Series capacitor voltage multiplier circuit with top connected rectifiers | |
| US4125740A (en) | Resin-encased microelectronic module | |
| JPS5957467A (ja) | 半導体集積回路 | |
| US20180191272A1 (en) | Three-phase switch architecture | |
| JPH0325092B2 (ja) | ||
| US4059810A (en) | Resin-encased microelectronic module | |
| JP2824329B2 (ja) | 可変容量ダイオード装置 | |
| TWI831473B (zh) | 半導體裝置及其布局方法 | |
| US20180145199A1 (en) | Solar module with central interconnection | |
| JP2993535B2 (ja) | 受光素子 | |
| US20160254401A1 (en) | Assembly of photo-voltaic cells | |
| JPS62269360A (ja) | 高周波半導体装置 | |
| JP2017225235A (ja) | 単相インバータ装置 | |
| JPS59953A (ja) | Ｍｏｓ形半導体集積回路 | |
| JPH0556863B2 (ja) | ||
| JPH01137615A (ja) | コンデンサの直並列続方法 | |
| CN114156258A (zh) | 一种半桥型功率模块 | |
| JPS5837960A (ja) | 半導体装置 | |
| SU474932A1 (ru) | Способ делени аналогового сигнала |