JPH0325092B2 - - Google Patents
Info
- Publication number
- JPH0325092B2 JPH0325092B2 JP60005633A JP563385A JPH0325092B2 JP H0325092 B2 JPH0325092 B2 JP H0325092B2 JP 60005633 A JP60005633 A JP 60005633A JP 563385 A JP563385 A JP 563385A JP H0325092 B2 JPH0325092 B2 JP H0325092B2
- Authority
- JP
- Japan
- Prior art keywords
- ring oscillator
- terminal
- voltage divider
- integrated semiconductor
- semiconductor circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 238000005516 engineering process Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 2
- 230000001143 conditioned effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、リング発振器を有する集積半導体回
路であつて、電流供給に関して並列に接続されて
いるリング発振器のインバータセルが共通にその
１つの電流供給端子で１つの設定可能な抵抗を介
して電流供給にあずかる供給電位と接続されてい
ることによつて、リング発振器の周波数がリング
発振器の作動電流を介して設定可能である集積半
導体回路に関し、さらに具体的にいえば、特に
I2L技術で構成されたリング発振器を対象として
いる。
路であつて、電流供給に関して並列に接続されて
いるリング発振器のインバータセルが共通にその
１つの電流供給端子で１つの設定可能な抵抗を介
して電流供給にあずかる供給電位と接続されてい
ることによつて、リング発振器の周波数がリング
発振器の作動電流を介して設定可能である集積半
導体回路に関し、さらに具体的にいえば、特に
I2L技術で構成されたリング発振器を対象として
いる。
I2Lリング発振器において、またバイポーラ技
術で実現された他のリング発振器において、発振
器から供給される周波数が作動電流の大きさに関
係することは知られている。すなわち発振器の全
作動電流、従つてまたリング発振器の個々の、互
いに等しい、セルの供給電流の設定により発振器
周波数に影響を与えることができる。この事実は
たとえば米国特許第4079338号明細書に記載され
ているI2Lリング発振器を有する集積半導体回路
に利用されている。
術で実現された他のリング発振器において、発振
器から供給される周波数が作動電流の大きさに関
係することは知られている。すなわち発振器の全
作動電流、従つてまたリング発振器の個々の、互
いに等しい、セルの供給電流の設定により発振器
周波数に影響を与えることができる。この事実は
たとえば米国特許第4079338号明細書に記載され
ているI2Lリング発振器を有する集積半導体回路
に利用されている。
さて、周波数精度および周波数の温度に対する
安定性に関して確実に機能するように回路を構成
することが望ましい。たとえば、このことは水晶
またはセラミツクス振動子を接続することにより
達成することができる。しかし、発振器を集積モ
ジユール上で等化したい場合には、これまで第３
図により詳細に説明される方法のみが利用可能で
ある。この方法は確かに外部回路の必要性をなく
す。しかし、この方法では集積回路が設けられる
半導体チツプ内の等化回路に比較的大きな面積が
必要とされる。
安定性に関して確実に機能するように回路を構成
することが望ましい。たとえば、このことは水晶
またはセラミツクス振動子を接続することにより
達成することができる。しかし、発振器を集積モ
ジユール上で等化したい場合には、これまで第３
図により詳細に説明される方法のみが利用可能で
ある。この方法は確かに外部回路の必要性をなく
す。しかし、この方法では集積回路が設けられる
半導体チツプ内の等化回路に比較的大きな面積が
必要とされる。
本発明の目的は、このような発振器回路をその
所要面積の減少のために等化回路の所要面積に関
して改良すること、さらに、発振器の作動への温
度の影響が無視し得るように減ぜられること、ま
た供給電圧にほぼ無関係であることが保証される
ようにすることにある。
所要面積の減少のために等化回路の所要面積に関
して改良すること、さらに、発振器の作動への温
度の影響が無視し得るように減ぜられること、ま
た供給電圧にほぼ無関係であることが保証される
ようにすることにある。
上述の目的を達成するため、本発明によれば、
冒頭に記載した種類の集積半導体回路において、
設定可能な抵抗が複数個の直列に接続された抵抗
から形成された１つの分圧器により形成されてお
り、この分圧器がその一方の終端端子で互いに同
一の仕方でリング発振器を形成するインバータセ
ルの一方の電流供給端子と１つの外部印加可能な
電極とに接続されており、他方、この終端端子か
らの間隔が増大する方向に数えて、分圧器の各奇
数番目の別の端子は同じく集積回路の各１つの別
の外部印加可能な電極に接続されており、またさ
らに各１つのダイオードを介してその両隣接端子
に接続されており、この接続のためにこれらの接
続ダイオードの正極が当該の奇数番目の端子に、
またその負極が分圧器の偶数番目の両隣接端子の
各１つに接続されている。
冒頭に記載した種類の集積半導体回路において、
設定可能な抵抗が複数個の直列に接続された抵抗
から形成された１つの分圧器により形成されてお
り、この分圧器がその一方の終端端子で互いに同
一の仕方でリング発振器を形成するインバータセ
ルの一方の電流供給端子と１つの外部印加可能な
電極とに接続されており、他方、この終端端子か
らの間隔が増大する方向に数えて、分圧器の各奇
数番目の別の端子は同じく集積回路の各１つの別
の外部印加可能な電極に接続されており、またさ
らに各１つのダイオードを介してその両隣接端子
に接続されており、この接続のためにこれらの接
続ダイオードの正極が当該の奇数番目の端子に、
またその負極が分圧器の偶数番目の両隣接端子の
各１つに接続されている。
本発明の実施の際の経験によれば、１つのI2L
リング発振器を使用し、またその供給電圧が通常
の値（すなわち約2.5V）である場合、後述する
第１図に示されているように一般に３つの追加的
電極と４つの前記の仕方で接続されたダイオード
とで十分である。それに対して前記の以前の方法
では確かにダイオードは必要とされないが、５つ
の外部印加可能な電極が必要とされ、さらに前記
ダイオードの各々の代わりに１つの断路可能な導
電接続が必要とされる。
リング発振器を使用し、またその供給電圧が通常
の値（すなわち約2.5V）である場合、後述する
第１図に示されているように一般に３つの追加的
電極と４つの前記の仕方で接続されたダイオード
とで十分である。それに対して前記の以前の方法
では確かにダイオードは必要とされないが、５つ
の外部印加可能な電極が必要とされ、さらに前記
ダイオードの各々の代わりに１つの断路可能な導
電接続が必要とされる。
特に本発明では発振器周波数への温度の影響を
抑制するため、供給電位USを導く集積回路の端
子は第１図に示されている仕方で分圧器に接続さ
れ、さらに回路の基準電位に接続されている。
抑制するため、供給電位USを導く集積回路の端
子は第１図に示されている仕方で分圧器に接続さ
れ、さらに回路の基準電位に接続されている。
最後に、分圧器を形成する抵抗がその抵抗値を
相異なる値に選定されていることは好ましい。こ
のことはもちろん第３図に示されている方法に対
してもあてはまる。前記電極の１つと接続されて
いる接続点のうち最終の接続点を供給電位と接続
する終端抵抗を例外として、分圧器の接続点の間
に位置する抵抗が２進の重みづけをされているこ
とは最も好ましい。その場合、リング発振器の電
流入力端に接続されている抵抗は最高の抵抗値を
有し、他方リング発振器からの間隔の増大ととも
に抵抗値は２進基本値まで減少する。このことは
第３図でも第１図でも同様である。
相異なる値に選定されていることは好ましい。こ
のことはもちろん第３図に示されている方法に対
してもあてはまる。前記電極の１つと接続されて
いる接続点のうち最終の接続点を供給電位と接続
する終端抵抗を例外として、分圧器の接続点の間
に位置する抵抗が２進の重みづけをされているこ
とは最も好ましい。その場合、リング発振器の電
流入力端に接続されている抵抗は最高の抵抗値を
有し、他方リング発振器からの間隔の増大ととも
に抵抗値は２進基本値まで減少する。このことは
第３図でも第１図でも同様である。
これまでは、水晶またはセラミツクス発振器の
前記接続を別として、第３図に示されている方法
のみが利用された。本発明によれば、リング発振
器ROのインバータセルの電流端子と供給電位US
の端子との間の接続を形成する設定可能な抵抗と
して分圧器が用いられる。リング発振器ROに接
続されている終端端子ａ１も、２進重みづけされ
た抵抗１，２，３，４と供給電位USの端子に接
続されている終端抵抗とから成る分圧器STの中
間端子ａ２，ａ３，ａ４およびａ５の各々も各１
つの導線を介して各１の外部印加可能な電極ｅ１
またはｅ２，ｅ３，ｅ４およびｅ５と接続されて
いる。さらに、これらの電極ｅ１，ｅ２，ｅ３，
ｅ４およびｅ５の各２つの隣接電極の間に各１つ
の断路可能な接続ｖが接続されている。
前記接続を別として、第３図に示されている方法
のみが利用された。本発明によれば、リング発振
器ROのインバータセルの電流端子と供給電位US
の端子との間の接続を形成する設定可能な抵抗と
して分圧器が用いられる。リング発振器ROに接
続されている終端端子ａ１も、２進重みづけされ
た抵抗１，２，３，４と供給電位USの端子に接
続されている終端抵抗とから成る分圧器STの中
間端子ａ２，ａ３，ａ４およびａ５の各々も各１
つの導線を介して各１の外部印加可能な電極ｅ１
またはｅ２，ｅ３，ｅ４およびｅ５と接続されて
いる。さらに、これらの電極ｅ１，ｅ２，ｅ３，
ｅ４およびｅ５の各２つの隣接電極の間に各１つ
の断路可能な接続ｖが接続されている。
これらの横断接続ｖのすべての完全な状態では
発振器電流はその最高値を有する。なぜならば、
分圧器STのうちUSに接続されている終端抵抗の
みが、他のすべての抵抗の短絡の結果として、発
振器電流の制限に有効にあずかるからである。い
ま断路可能な接続ｖのいずれか１つが破壊される
と、この接続ｖにより橋絡されていた分圧器ST
の抵抗が発振器ROの電流供給回路に直列に接続
され、発振器電流はこの抵抗の抵抗値に応じて減
ぜられ、従つてまた発振器周波数が相応の仕方で
減ぜられる。分圧器STの個々の抵抗１ないし４
を橋絡しておりまた通常の仕方で溶融ヒユーズ
（可溶リンク）として構成されている横断接続ｖ
の断路のためには、分圧器の当該の抵抗、従つて
またそれを橋絡する横断接続ｖ、に対応づけられ
ている両電極、すなわち抵抗では電極e〓、および
e〓+1が用いられる。抵抗１〜４に対して行なわれ
ている重みづけの目的は容易に理解されよう。
発振器電流はその最高値を有する。なぜならば、
分圧器STのうちUSに接続されている終端抵抗の
みが、他のすべての抵抗の短絡の結果として、発
振器電流の制限に有効にあずかるからである。い
ま断路可能な接続ｖのいずれか１つが破壊される
と、この接続ｖにより橋絡されていた分圧器ST
の抵抗が発振器ROの電流供給回路に直列に接続
され、発振器電流はこの抵抗の抵抗値に応じて減
ぜられ、従つてまた発振器周波数が相応の仕方で
減ぜられる。分圧器STの個々の抵抗１ないし４
を橋絡しておりまた通常の仕方で溶融ヒユーズ
（可溶リンク）として構成されている横断接続ｖ
の断路のためには、分圧器の当該の抵抗、従つて
またそれを橋絡する横断接続ｖ、に対応づけられ
ている両電極、すなわち抵抗では電極e〓、および
e〓+1が用いられる。抵抗１〜４に対して行なわれ
ている重みづけの目的は容易に理解されよう。
第１図に示されている本発明の実施例では同じ
く、分圧器STを供給電位USへの接続と共に形成
する４つの抵抗１〜４が設けられている。しか
し、３つの外部印加可能な電極、すなわち第３図
中の電極ｅ１，ｅ３およびｅ５に相応する電極ｅ
１，ｅ３およびｅ５のみが必要とされる。すなわ
ち、本発明によれば、電極ｅ１はリング発振器
ROと直接に接続されている分圧器STの終端端子
ａ１に、従つてまた終端抵抗１に接続されてい
る。電極ｅ３は分圧器の抵抗２と抵抗３との間に
位置する中間端子ａ３に、また電極ｅ５は抵抗４
と供給電位USに通ずる終端抵抗との間に位置す
る中間端子ａ５に接続されている。さらに、外部
印加可能な電極ｅ１とｅ３との間およびｅ３とｅ
５との間に接続されている分圧器の抵抗、すなわ
ち抵抗１、抵抗２、抵抗３および抵抗４はそれぞ
れ１つのダイオードにより橋絡されている。その
際、本発明によれば、奇数番目の各抵抗は（電位
USに接続されている終端抵抗すなわち第１図に
示されている実施例では終端抵抗対RV１および
RV２を例外として）、正極で当該の抵抗（すな
わち抵抗１、抵抗３）のそれぞれ低いほうの番号
の端子に、また負極でそれぞれ高いほうの番号の
端子に接続されているそれぞれ１つのダイオード
Ｄにより橋絡されている。また偶数番目の各抵抗
は、正極で当該の抵抗（すなわち抵抗２、抵抗
４）のそれぞれ高いほうの番号の端子に、また負
極でそれぞれ低いほうの番号の端子に接続されて
いるそれぞれ１つのダイオードD*により橋絡さ
れている。一般に橋絡ダイオードはその特性に関
して完全に一致しており、ダイオードＤとダイオ
ードD*との間に特性上の差異はない。
く、分圧器STを供給電位USへの接続と共に形成
する４つの抵抗１〜４が設けられている。しか
し、３つの外部印加可能な電極、すなわち第３図
中の電極ｅ１，ｅ３およびｅ５に相応する電極ｅ
１，ｅ３およびｅ５のみが必要とされる。すなわ
ち、本発明によれば、電極ｅ１はリング発振器
ROと直接に接続されている分圧器STの終端端子
ａ１に、従つてまた終端抵抗１に接続されてい
る。電極ｅ３は分圧器の抵抗２と抵抗３との間に
位置する中間端子ａ３に、また電極ｅ５は抵抗４
と供給電位USに通ずる終端抵抗との間に位置す
る中間端子ａ５に接続されている。さらに、外部
印加可能な電極ｅ１とｅ３との間およびｅ３とｅ
５との間に接続されている分圧器の抵抗、すなわ
ち抵抗１、抵抗２、抵抗３および抵抗４はそれぞ
れ１つのダイオードにより橋絡されている。その
際、本発明によれば、奇数番目の各抵抗は（電位
USに接続されている終端抵抗すなわち第１図に
示されている実施例では終端抵抗対RV１および
RV２を例外として）、正極で当該の抵抗（すな
わち抵抗１、抵抗３）のそれぞれ低いほうの番号
の端子に、また負極でそれぞれ高いほうの番号の
端子に接続されているそれぞれ１つのダイオード
Ｄにより橋絡されている。また偶数番目の各抵抗
は、正極で当該の抵抗（すなわち抵抗２、抵抗
４）のそれぞれ高いほうの番号の端子に、また負
極でそれぞれ低いほうの番号の端子に接続されて
いるそれぞれ１つのダイオードD*により橋絡さ
れている。一般に橋絡ダイオードはその特性に関
して完全に一致しており、ダイオードＤとダイオ
ードD*との間に特性上の差異はない。
第３図の構成の場合と同様に本発明による第１
図の構成の場合にも、リング発振器ROに接続さ
れている分圧器の部分抵抗１は８Ｒの最高の抵抗
値を有し、その次の部分抵抗２は４Ｒの抵抗値を
有し、第３の部分抵抗３は２Ｒの抵抗値を有し、
また第４の部分抵抗４はＲの基本抵抗値を有す
る。部分抵抗の抵抗値は他の仕方で段階づけされ
ていてもよいし、また２進重みづけされた部分抵
抗が第１図に示されていぬ順序とは異なる順序で
配列されていてもよい。抵抗値の段階づけの意義
は、発振器電流、従つてまた発振器周波数ができ
るかぎり多くの値に設定され得ることである。原
理的には、供給電位USに接続されている終端抵
抗（第３図の回路における抵抗RVに相当）も重
みづけにあずかつていてよい。
図の構成の場合にも、リング発振器ROに接続さ
れている分圧器の部分抵抗１は８Ｒの最高の抵抗
値を有し、その次の部分抵抗２は４Ｒの抵抗値を
有し、第３の部分抵抗３は２Ｒの抵抗値を有し、
また第４の部分抵抗４はＲの基本抵抗値を有す
る。部分抵抗の抵抗値は他の仕方で段階づけされ
ていてもよいし、また２進重みづけされた部分抵
抗が第１図に示されていぬ順序とは異なる順序で
配列されていてもよい。抵抗値の段階づけの意義
は、発振器電流、従つてまた発振器周波数ができ
るかぎり多くの値に設定され得ることである。原
理的には、供給電位USに接続されている終端抵
抗（第３図の回路における抵抗RVに相当）も重
みづけにあずかつていてよい。
第１図に示されている本発明の好ましい実施例
では、第３図中の前置抵抗RVに相当する前置抵
抗は２つの抵抗RV１（USの端子に接続されてい
る）およびRV２（１つの外部印加可能な電極と
接続されている最終の奇数番目の分圧器STの端
子ａ５に接続されている）の直列回路により形成
されている。両抵抗RV１およびRV２の間に位
置する接続点は２つの別のダイオードＤ１および
Ｄ２の連鎖回路を介して回路の基準電位に接続さ
れており、その際に第１のダイオードＤ１の正極
が前記接続点に、また他方のダイオードＤ２の負
極が基準電位の端子に接続されている。
では、第３図中の前置抵抗RVに相当する前置抵
抗は２つの抵抗RV１（USの端子に接続されてい
る）およびRV２（１つの外部印加可能な電極と
接続されている最終の奇数番目の分圧器STの端
子ａ５に接続されている）の直列回路により形成
されている。両抵抗RV１およびRV２の間に位
置する接続点は２つの別のダイオードＤ１および
Ｄ２の連鎖回路を介して回路の基準電位に接続さ
れており、その際に第１のダイオードＤ１の正極
が前記接続点に、また他方のダイオードＤ２の負
極が基準電位の端子に接続されている。
第２図には、通常の仕方でI2L技術で実現され
たリング発振器ROの回路図で示されている。リ
ング発振器ROの各インバータセルは１つのバー
チカル（またアツプ作動の）npnトランジスタＴ
と１つのインジエクトｉとして接続されたラテラ
ルpnpトランジスタとから成つている。周知のよ
うにpnpトランジスタｉのベースはバーチカル
npnトランジスタのエミツタと共に第１の共通領
域、詳細にはｎ形領域、を形成し、トランジスタ
ｉのコレクタはトランジスタＴのベースと共に第
２の共通領域、詳細にはｐ形領域、を形成し、ま
た当該のセルのインジエクタトランジスタｉのベ
ースは基準電位に、またそのエミツタは分圧器
STの終端端子ａ１に接続されているので、第２
図に示されている個々のインジエクタトランジス
タｉの回路は容易に理解され得る。本来のインバ
ータはそれぞれのnpnトランジスタＴにより、ま
たは最終のセルの場合にはトランジスタＴを置換
するトランジスタT*により形成され、その際に
npnトランジスタＴまたはT*のベースが信号入力
端を、またコレクタが信号出力端を形成する。最
終のインバータの信号出力端からリング発振器
ROを形成するインバータ連鎖回路の最初のイン
バータの信号入力端への帰還をリング発振器出力
端Ａにより印加すべき集積回路の部分とほぼ無関
係にするため、最終段のnpnトランジスタを２コ
レクタ・トランジスタとして構成し、一方のコレ
クタが帰還回路内に位置し、他方のコレクタが発
振器ROの信号出力端Ａを形成することは好まし
い。エミツタ、ベース、帰還回路内に位置するコ
レクタおよび出力コレクタの寸法選定に関して
は、発振器の出力セルのトランジスタT*とその
他のセルのトランジスタＴとの間の一致がほぼ得
られるように努められており、このことは周知の
ようにして達成可能である。リング発振器を形成
するインバータセルの数は、リング発振器作用を
確実にするため、一般に奇数でありかつ１よりも
大きい。インバータセルの数が５であることは好
ましい。
たリング発振器ROの回路図で示されている。リ
ング発振器ROの各インバータセルは１つのバー
チカル（またアツプ作動の）npnトランジスタＴ
と１つのインジエクトｉとして接続されたラテラ
ルpnpトランジスタとから成つている。周知のよ
うにpnpトランジスタｉのベースはバーチカル
npnトランジスタのエミツタと共に第１の共通領
域、詳細にはｎ形領域、を形成し、トランジスタ
ｉのコレクタはトランジスタＴのベースと共に第
２の共通領域、詳細にはｐ形領域、を形成し、ま
た当該のセルのインジエクタトランジスタｉのベ
ースは基準電位に、またそのエミツタは分圧器
STの終端端子ａ１に接続されているので、第２
図に示されている個々のインジエクタトランジス
タｉの回路は容易に理解され得る。本来のインバ
ータはそれぞれのnpnトランジスタＴにより、ま
たは最終のセルの場合にはトランジスタＴを置換
するトランジスタT*により形成され、その際に
npnトランジスタＴまたはT*のベースが信号入力
端を、またコレクタが信号出力端を形成する。最
終のインバータの信号出力端からリング発振器
ROを形成するインバータ連鎖回路の最初のイン
バータの信号入力端への帰還をリング発振器出力
端Ａにより印加すべき集積回路の部分とほぼ無関
係にするため、最終段のnpnトランジスタを２コ
レクタ・トランジスタとして構成し、一方のコレ
クタが帰還回路内に位置し、他方のコレクタが発
振器ROの信号出力端Ａを形成することは好まし
い。エミツタ、ベース、帰還回路内に位置するコ
レクタおよび出力コレクタの寸法選定に関して
は、発振器の出力セルのトランジスタT*とその
他のセルのトランジスタＴとの間の一致がほぼ得
られるように努められており、このことは周知の
ようにして達成可能である。リング発振器を形成
するインバータセルの数は、リング発振器作用を
確実にするため、一般に奇数でありかつ１よりも
大きい。インバータセルの数が５であることは好
ましい。
第１図中に示されている本発明によるリング発
振器RO用の等化回路は、すべてのダイオードＤ
およびD*の完全状態において供給電位US（＝
2.5V）とリング発振器ROの電流入力端との間の
接続が全分圧器STの仲介のもとにのみ行なわれ
るように機能する。それぞれ隣接する電極ｅ１お
よびｅ３またはｅ３およびｅ５を介して相応の電
圧印加の際には付属の橋絡ダイオードＤもしくは
橋絡ダイオードD*が永久的断路状態にもたらさ
れ得る。すなわち、等化パツドｅ１，ｅ３および
ｅ５を介してダイオードＤまたはD*に流れる電
流は、それぞれツエナダイオードとして作用する
ダイオード構造が破壊されて、それぞれ対応づけ
られている分圧器抵抗を短絡するように選定され
ている。このようにして、分圧器STを構成する
抵抗縦続回路の任意の抵抗が（終端抵抗RV１お
よびRV２を例外として）リング発振器ROの電
流供給経路から除外され得る。
振器RO用の等化回路は、すべてのダイオードＤ
およびD*の完全状態において供給電位US（＝
2.5V）とリング発振器ROの電流入力端との間の
接続が全分圧器STの仲介のもとにのみ行なわれ
るように機能する。それぞれ隣接する電極ｅ１お
よびｅ３またはｅ３およびｅ５を介して相応の電
圧印加の際には付属の橋絡ダイオードＤもしくは
橋絡ダイオードD*が永久的断路状態にもたらさ
れ得る。すなわち、等化パツドｅ１，ｅ３および
ｅ５を介してダイオードＤまたはD*に流れる電
流は、それぞれツエナダイオードとして作用する
ダイオード構造が破壊されて、それぞれ対応づけ
られている分圧器抵抗を短絡するように選定され
ている。このようにして、分圧器STを構成する
抵抗縦続回路の任意の抵抗が（終端抵抗RV１お
よびRV２を例外として）リング発振器ROの電
流供給経路から除外され得る。
両ダイオードＤ１およびＤ２と接続されている
両前置抵抗RV１およびRV２と2.5Vの供給電圧
USとにより条件づけられる温度補償は、温度に
よる周波数ドリフトを無視し得る小さな値にとど
める。リング発振器ROの出力端Ａにおける周波
数は（なかんずくI2L回路での実現の際に）温度
により影響されるが、この影響は、実際および計
算により示されるように、（たとえばクロツク発
生器としての役割をする）リング発振器ROによ
り印加すべき集積回路内の他の要素と結びついて
第１図に示されている回路の応用の際に補償され
る。
両前置抵抗RV１およびRV２と2.5Vの供給電圧
USとにより条件づけられる温度補償は、温度に
よる周波数ドリフトを無視し得る小さな値にとど
める。リング発振器ROの出力端Ａにおける周波
数は（なかんずくI2L回路での実現の際に）温度
により影響されるが、この影響は、実際および計
算により示されるように、（たとえばクロツク発
生器としての役割をする）リング発振器ROによ
り印加すべき集積回路内の他の要素と結びついて
第１図に示されている回路の応用の際に補償され
る。
さらに、両ダイオードＤ１およびＤ２を経ての
横断電流の結果として、供給電圧US（第１図およ
び第２図に示されている実施例では好ましくは
2.5V）への発振器周波数の依存性が減ぜられる。
横断電流が両ダイオードＤ１およびＤ２により係
数ｋだけ変化すると、リング発振器RO内の電
流、従つてまたリング発振器ROから供給される
周波数は係数log nat ｋだけ変化する。
横断電流の結果として、供給電圧US（第１図およ
び第２図に示されている実施例では好ましくは
2.5V）への発振器周波数の依存性が減ぜられる。
横断電流が両ダイオードＤ１およびＤ２により係
数ｋだけ変化すると、リング発振器RO内の電
流、従つてまたリング発振器ROから供給される
周波数は係数log nat ｋだけ変化する。
リング発振器ROの周波数は、供給電圧USと前
置抵抗RV１およびRV２とダイオードの数とが
互いに協調しているときのみ十分に温度補償され
ている。電圧USが2.5Vよりも著しく大きければ、
USに接続されている抵抗の値とダイオード（ダ
イオードＤ１およびＤ２に相応）の数とは相応に
大きくされなければならない。このことは特に、
リング発振器ROが他の技術、たとえばTTL技術
またはECL技術で実現される場合にあてはまる。
置抵抗RV１およびRV２とダイオードの数とが
互いに協調しているときのみ十分に温度補償され
ている。電圧USが2.5Vよりも著しく大きければ、
USに接続されている抵抗の値とダイオード（ダ
イオードＤ１およびＤ２に相応）の数とは相応に
大きくされなければならない。このことは特に、
リング発振器ROが他の技術、たとえばTTL技術
またはECL技術で実現される場合にあてはまる。
第１図に示されている本発明の実施例に関して
なお言及すべきこととして、抵抗連鎖回路１〜４
の追加接続可能な部分の抵抗値の重みづけの結果
として、リング発振器の供給電流に対する所望の
精度ができるかぎりわずかな費用で達成可能であ
るという利点が得られる。
なお言及すべきこととして、抵抗連鎖回路１〜４
の追加接続可能な部分の抵抗値の重みづけの結果
として、リング発振器の供給電流に対する所望の
精度ができるかぎりわずかな費用で達成可能であ
るという利点が得られる。
第１図は本発明によるリング発振器を有する集
積半導体回路の実施例の接続図、第２図はI2L技
術で実現された本発明によるリング発振器の接続
図、第３図は公知のリング発振器を有する集積半
導体回路の接続図である。 Ａ…出力端、ａ１…終端端子、ａ２〜ａ５…中
間端子、Ｄ，D*，Ｄ１，Ｄ２…ダイオード、ｅ
１〜ｅ５…外部印加可能な電極、ｉ…インジエク
タ・トランジスタ、RO…リング発振器、RV，
RV１，RV２…前置抵抗、ST…分圧器、Ｔ，T*
…トランジスタ、ST…分圧器、US…供給電位、
１〜４…抵抗。
積半導体回路の実施例の接続図、第２図はI2L技
術で実現された本発明によるリング発振器の接続
図、第３図は公知のリング発振器を有する集積半
導体回路の接続図である。 Ａ…出力端、ａ１…終端端子、ａ２〜ａ５…中
間端子、Ｄ，D*，Ｄ１，Ｄ２…ダイオード、ｅ
１〜ｅ５…外部印加可能な電極、ｉ…インジエク
タ・トランジスタ、RO…リング発振器、RV，
RV１，RV２…前置抵抗、ST…分圧器、Ｔ，T*
…トランジスタ、ST…分圧器、US…供給電位、
１〜４…抵抗。
Claims (1)
- 【特許請求の範囲】 １ リング発振器を有する集積半導体回路であつ
て、電流供給に関して並列に接続されているリン
グ発振器のインバータセルが共通にその１つの電
流供給端子で１つの設定可能な抵抗を介して電流
供給にあずかる供給電位USと接続されているこ
とによつて、リング発振器の周波数がリング発振
器の作動電流を介して設定可能である集積半導体
回路において、前記の設定可能な抵抗が複数個の
直列に接続された抵抗１，２，３，４，RVから
形成された１つの分圧器STにより形成されてお
り、この分圧器がその一方の終端端子ａ１で互い
に同一の仕方でリング発振器ROを形成するイン
バータセルＴ，ｉまたはT*，ｉの一方の電流供
給端子と１つの外部印加可能な電極ｅ１とに接続
されており、他方、この終端端子ａ１からの間隔
が増大する方向に数えて、分圧器STの各奇数番
目の別の端子a〓は同じく集積回路の各１つの別の
外部印加可能な電極e〓に接続されており、またさ
らに各１つのダイオードＤまたはD*を介してそ
の両隣接端子a〓-1またはa〓+1に接続されており、
この接続のためにこれらの接続ダイオードＤまた
はD*の正極が当該の奇数番目の端子a〓に、また
その負極が、場合によつては供給電位USに最も
近い最終の偶数番目の端子を例外として、偶数番
目の両隣接端子の各１つに接続されていることを
特徴とする集積半導体回路。 ２ リング発振器ROから見て最も遠くに位置
し、外部印加可能であるが供給電位USに接続さ
れていない電極ｅ５に接続されている分圧器ST
の端子が、２つの直列に接続された固定抵抗RV
１，RV２により形成されている１つの終端抵抗
を介して、供給電位USを供給する供給端子に接
続されており、他方これらの両固定抵抗RV１，
RV２の間に位置する分圧点は１つのダイオード
連鎖回路Ｄ１，Ｄ２を通じて基準電位（接地）端
子と接続されており、ダイオード連鎖回路を形成
するダイオードＤ１，Ｄ２の正極が分圧点のほう
に向けられていることを特徴とする特許請求の範
囲第１項記載の集積半導体回路。 ３ リング発振器およびその他の集積回路がI2L
技術で構成されていることを特徴とする特許請求
の範囲第１項または第２項記載の集積半導体回
路。 ４ リング発振器ROと、それから見て最も遠く
に位置し、外部印加可能であるが供給電位USに
接続されていない電極ｅ５との間の分圧器STを
構成する抵抗１〜４がそれらの抵抗値に関して２
進の重みづけをされていることを特徴とする特許
請求の範囲第１項ないし第３項のいずれかに記載
の集積半導体回路。 ５ 供給電圧が2.5Vであることを特徴とする特
許請求の範囲第３項記載の集積半導体回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3401610A DE3401610A1 (de) | 1984-01-18 | 1984-01-18 | Integrierte halbleiterschaltung mit einem ringoszillator |
| DE3401610.4 | 1984-01-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60162309A JPS60162309A (ja) | 1985-08-24 |
| JPH0325092B2 true JPH0325092B2 (ja) | 1991-04-05 |
Family
ID=6225268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60005633A Granted JPS60162309A (ja) | 1984-01-18 | 1985-01-16 | 集積半導体回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4625181A (ja) |
| EP (1) | EP0149109B1 (ja) |
| JP (1) | JPS60162309A (ja) |
| AT (1) | ATE46062T1 (ja) |
| DE (2) | DE3401610A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4978927A (en) * | 1989-11-08 | 1990-12-18 | International Business Machines Corporation | Programmable voltage controlled ring oscillator |
| JP2787639B2 (ja) * | 1992-08-07 | 1998-08-20 | 三菱電機株式会社 | パルス信号発生回路および半導体記憶装置 |
| US5302920A (en) * | 1992-10-13 | 1994-04-12 | Ncr Corporation | Controllable multi-phase ring oscillators with variable current sources and capacitances |
| JPH0730378A (ja) * | 1993-07-15 | 1995-01-31 | Mitsubishi Electric Corp | 発振回路 |
| US20090319802A1 (en) * | 2002-12-02 | 2009-12-24 | Silverbrook Research Pty Ltd | Key Genaration In An Integrated Circuit |
| ATE504446T1 (de) * | 2002-12-02 | 2011-04-15 | Silverbrook Res Pty Ltd | Totdüsenausgleich |
| EP2185693B1 (en) * | 2007-07-31 | 2019-07-03 | Lifescan, Inc. | Differentiation of human embryonic stem cells |
| EP2229434B1 (en) * | 2007-11-27 | 2011-09-07 | Lifescan, Inc. | Differentiation of human embryonic stem cells |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3441804A (en) * | 1966-05-02 | 1969-04-29 | Hughes Aircraft Co | Thin-film resistors |
| US4079338A (en) * | 1976-11-22 | 1978-03-14 | Texas Instruments Incorporated | I2 L ring oscillator and method of fabrication |
| US4091335A (en) * | 1976-12-13 | 1978-05-23 | Texas Instruments Incorporated | Phase locked loop using current controlled ring oscillator |
-
1984
- 1984-01-18 DE DE3401610A patent/DE3401610A1/de not_active Withdrawn
- 1984-12-06 AT AT84114842T patent/ATE46062T1/de not_active IP Right Cessation
- 1984-12-06 EP EP84114842A patent/EP0149109B1/de not_active Expired
- 1984-12-06 DE DE8484114842T patent/DE3479622D1/de not_active Expired
-
1985
- 1985-01-16 JP JP60005633A patent/JPS60162309A/ja active Granted
- 1985-01-17 US US06/692,369 patent/US4625181A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3479622D1 (en) | 1989-10-05 |
| EP0149109A3 (en) | 1988-01-13 |
| US4625181A (en) | 1986-11-25 |
| EP0149109A2 (de) | 1985-07-24 |
| JPS60162309A (ja) | 1985-08-24 |
| EP0149109B1 (de) | 1989-08-30 |
| ATE46062T1 (de) | 1989-09-15 |
| DE3401610A1 (de) | 1985-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3813607A (en) | Current amplifier | |
| JPH043687B2 (ja) | ||
| JPS5917895B2 (ja) | 集積回路デジタル−アナログ変換器 | |
| JPS583422B2 (ja) | ロンリカイロアレイ | |
| US4354266A (en) | Multiplexor with decoding | |
| US4835771A (en) | Integrated digital multiplexer circuit | |
| JPH0325092B2 (ja) | ||
| JPS62286303A (ja) | 差動増幅器のオフセット電圧調節回路 | |
| EP0351166A2 (en) | Low driving voltage operation logic circuit | |
| JPH0574968B2 (ja) | ||
| EP0226561B1 (en) | Arrangement for adjusting an impedance network in an integrated semiconductor circuit | |
| US3979663A (en) | Constant current source | |
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| US4005371A (en) | Bias circuit for differential amplifier | |
| SE452834B (sv) | Transistoriserad likriktarbrygga for anslutning av en abonnenttelefon till en telefonledning | |
| US4588908A (en) | N-ary input to n-1 binary outputs level shift circuit for I2 L | |
| US4910477A (en) | Bridge-type linear amplifier with wide dynamic range and high efficiency | |
| EP0084259B1 (en) | Sample & hold circuit | |
| JP2847149B2 (ja) | スイッチング回路 | |
| JPS6252486B2 (ja) | ||
| EP0121234A2 (en) | Decoder for a D/A converter | |
| US6744306B2 (en) | Filter circuit | |
| JPS6316705A (ja) | 増幅器集積回路 | |
| EP0134402A1 (en) | Integrated injection logic circuit | |
| US6236547B1 (en) | Zener zapping device and zener zapping method |