JPH0231433A - 集積回路装置の実装構造 - Google Patents

集積回路装置の実装構造

Info

Publication number
JPH0231433A
JPH0231433A JP63182262A JP18226288A JPH0231433A JP H0231433 A JPH0231433 A JP H0231433A JP 63182262 A JP63182262 A JP 63182262A JP 18226288 A JP18226288 A JP 18226288A JP H0231433 A JPH0231433 A JP H0231433A
Authority
JP
Japan
Prior art keywords
board
substrate
section
wire
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63182262A
Other languages
English (en)
Inventor
Kazuo Arai
和夫 荒井
Yuji Tamura
祐二 田村
Kazuhiko Tsuboi
一彦 坪井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP63182262A priority Critical patent/JPH0231433A/ja
Publication of JPH0231433A publication Critical patent/JPH0231433A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、産業上の利用分野 本発明は集積回路装置、例えば密着型イメージセンサ、
感熱記録ヘッド等の実装構造に関するものである。
口、従来技術 機能素子モジュールとして、例えば密着型イメージセン
サモジュールがファクシミリやイメージリーダー等の画
像（原稿）読み取り装置用として開発されている。
第７図には、画像読み取り装置の一例を示したが、５１
は原稿、５２ば照明用ＬＥＤ　（発光ダイオード）アレ
イ、５３はセルフォックレンズアレイ、５７は原稿５１
のガイド板、４０はイメージセンサモジエール、４１は
支持体、４９はアルミニウム板、Ａは受光素子部、Ｂは
配線部、Ｃは受光素子の駆動ＩＣ部である。このような
構成のイメージセンサ装置では、原稿５１は照明用ＬＥ
Ｄアレイ５２により照明され、原稿５１の面上の像は反
射光５４としてセルフォックレンズアレイ５３により、
センサアレイ基板４１上の受光素子部Ａに等倍の実像と
して結像される。
ここで用いられるイメージセンサモジュール４０として
は、例えば第８図に示す如き構造のものが知られている
。即ち、センサ基板６ｏと駆動回路基板６１が分離され
ていて、各々が共通の支持体４１上に固定されている。
センサ基板６ｏ上には、機能素子部であるアモルファス
シリコンを用いた、例えばショットキバリア構造（図面
では簡略に示している。）の読み取り部６２からなる受
光素子部Ａと、読み取り部の出力を引き出す配線６３を
設けた配線部Ｂが形成されている。
一方、駆動回路基板θ１上には、センサ駆動用の半導体
チップ６４がマウントされ、その半導体チップに接続さ
れる電源線、信号線等６５が形成されている。
両基板１３０−６１間の電気的接続ば、駆動回路基板６
１上の半導体チップ６４と、センサ基板６０上の配、％
ｉ６３とのワイヤボンディングにより行われている。こ
のワイヤボンディングには金線６６を用い、最初のボン
ディング（通常はバッド６７上へのポールボンディング
）を半導体チップ６４側に行い、それに続くボンディン
グをセンサ基板６０上の配線部側に行うのが一般的であ
る。
こうした実装構造においては、センサ基板６０と駆動回
路基板６１とが分離されているので、以下の利点が生じ
る。まず、一般にセンサ基板６０の製造歩留りは低く、
駆動回路基板６１の製造歩留りは高いが、この両基板を
別個に製造し、センサ基板６０の良品を選別した後に実
装することが可能なため、製造上の効率が向上する。ま
た、センサ基板上に半導体チップ６４をマウントする領
域が不要になり、センサ基板の面積が小さくなるため、
センサ基板を多数個取りで作る際には取れ数が増大し、
製造コストが低下する。
また、駆動回路基板６１上の半導体チップ６４とセンサ
基板６０上の配線部６３との間の電気的接続が一回のワ
イヤボンディングにより行われるため、第８図の横方向
の長さが小さくなり、コンパクトなセンサモジュールを
形成することができる。
しかしながら、第８図の実装構造について本発明者が検
討を加えた結果、次のような欠点が存在することを見出
した。
第９図には、第８図の要部を拡大図示した（但し、Ｌ、
；駆動回路基板端部と半導体チップ端部との距離、Ｌｔ
　；駆動回路基板端部と配線部端部との距離、０部；駆
動回路基板端部近傍である。）が、駆動回路基板６１の
上面の高さがセンサ基板６０の上面の高さよりも高くな
っているため、特に上記したり、、Ｌ、を小さくしよう
とした場合に下記■、■の問題が生じる。
■　第１０図のように、キャピラリ６８によるワイヤボ
ンディング作業中に、０部とキャピラリ６８とが接触し
易く、実装歩留りが低下する。
■　ワイヤボンディング終了後に、０部とワイヤ６６と
が近接し易く、ワイヤ折れ、ワイヤ切れの原因となり、
電気的接続の信頼性が低下する。
基板６１の端部に配線が露出しているときにはショート
等を引き起こす。また、チップ６４のエツジ部Ｅば一定
の電位をもっているため、そこに接触するとやはりショ
ート等の原因となる。
逆に、Ｌ、、Ｌ、を大きくすると下記■〜■の問題が生
じる。
■　ワイヤ６６の長さが長くなり、隣接するワイヤ同士
が接触し易くなり、電気的信頼性が低下する。
■　駆動回路基板６１及びセンサ基板６０の面積が大き
くなりコストが増大する。
■　センサモジエールの第８図の横方向の長さが大きく
なる。
上記した状況においてば、Ｌ、　、Ｌ、の最適点は存在
せず、イメージセンサモジュール製作上の大きな問題に
なっていた。そしてこの原因について本発明者が検討し
たところ、基板６１の上面と基板６０の上面との高さ関
係についてこれまで十分な考慮がなされておらず、上記
したように基板６１の上面が基板６０の上面よりも高く
なっていることが致命的であることが分った。しかも、
そうした高さ関係は次の理由によって従来では回避し難
いことも分かった。
即ち、基板６１上には銅箔からなる配線、この上の絶縁
膜等が設けられているが、これらが特にチップ６４下に
存在していたり、基板６１の底面（支持体４１との接着
面）にも絶縁膜を設けた場合には基板６１の上面、従っ
てチップ６４のパッド６７′の高さが大きくならざるを
えない。しかも、基板８０の方はガラス等からなってい
て熱変形（反り等）が生じにくいが、基板６１　（例え
ばガラスエポキシ基板）は熱によって反りが生じ易く、
特にチップ６４を基板６１上にエポキシ樹脂等でダイボ
ンディングしてマウントする際に、梼脂硬化のための加
熱によって基板θ１の両端側が第９図に一点鎖線で誇張
して示すように上方へ反ってしまう。この結果、基板６
１の上面が一層高くなってしまうので、上記した問題を
助長することになる。たとえ、基板６１の上面と基板６
０の上面とを予め同じ高さにしておいても、基板６１の
上記した反りによってやはり上記の問題点は解消するこ
とばできない。
ハ３発明の目的 本発明の目的は、実装歩留りが高く、電気的信親性が高
く、コストが低く、かつコンパクトな機能素子モジエー
ルを提供することにある。
二０発明の構成 即ち、本発明は、半導体チップを支持する第１の基体と
、機能素子部及びこの配線部を支持する第２の基体とが
共通の支持体上に固定され、前記半導体チップと前記配
線部とがワイヤボンディングによって電気的に接続され
ている、集積回路装置の実装構造において、前記ワイヤ
ボンディングが行われる側で、前記第１の基体の面が前
記第２の基体の面よりも実質的に低く若しくは同等にな
っていることを特徴とする、集積回路装置の実装構造に
係るものである。
ホ、実施例 以下、本発明の詳細な説明する。
第１図〜第３図は第１の実施例を示すものである。但し
、第７図〜第１０図と共通する部分には共通符号を付し
、説明を省略することがある（これは、他の実施例でも
同様）。
第１図に示すイメージセンサモジエールは、第８図と同
様の用途に使用されるものであるが、共通の支持体４１
上に別々に固定されるセンサ基板７０と駆動回路基板７
１とについて、本発明に基。
づいてセンサ基板７０の上面よりも駆動回路基板７１の
上面が低くなっていることが極めて重要である。
即ち、第２図に拡大明示するように、基板７１の上面を
基板７０のそれよりも低くしたために、０部（基板７１
の端部近傍）ばセンサ基板７０の端部の下方に隠れた形
になっている。このため、Ｌ＋、Ｌｘを十分小さくして
も、ワイヤボンディング（第３図参照）作業中及びワイ
ヤボンディング終了後のいずれの場合でも、０部に対し
てキャピラリ６８が当接したり、０部及び５部にワイヤ
６６が接することもない。この結果、既述した従来例と
は異なり、実装上の歩留りが向上し、ワイヤ折れ等をな
くして電気的接続を信頼性良く実現できる。この場合、
基板７１が既述したダイボンディング時の熱で反ったと
しても、０部はなおも基板７０の上面と同等若しくはそ
れ以下の高さにしかならないので、支障が生じることは
ない。
しかも、こうした理由から、駆動回路基板７１及びセン
サ基板７０のカット精度（作業時）や、半導体チップ６
４の駆動回路基板７１へのマウント精度等の考慮から決
定されるり、、Ｌ、の最少値を用いることが出来るため
、ワイヤ同士の接触防止をはじめ、基板面積やその長さ
を短（できることによる低コスト化、コンパクト化を達
成できる。
上記において、基板７０と７１との上面の高低差りば、
チップ６４の厚みをｔとしたときに０≦ｈ≦ｔ とするのがよい、即ち、上記のことがら０≦ｈとするの
が必須不可欠であるが、基板７０の端部がワイヤボンデ
ィングに影響を与えないためには、ｈ≦ｔとするのが望
ましい。そして、更には、既述した基板７１の反りを考
慮すると、実際には０．１　ｍ≦ｔとするのがよく、ま
たチップ６４の厚みから、ｔ≦０．３５ｍとするのがよ
い、この場合、基板７０の厚みは０．７〜１，１　ｔａ
、基板７１の厚みは０．５〜１．１ｆｌとするのが実用
的であり、またワイヤボンディングを行う幡Ｗば０．６
〜１．６鶴としてよい。
なお、本実施例においても、センサ基板７０と駆動回路
基板７１とを分離しているので、基板の歩留りが向上し
、基板面積の縮小、低コスト化が可能となる。また、ワ
イヤ６６によるワイヤボンディングによってモジエール
の第１図横方向の長さを小さくできる。この場合、チン
プロ４とその配線６５との間もワイヤ７２でワイヤボン
ディングで接続することによって、−層モジュールのサ
イズを縮小でき、電気的接続を自動化して作業性良く行
える。
第４図は、本発明の他の実施例によるセンサモジュール
を示すものである。
この例では、支持体４１の上面側に低レベル面４１ａと
高レベル面４１ｂとを夫々形成し、これら両レベル面に
段差８０を設け、かつ高レベル面４１ｂの右端にも段差
８１を設けている。
従って、前基板７０と７１が同じ厚みであっても、段差
８０の高さ分（即ち、第２図のｈに相当）だけ基板７１
の上面が基板７０の上面よりも低くなり、上述した実施
例と同様の効果を得ることができる。
また、この例の場合、段差ａ１の位置で基板７０の位置
を規制できるため、支持体４１上への基板７０の固定を
容易かつ精度良く行える。基板７０の第４図横方向の長
さは予め高レベル面４１ｂのそれと同一に、又は幾分小
さくしておけば基板７０の左端面も位置決めでき、段差
８０上に突出することはない。従ってこの場合、基板７
１を段差８０に押し当てて固定することによって、基板
７１の支持体４１上への固定も容易となり、基板７０に
対する位置精度を確保することができる。
第５図の例は、上述したイメージセンサではなく、本発
明を感熱記録ヘッド（例えばライン型サーマルヘッド）
に適用したものである。
即ち、基板７０上の機能素子部が発熱部８２として構成
されていて、配線６３は各発熱ドツトをチップ６４で駆
動させる個別配線となっている。
但し、その構成は公知なので、ここでは詳細は説明しな
い。
このようなサーマルヘッドでも、第１図のセンサと同様
に、発熱部駆動のために基板７１の上面を低くしてワイ
ヤボンディングを行うと、上述したと同様の優れた効果
を得ることができる。しかも、−点１）Ｉ［＆Ｉ８３の
如くにプラテンロールがインクフィルムと記録紙（図示
せず）を介して押圧せしめられる際、基板７１の上面を
低くしているためにチップ６４及びワイヤ６６の高さを
相対的に低くでき、ロール８３（更にはインクフィルム
や記録紙の走行）の支障とはならない、このため、チッ
プ６４を発熱部８２側へより近づけても問題はなく、ヘ
ッドの小型化が可能となる。
第６図は、本発明の更に他の実施例を示すものである。
この例は、本発明を液晶デイスプレィに適用したもので
あって、支持体４１上の基板７０の上部に別の透明基板
９０を固定し、前基板７０−９０間に液晶表示部９２を
挟持した構造になっている。
この液晶表示部９２の部分は各基板７０，９０の内面側
に夫々駆動電極をマトリックス状に配しく図示せず）、
夫々を所定の配！！（６３等）を通して取り出している
。
なお、支持体４１には液晶表示部９２の領域に開口９３
（又は欠除部）を形成し、この開口を通して液晶表示を
観ることができる。基板９０側からはバックライト（背
面光）を照射すると、表示を鮮明に行える。
以上、本発明を例示したが、上述の例は本発明の技術的
思想に基づいて更に変形が可能である。
例えば、上述の前基板（駆動回路基板と機能素子部の基
板）の高低差は、様々な方法で設けることができる。上
述の例のように、駆動回路基板を本来のものより薄クシ
たり、支持体に段差をつけること以外にも、機能素子部
の基板を本来のものより厚（してもよい。
また、使用する各基板、支持体等の材質や形状等は種々
変更してよい。ワイヤボンディングの方法もパッド、ボ
ンディング位置の位置関係の選択によって、より効率的
に行うことができる。なお、半導体チップ６４とその配
ｗＡ６５との間は必ずしもワイヤボンディングで接続し
な（てもよい。
なお、本発明は上述した以外の機能素子モジエールにも
適用可能であることは勿論である。
１０発明の作用効果 本発明は上述の如く、半導体チップを支持する基体の面
を機能素子部の基体の面より実質的に低く若しくは同等
にしているので、ワイヤボンディングにおいて半導体チ
ップの基体の端部□がキャピラリやワイヤに触れたりす
ることがなく、この結果、実装上の歩留りが向上し、ワ
イヤ折れ等をなくして電気的接続を信較性良く実現でき
る。また、基体面積やその長さを短くできることによる
低コスト化、コンパクト化を達成できる。
また、上記の両基体を分離しているので、基体の歩留り
が向上し、基体面積の縮小、低コスト化が可能となる。
【図面の簡単な説明】
第１図〜第６図は本発明の実施例を示すものであって、 第１図はイメージセンサモジュールの断面図、第２図は
第１図の要部拡大図、 第３図はワイヤボンディング時の第１図の要部拡大図、 第４図、第５図、第６図は他の実施例による各モジュー
ルの断面図 である。 第７図〜第１０図は従来例を示すものであって、第７図
は画像読み取り装置の概略図、 第８図はイメージセンサモジエールの断面図、３４９図
は第８図の要部拡大図、 第１０図はワイヤボンディング時の第８図の要部拡大図 である。 なお、図面に示す符号において、 ４１　　　・−・・支持体 ６０．６１．７０．７１．９０ ・・・・基板 ６２　　　・・・・受光素子部の読み取り部６３　　　
・・・・配線 ６４　　　・・−一半導体チツブ ６６．７２−−・−ワイヤ ６７　　　・−・−パッド ６８　　　　・−・−キャピラリ ８０．８１・−−・段差 ８２　　　・・・・発熱部 ９２　　　・・−一液晶表示部 である。 第４図

Claims (1)

    【特許請求の範囲】
  1. １、半導体チップを支持する第１の基体と、機能素子部
    及びこの配線部を支持する第２の基体とが共通の支持体
    上に固定され、前記半導体チップと前記配線部とがワイ
    ヤボンディングによって電気的に接続されている、集積
    回路装置の実装構造において、前記ワイヤボンディング
    が行われる側で、前記第１の基体の面が前記第２の基体
    の面よりも実質的に低く若しくは同等になっていること
    を特徴とする、集積回路装置の実装構造。
JP63182262A 1988-07-21 1988-07-21 集積回路装置の実装構造 Pending JPH0231433A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63182262A JPH0231433A (ja) 1988-07-21 1988-07-21 集積回路装置の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63182262A JPH0231433A (ja) 1988-07-21 1988-07-21 集積回路装置の実装構造

Publications (1)

Publication Number Publication Date
JPH0231433A true JPH0231433A (ja) 1990-02-01

Family

ID=16115178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63182262A Pending JPH0231433A (ja) 1988-07-21 1988-07-21 集積回路装置の実装構造

Country Status (1)

Country Link
JP (1) JPH0231433A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013120851A (ja) * 2011-12-07 2013-06-17 Hamamatsu Photonics Kk センサユニット及び固体撮像装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013120851A (ja) * 2011-12-07 2013-06-17 Hamamatsu Photonics Kk センサユニット及び固体撮像装置
KR20140107175A (ko) * 2011-12-07 2014-09-04 하마마츠 포토닉스 가부시키가이샤 센서 유니트 및 고체 촬상 장치
US9478683B2 (en) 2011-12-07 2016-10-25 Hamamatsu Photonics K.K. Sensor unit and solid-state imaging device

Similar Documents

Publication Publication Date Title
US20070285740A1 (en) Image sensor module
US6452260B1 (en) Electrical interface to integrated circuit device having high density I/O count
US20050258445A1 (en) Submount for diode with single bottom electrode
JP2968662B2 (ja) 読取・プリント兼用ヘッド
JPH0231433A (ja) 集積回路装置の実装構造
JP4215703B2 (ja) 光学デバイスおよびその製造方法
JPS63179764A (ja) 感熱記録ヘツド
JP2500042Y2 (ja) 光プリントヘッドの実装構造
JPH0222872A (ja) 光センサ装置
US6639251B1 (en) Light emitting element array module and printer head and micro-display using the same
JP3222191B2 (ja) Ｌｅｄ露光ヘッド
US7129529B2 (en) Light emitting module
JPH01196132A (ja) 集積回路装置
JPH0252467A (ja) 光センサ装置
JPH0648890Y2 (ja) 発光ダイオ−ド表示装置
JP2573432Y2 (ja) イメージセンサ
JPH0749807Y2 (ja) 光集積回路装置
JP3201791B2 (ja) 光出力デバイスの実装構造およびその実装方法
KR940003599B1 (ko) 밀착형 이미지 센서
TW415049B (en) Method of placing the semiconductor die on the transparent glass substrate that has the trace of disposed circuit
JP2000037901A (ja) プリントヘッド
JP3762545B2 (ja) 光半導体装置
KR930000703B1 (ko) 감열기록소자의 조립방법
JPS61280953A (ja) サ−マルプリントヘツド
KR920003079B1 (ko) 프린터 헤드