JPH02312306A

JPH02312306A - 平衡出力型発振回路

Info

Publication number: JPH02312306A
Application number: JP13373589A
Authority: JP
Inventors: Susumu Ushida; 牛田　進
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 1989-05-26
Filing date: 1989-05-26
Publication date: 1990-12-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野」この発明は１８０°の位相差を持つ２つの発振信号を発
振する平衡出力型発振回路に関する。

「従来の技術」第４図は従来の平衡出力型発振回路の構成例を示す回路
図であり、この図において、１．および１、はそれぞれ
特性がそろった高周波発振および増幅用のトランジスタ
、２はインダクタ、３は可変容量ダイオード、４はコン
デンサであす、コレらの回路要素２〜４の値は、その合
成インピーダンスが発振周波数帯域において等価的に誘
導性を持ち、かつ、トランジスタ１１およびｌ、におい
て発振される信号の位相差が１８０°になるように予め
設定されている。尚、この部分に分布定数線路を用いる
場合には、その長さを発振信号の波長の１／２に設定す
る。

また、５１および５．は直流阻止コンデンサ、６および
７は抵抗、８は図示せぬ選局回路から出力される選局制
御電圧■７が印加される端子、９は＋８７ｉ！源が印加
される端子であり、選局制御電圧■７によってこの平衡
出力型発振回路において発振される信号の周波数を可変
する。

さらに、１０はバイアス電源、１１．１２．．１２２．
１３．および１３．は抵抗であり、これらの回路要素１
０〜１３．はトランジスタ１．および１、が所定の動作
点で動作するようにトランジスタ１１およびｌ、にバイ
アスを印加する。

加えて、１４．および！４．並びに１５．および１５、
はそれぞれ帰還用並びにトランジスタ１１および１．の
出力容量の湯度補償用のコンデンサ、１６は直流阻止用
のコンデンサである。尚、コンデンサ１４１と１４．、
およびコンデンサ１５．と１５、にはそれぞれの特性お
よび値がそろったものを用いる。

次に、第５図に発振周波数帯域における第４図の等価回
路図を示す。この図において、第４図の各部に対応する
部分には同一の符号を付け、その説明を省略する。第５
図において、１７は回路要素２〜４の等価的な合成イン
ダクタである。

このような構成において、上述したように、トランジス
タ１．と１９、コンデンサ１４、と１４．、およびコン
デンサ１５．と１５．とはその特性および値がそろって
いるので、インダクタ１７の中点Ｔ６と端子Ｔｂにおけ
る信号は同位相になる。従って、等価的には、中点Ｔ６
と端子Ｔ、を接続することができる。そこで、トランジ
スタ１．側だけに着目すると、第５図の等価回路は第６
図になる。

第６図において、１８は第５図におけるインダクタ１７
のトランジスタ第１のベースから中点Ｔ、までの等価的
なインダクタである。図かられかるように、これはフル
ビッツ型発振回路である。尚、トランジスタ夏、側につ
いても同様である。

即ち、第５図は１対のフルビッツ型発振回路からなる平
衡出力型発振回路であり、トランジスタ１、および１．
それぞれのベースやその池の対称な端子から１８０°の
位相差を持つ２つの発振信号を取り出すことができる。

また、トランジスタ１１およびｌ、それぞれのコレクタ
と端子Ｔｂとの間に同一のインピーダンス（抵抗など）
を介挿することにより、それぞれのコレクタからも２つ
の発振信号を取り出すことができる。

「発明が解決しようとする課題Ｊところで、上述した従来の平衡出力型発振回路において
は、帰還用および潟麿補償用のコンデンサ１５．と１５
．には特性および値がそろったものを用いているが、完
全に同一な特性および値を持つものを用いることは困難
である。従って、コンデンサ１５．および１５．の値や
温度特性に差があると、２つの発振信号の位相差が１８
０°にならないなど平衡出力特性が悪化するという欠点
があった。

また、第４図の回路をＩＣ化する場合、コンデンサは外
付けになるので、２点鎖線で囲まれた部分がＩＣ化され
るが、直流阻止用のコンデンサ１６があるため、それだ
け端子数が多くなるという問題があった。

この発明は上述した事情に鑑みてなされたもので、平衡
出力特性が部品の値および特性のばらつきによって太き
（影響されず、また、ＩＣ化が容易な平衡出力型発振回
路を提供することを目的としている。

「課題を解決するための手段」この発明は、フレフタ同士が接続された高周波発振用の
第１および第２のトランジスタと、第１および第２のト
ランジスタのベース間に介挿された誘導性素子と、第１
および第２のトランジスタそれぞれのベース・エミッタ
間に介挿された第１および第２のコンデンサとを具備し
、第１および第２のフルビッツ型発振回路を構成して１
８０゜の位相差を持つ第１および第２の発振信号を発振
する平衡出力型発振回路において、第１および第２のト
ランジスタのエミッタ間に負の温度係数を持つ第３のコ
ンデンサを介挿し、第１のコルビ・７ツ型発振回路を第
１のトランジスタ、第１のコンデンサおよび第３のコン
デンサと第２のトランジスタの出力容量との直列合成容
量とによって構成し、第２のコルピッツ型発振回路を第
２のトランジスタ、第２のコンデンサおよび第３のコン
デンサと第１のトランジスタの出力容量との直列合成容
量とによって構成したことを特徴としている。

「作用」この発明によれば、第１および第２のコルピッツ型発振
回路において、第１および第２の発振信号が発振される
。

「実施例」以下、図面を参照してこの発明の一実施例について説明
する。第１図はこの発明の一実施例による平衡出力型発
振回路の構成を示す回路図、第２図は発振周波数帯域に
おける第１図の等価回路図であり、これらの図において
、第４図および第５図の各部に対応する部分には同一の
符号を付け、その説明を省略する。第１図および第２図
においては、コンデンサ１５．．１５．および１６に代
えて、トランジスタ１１および１．のエミッタ間に、負
の温度係数を持つコンデンサ１９が新たに設けられてい
る。また、抵抗１３．と１３．との接続点がバイアス電
源１０の接地端子Ｔｃに接続されている。さらに、２０
．および２０．はそれぞれトランジスタｌ、および１．
の出力容量である。

このような構成において、トランジスタ１．のコレクタ
・エミッタ間の容量はトランジスタ１ｔの出力容量とコ
ンデンサ１９との直列合成容量であり、トランジスタ第
１のコレクタ・エミッタ間の容量はトランジスタ１．の
出力容量とコンデンサ１９との直列合成容量である。従
って、トランジスタ１１側だけに着目した場合の第２図
の等価回路図は第３図になる。第３図おいて、第６図の
各部と対応する部分には同一の符号を付け、その説明を
省略する。図かられかるように、これは従来の場合と同
様フルビッツ型発振回路である。尚、トランジスタ１．
側についても同様である。

即ち、第２図は１対のフルビッツ型発振回路からなる平
衡出力型発振回路であり、従来の場合と同様、２つの発
振信号を取り出すことができる。

また、トランジスタ１１および１．の出力容量２０Ｉお
よび２０．は、一般に正の温度係数を持っている。従っ
て、温度変動によって出力容量２０゜および２０．の値
が変動するが、負の温度係数を持つコンデンサ１９が介
挿されているので、トランジスタ１１およびｌ、のコレ
クタ・エミッタ間の容量の変動は相殺される。

さらに、コンデンサ１７が不要になると共に、抵抗１３
．と１３．との接続点をバイアス電源１０の接地端子Ｔ
６に接続したので、回路が簡単になると共に、Ｉｃ化す
る際の端子数が従来の場合に比べて２つ減ることになる
。

「発明の効果」以上説明したように、この発明によれば、平衡出力特性
が部品の値や特性によって大きな影響を受けないという
効果がある。また、回路構成が簡単になるという効果が
ある。さらに、容易にＩＣ化できるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による平衡出力型発振回路
の構成を示す回路図、第２図は発振周波数帯域における
第１図の等価回路図、第３図は第２図のトランジスタｌ
ｌ側だけの等価回路図、第４図は従来の平衡出力型発振
回路の構成例を示す回路図、第５図は発振周波数帯域に
おける第４図の等価回路図、第６図は第５図のトランジ
スタ１１側だけの等価回路図である。ｉ、、ｉ、・・・・トランジスタ、２・・・・・・イン
ダクタ、３　・・・・可変容量ダイオード、４．１４．
、＋４．。１９・・・・コンデンサ。

Claims

【特許請求の範囲】

コレクタ同士が接続された高周波発振用の第１および第
２のトランジスタと、該第１および第２のトランジスタ
のベース間に介挿された誘導性素子と、前記第１および
第２のトランジスタそれぞれのベース・エミッタ間に介
挿された第１および第２のコンデンサとを具備し、第１
および第２のコルピッツ型発振回路を構成して１８０°
の位相差を持つ第１および第２の発振信号を発振する平
衡出力型発振回路において、前記第１および第２のトラ
ンジスタのエミッタ間に負の温度係数を持つ第３のコン
デンサを介挿し、前記第１のコルピッツ型発振回路を前
記第１のトランジスタ、前記第１のコンデンサおよび前
記第３のコンデンサと前記第２のトランジスタの出力容
量との直列合成容量とによって構成し、前記第２のコル
ピッツ型発振回路を前記第２のトランジスタ、前記第２
のコンデンサおよび前記第３のコンデンサと前記第１の
トランジスタの出力容量との直列合成容量とによって構
成したことを特徴とする平衡出力型発振回路。