JPH02310643A - メモリカードのメモリ容量識別方式 - Google Patents
メモリカードのメモリ容量識別方式Info
- Publication number
- JPH02310643A JPH02310643A JP1132079A JP13207989A JPH02310643A JP H02310643 A JPH02310643 A JP H02310643A JP 1132079 A JP1132079 A JP 1132079A JP 13207989 A JP13207989 A JP 13207989A JP H02310643 A JPH02310643 A JP H02310643A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- address
- memory
- memory capacity
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明はメモリカードのメモリ容量識別方式に係り、特
にメモリ容量識別用端子をアドレス拡張用端子と兼用し
て予め所要の２進コードを設定しておき、この２進コー
ドによってメモリ容量を電気的に識別する方式に関する
。
にメモリ容量識別用端子をアドレス拡張用端子と兼用し
て予め所要の２進コードを設定しておき、この２進コー
ドによってメモリ容量を電気的に識別する方式に関する
。
（従来の技術）
所定の外部回路装置に装着し、端子（リードビン）を介
して電気的に接続し℃、内蔵させたメモリ素子に所要の
データを記憶、保持させたり、前記記憶、保持させたデ
ータを読みだしりすることが可能なメモリカードは広く
実用に供されている。ところで、メモリカードは内蔵す
るメモリ素子の容量によって記憶容量も自ずと限界かあ
り、使用上そのメモリ容量を明確に判別しておくことは
重要である。しかして、前記メモリカードにおいては、
たとえば印刷などによってメモリ容量を表示し、使用者
が視認し得るようにしているが、メモリカード使用時カ
ードを所定の外部回路装置に装着すると、前記印刷表示
は視認し得ないのでメモリカードに電気的なメモリ容量
識別機能を持たせている。すなわち、第３図に例示する
ように、たとえばメモリ素子としてＳＲＡＭ素子を内蔵
しかつ、３８ビンコネクタ１を具備して成る最大値２５
［ｉＫｂのメモリカードにおいて、前記３８ビンコネク
タ１はアドレス入力端子６〜２３（ＡＯ〜Ａ１７ ”）
やデータ入力端子２７〜３４（Ｄ７〜ＤＯ）などの他に
専用のメモリ容量識別用端子２４〜２Ｇ（ＢＯ−８２）
を具備させ、それらメモリ容量識別用端子２４〜２ｆ３
（ＢＯ〜Ｂ２）をメモリカード内部でＨレベルもしくは
Ｌレベルに固定しておくことによって、表１に示すよう
に８通りのメモリ容量を２進コードで読み取り電気的に
識別し得るようにしている。（以下余白）表１ （発明が解決しようとする課題） 上記のようにたとえば３８ピンコネクタ１端子の一部を
専用のメモリ容量識別用端子として利用することにより
、メモリカードを所要の外部回路装置に装着した場合で
もそのメモリカードのメモリ容量を識別し得るが、前記
専用のメモリ容量識別用端子として利用することは一方
で、アドレス入力端子数が制限（メモリカカート容量選
択度の制限）されることになる。しかして、前記メモリ
素子としてＳＲＡＭ素子を内蔵しかつ、３８ビンコネク
タ１を具備して成るメモリカードのメモリ容量は最大容
！２５ＧＫｂとなり、メモリ容量も比較的低い状態で実
用されている。しかし、実用上は３８ビンコネクタ１を
具備して成るメモリカードにおいて、さらにアドレスの
選択自由度を高くした状態での使用が望まれることもし
ばしばある。
して電気的に接続し℃、内蔵させたメモリ素子に所要の
データを記憶、保持させたり、前記記憶、保持させたデ
ータを読みだしりすることが可能なメモリカードは広く
実用に供されている。ところで、メモリカードは内蔵す
るメモリ素子の容量によって記憶容量も自ずと限界かあ
り、使用上そのメモリ容量を明確に判別しておくことは
重要である。しかして、前記メモリカードにおいては、
たとえば印刷などによってメモリ容量を表示し、使用者
が視認し得るようにしているが、メモリカード使用時カ
ードを所定の外部回路装置に装着すると、前記印刷表示
は視認し得ないのでメモリカードに電気的なメモリ容量
識別機能を持たせている。すなわち、第３図に例示する
ように、たとえばメモリ素子としてＳＲＡＭ素子を内蔵
しかつ、３８ビンコネクタ１を具備して成る最大値２５
［ｉＫｂのメモリカードにおいて、前記３８ビンコネク
タ１はアドレス入力端子６〜２３（ＡＯ〜Ａ１７ ”）
やデータ入力端子２７〜３４（Ｄ７〜ＤＯ）などの他に
専用のメモリ容量識別用端子２４〜２Ｇ（ＢＯ−８２）
を具備させ、それらメモリ容量識別用端子２４〜２ｆ３
（ＢＯ〜Ｂ２）をメモリカード内部でＨレベルもしくは
Ｌレベルに固定しておくことによって、表１に示すよう
に８通りのメモリ容量を２進コードで読み取り電気的に
識別し得るようにしている。（以下余白）表１ （発明が解決しようとする課題） 上記のようにたとえば３８ピンコネクタ１端子の一部を
専用のメモリ容量識別用端子として利用することにより
、メモリカードを所要の外部回路装置に装着した場合で
もそのメモリカードのメモリ容量を識別し得るが、前記
専用のメモリ容量識別用端子として利用することは一方
で、アドレス入力端子数が制限（メモリカカート容量選
択度の制限）されることになる。しかして、前記メモリ
素子としてＳＲＡＭ素子を内蔵しかつ、３８ビンコネク
タ１を具備して成るメモリカードのメモリ容量は最大容
！２５ＧＫｂとなり、メモリ容量も比較的低い状態で実
用されている。しかし、実用上は３８ビンコネクタ１を
具備して成るメモリカードにおいて、さらにアドレスの
選択自由度を高くした状態での使用が望まれることもし
ばしばある。
［発明の構成］
（課題を解決するための手段）
本発明は上記事情に対処してなされたもので、メモリ素
子を内蔵しかつ、外部回路に接続するデータ入力端子、
メモリ容量識別用端子およびアドレス入力端子などを備
えたメモリカードを前記外部回路に装む、接続してメモ
リ容量Ｗ別用端子の出力に基づく予め設定しておいた２
進コードによってメモリ容量を識別するメモリカードの
メモリ容量識別方式において、 前記端子群に、アドレス入力端子に隣接して複数のアド
レス拡張用空端子を設定しておき、最上位のアドレス端
子を予めプルダウンさせ、さらに前記アドレス拡張用空
端子を予めプルアップもしくはプルダウンさせてメモリ
容量に対応した２進コードを設定しておくことを特徴と
する。つまり、兼用するアドレス拡張用端子によって実
質的にメメモリ容量を拡張する一方、このメモリ容量識
別用端子をプルアップもしくはプルダウンさせておくこ
とにより予め所要の２進コードを設定しておき、この２
進コードによってメモリ容量を電気的に識別するように
したものである。
子を内蔵しかつ、外部回路に接続するデータ入力端子、
メモリ容量識別用端子およびアドレス入力端子などを備
えたメモリカードを前記外部回路に装む、接続してメモ
リ容量Ｗ別用端子の出力に基づく予め設定しておいた２
進コードによってメモリ容量を識別するメモリカードの
メモリ容量識別方式において、 前記端子群に、アドレス入力端子に隣接して複数のアド
レス拡張用空端子を設定しておき、最上位のアドレス端
子を予めプルダウンさせ、さらに前記アドレス拡張用空
端子を予めプルアップもしくはプルダウンさせてメモリ
容量に対応した２進コードを設定しておくことを特徴と
する。つまり、兼用するアドレス拡張用端子によって実
質的にメメモリ容量を拡張する一方、このメモリ容量識
別用端子をプルアップもしくはプルダウンさせておくこ
とにより予め所要の２進コードを設定しておき、この２
進コードによってメモリ容量を電気的に識別するように
したものである。
（作 用）
上記したように本発明においては、予め最上位のアドレ
ス入力端子を抵抗を介して接地側に接続しプルダウンさ
せておくとともに、アドレス拡張用端子も抵抗を介して
電源側もしくは接地側に接続しプルアップもしくはプル
ダウンさせている。
ス入力端子を抵抗を介して接地側に接続しプルダウンさ
せておくとともに、アドレス拡張用端子も抵抗を介して
電源側もしくは接地側に接続しプルアップもしくはプル
ダウンさせている。
しかして、これらプルダウンとプルアップもしくはプル
ダウンとを２進コード化して、その２進コードの組み合
わせとメモリ容量とがＸ−１応、設定しであるため、メ
モリカード自体を外部回路装置に装着した場合もそのメ
モリ容量はシステムサイドで容易に識別し得る。しかも
、前記アドレス拡張用端子へはそのまま拡張用アドレス
入力を印加できるため、アドレスの選択自由度を実質的
に増大させることもできる。
ダウンとを２進コード化して、その２進コードの組み合
わせとメモリ容量とがＸ−１応、設定しであるため、メ
モリカード自体を外部回路装置に装着した場合もそのメ
モリ容量はシステムサイドで容易に識別し得る。しかも
、前記アドレス拡張用端子へはそのまま拡張用アドレス
入力を印加できるため、アドレスの選択自由度を実質的
に増大させることもできる。
（実施例）
以下第１図および第２図を参照して本発明の詳細な説明
する。
する。
本発明に係るメモリカードのメモリ容量識別方式におい
ては、メモリカードのメモリ容量に対応し、次のように
して予め２進コードを設定しておく。たとえばメモリ素
子としてＳＲＡＭ素子を内蔵しかつ、３８ピンコネクタ
１を具備してメモリカードにおいて、前記３８ビンコネ
クタ１はアドレス入力端子６〜２０ （ＡＵ〜Ａ１４
）やデータ入力端子２７〜３４（Ｄ７〜Ｄｏ）などの他
に、前記アドレス入力端子６〜２０ （ＡＯ〜Ａ１４
）に隣接してアドレス拡張用端子２１〜２Ｇ（ＮＣ）・
・・（ＡＩ５〜Ａ２０）・・・を具備させである。
ては、メモリカードのメモリ容量に対応し、次のように
して予め２進コードを設定しておく。たとえばメモリ素
子としてＳＲＡＭ素子を内蔵しかつ、３８ピンコネクタ
１を具備してメモリカードにおいて、前記３８ビンコネ
クタ１はアドレス入力端子６〜２０ （ＡＵ〜Ａ１４
）やデータ入力端子２７〜３４（Ｄ７〜Ｄｏ）などの他
に、前記アドレス入力端子６〜２０ （ＡＯ〜Ａ１４
）に隣接してアドレス拡張用端子２１〜２Ｇ（ＮＣ）・
・・（ＡＩ５〜Ａ２０）・・・を具備させである。
しかして、前記アドレス入力端子６〜２０（ＡＵ〜＾１
４）のうち最上位のアドレス入力端子２０（＾１４ ）
を第２図に示すように抵抗Ｒを介して接地側に接続しプ
ルダウンさせておく。また、これに隣接するアドレス拡
張用端子２１〜２Ｂ（ＮＣ）・・・ＡＩ５〜Ａ２０・・
・もたとえば第２図に示すように抵抗Ｒを介して電源側
に接続しプルアップさせるかまたは図示してないが抵抗
Ｒを介して電接地に接続しプルダウンさせておく。この
ようにメモリカード内部で予め最上位のアドレス入力端
子２０（＾１４）をプルダウンに、これに隣接するアド
レス拡張用端子２１〜２６（ＮＯ）・・・（＾１５〜Ａ
２０）・・・をプルアップもしくはプルダウン（Ｈレベ
ルもしくはＬレベル）に設定しておくことによって、た
とえば表２に示すような２進コードでメモリ容量を読み
取り電気的に表示し得るようにしている。（以下余白） 表２ 上記の如（メモリカード内部で予め最上位のアドレス入
力端子２０（＾１４ ）をプルダウンに、これに隣接す
るアドレス拡張用端子２１〜２（ｉ（ＮＣ）・・・ＡＩ
５〜Ａ２０・・・をプルアップもしくはプルダウンに設
定しておくことによって、メモリカードを所定の外部回
路装置に装着した際も、前記２進数を電気的に読み取る
ことにより、装着、接続したメモリカードのメモリ容量
を容易にかつ、確実に識別しうろことになる。
４）のうち最上位のアドレス入力端子２０（＾１４ ）
を第２図に示すように抵抗Ｒを介して接地側に接続しプ
ルダウンさせておく。また、これに隣接するアドレス拡
張用端子２１〜２Ｂ（ＮＣ）・・・ＡＩ５〜Ａ２０・・
・もたとえば第２図に示すように抵抗Ｒを介して電源側
に接続しプルアップさせるかまたは図示してないが抵抗
Ｒを介して電接地に接続しプルダウンさせておく。この
ようにメモリカード内部で予め最上位のアドレス入力端
子２０（＾１４）をプルダウンに、これに隣接するアド
レス拡張用端子２１〜２６（ＮＯ）・・・（＾１５〜Ａ
２０）・・・をプルアップもしくはプルダウン（Ｈレベ
ルもしくはＬレベル）に設定しておくことによって、た
とえば表２に示すような２進コードでメモリ容量を読み
取り電気的に表示し得るようにしている。（以下余白） 表２ 上記の如（メモリカード内部で予め最上位のアドレス入
力端子２０（＾１４ ）をプルダウンに、これに隣接す
るアドレス拡張用端子２１〜２（ｉ（ＮＣ）・・・ＡＩ
５〜Ａ２０・・・をプルアップもしくはプルダウンに設
定しておくことによって、メモリカードを所定の外部回
路装置に装着した際も、前記２進数を電気的に読み取る
ことにより、装着、接続したメモリカードのメモリ容量
を容易にかつ、確実に識別しうろことになる。
［発明の効果］
本発明に係るメモリカードのメモリ容量識別方式によれ
ば、専用のメモリ容量識別用端子が不要となる。つまり
、アドレス拡張用端子を兼用してそのメモリカード自体
のメモリ容量を、２進数として読み取り電気的に識別で
きる。しかも、前記アドレス拡張用端子はアドレス拡張
の機能も保持するので、アドレス選択の自由度も大きく
なり使用し易いと言う利点もある。
ば、専用のメモリ容量識別用端子が不要となる。つまり
、アドレス拡張用端子を兼用してそのメモリカード自体
のメモリ容量を、２進数として読み取り電気的に識別で
きる。しかも、前記アドレス拡張用端子はアドレス拡張
の機能も保持するので、アドレス選択の自由度も大きく
なり使用し易いと言う利点もある。
第１図は本発明に係るメモリカードのメモリ容量識別方
式に適用するメモリカードが具備する３８ビンコネクタ
の端子配列例を示す説明図、第２図は第１図に示した３
８ビンコネクタにおいてメモリ容量識別に関与するプル
ダウンもしくはプルアップを設定する端子の結線例を示
す回路図、第３図は従来のメモリカードのメモリ容量識
別方式に適用するメモリカードが具備する３８ビンコネ
クタの端子配列例を示す説明図である。 １・・・・・・３８ビンコネクタ 第 １ ズ 第 ２ 図 第３図
式に適用するメモリカードが具備する３８ビンコネクタ
の端子配列例を示す説明図、第２図は第１図に示した３
８ビンコネクタにおいてメモリ容量識別に関与するプル
ダウンもしくはプルアップを設定する端子の結線例を示
す回路図、第３図は従来のメモリカードのメモリ容量識
別方式に適用するメモリカードが具備する３８ビンコネ
クタの端子配列例を示す説明図である。 １・・・・・・３８ビンコネクタ 第 １ ズ 第 ２ 図 第３図
Claims (1)
- 【特許請求の範囲】 メモリ素子を内蔵しかつ、外部回路に接続するデータ入
力端子、メモリ容量識別用端子およびアドレス入力端子
など備えたメモリカードを前記外部回路に装着、接続し
てメモリ容量識別用端子の出力に基づく予め設定してお
いた２進コードによってメモリ容量を識別するメモリカ
ードのメモリ容量識別方式において、 前記端子群に、アドレス入力端子に隣接して複数のアド
レス拡張用空端子を設定しておき、最上位のアドレス端
子を予めプルダウンさせ、さらに前記アドレス拡張用空
端子を予めプルアップもしくはプルダウンさせてメモリ
容量に対応した２進コードを設定しておくことを特徴と
するメモリカードのメモリ容量識別方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1132079A JPH02310643A (ja) | 1989-05-25 | 1989-05-25 | メモリカードのメモリ容量識別方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1132079A JPH02310643A (ja) | 1989-05-25 | 1989-05-25 | メモリカードのメモリ容量識別方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02310643A true JPH02310643A (ja) | 1990-12-26 |
Family
ID=15073019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1132079A Pending JPH02310643A (ja) | 1989-05-25 | 1989-05-25 | メモリカードのメモリ容量識別方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02310643A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008037206A (ja) * | 2006-08-03 | 2008-02-21 | Sumitomo Wiring Syst Ltd | 電子制御ユニット |
-
1989
- 1989-05-25 JP JP1132079A patent/JPH02310643A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008037206A (ja) * | 2006-08-03 | 2008-02-21 | Sumitomo Wiring Syst Ltd | 電子制御ユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880009319A (ko) | 정보 기록 및 판독이 가능한 휴대용 카드 | |
| IT1216768B (it) | Selezione programmabile di opzioni in un sistema elaboratore. | |
| JPS6472228A (en) | Semiconductor file storage device | |
| JPH02310643A (ja) | メモリカードのメモリ容量識別方式 | |
| GB2238144A (en) | Data storage device | |
| JPH01236389A (ja) | メモリーカード | |
| JPS5842544B2 (ja) | メモリ−カ−ドのブロック選択装置 | |
| EP0582294A2 (en) | Memory device | |
| JPS5987194U (ja) | 装置用架 | |
| KR920009664B1 (ko) | 단일 lcd 콘트롤러에 의한 복수의 lcd 구동회로 및 방법 | |
| JPS5937603U (ja) | シ−ケンス制御装置 | |
| JPS62171340A (ja) | 無線装置 | |
| JPH0782467B2 (ja) | 集積回路カートリッジ付き電子機器 | |
| JPS61248298A (ja) | Ｐｒｏｍ回路 | |
| JPS60165873U (ja) | 配線試験器 | |
| JPH01288986A (ja) | メモリーカード | |
| JPH03154922A (ja) | プログラムの変更可能な端末装置 | |
| JP2001075745A (ja) | 情報処理装置、半導体メモリ装着用アダプタ | |
| JPH06231318A (ja) | メモリカード | |
| JPS5774880A (en) | Loading device number retrieving method of magnetic bubble memory device | |
| JPS58130497A (ja) | マスクｒｏｍ集積回路 | |
| JPH0648054U (ja) | メモリカード | |
| JPS5986760U (ja) | 通信装置 | |
| JPS58164023U (ja) | カ−ドの電源電圧異常検出回路 | |
| JPS5857859A (ja) | フアクシミリ装置の端末定数設定回路 |