JPH02309773A - 液晶ディスプレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば液晶表示素子をＸ−Ｙマトリクス状に
配置して画像の表示を行う液晶ディスプレイ装置に関す
る。

〔発明の概要〕

本発明は液晶ディスプレイ装置に関し、入力信号のサン
プリングに用いるシフトレジスタの駆動クロック信号の
位相を調整する手段を設けることにより、特にコンピュ
ータ等からの画像信号の表示が良好に行われるようにし
たものである。

［従来の技術］ 例えば液晶を用いてテレビ画像を表示することが提案（
特開昭５９−２２０７９３号公報等参照）されている。

すなわち第５図において、（１）はテレビの映像信号が
供給される入力端子で、この入力端子（１）からの信号
がそれぞれ例えばＮチャンネルＦＥＴからなるスイッチ
ング素子Ｍ１．Ｍ２　　・・・Ｍｍを通じて垂直（Ｙ軸
）方向のラインＬ＋　、Ｌ２　　・・・Ｌｍに供給され
る。なおｍは水平（Ｘ軸）方向の画素数に相当する数で
ある。さらにｍ段のシフトレジスタ（２）が設けられ、
このシフトレジスタ（２）に水平同期信号に相当する水
平スタート信号Ｈ３と水平周波数のｍ倍の水平クロック
信号Φ、が供給され、このシフトレジスタ（２）の各出
力端子からのクロック信号Φ、によって順次走査される
駆動パ／Ｌ／　’；１．　信号φ□８．φＨ２・・・φ
、がスイッチング素子Ｍ、〜Ｍｍの各制御端子に供給さ
れる。なおシフトレジスタ（２）には低電位（Ｖｓｓ）
と高電位（ＶＯＯ）が供給され、この２つの電位の駆動
パルスが形成される。

また各ラインＬ、＝ｌｎ＋にそれぞれ例えばＮチャンネ
ルＦＥＴからなるスイッチング素子Ｍ１１゜ＭｚＩ・・
’ＭＦＩＩＩ　ＭＩＺＩ　Ｍｚｚ・・・Ｍ、、ｚ、　　
ＨＨＨＭ　ＩＭ＋　Ｍｉｍ・・・Ｍｎｍの一端が接続さ
れる。なおｎは水平走査線数に相当する数である。この
スイッチング素子Ｍ、〜Ｍｎｍの他端がそれぞれ液晶セ
ルＣＩｌ＋　　Ｃ！＋・・・Ｃｎｍを通じてターゲット
端子（３）に接続される。

さらにｎ段のシフトレジスタ（４）が設けられ、このシ
フトレジスタ（４）に垂直同期信号に相当する垂直スタ
ート信号■、と水平周波数の垂直クロック信号Φ９が供
給され、このシフトレジスタ（４）の各出力端子からの
クロック信号Φ９によって順次走査される駆動パルス信
号φＶＩ＋　　φ９□・・・φｖ７が、水平（Ｘ軸）方
向のゲート線Ｇ＋　、Ｇｔ　　・・・Ｇｎを通じてスイ
ッチング素子Ｍ１１〜Ｍｒｖ＋のＸ軸方向の各列（Ｍ、
〜Ｍ＋−）　、（Ｍｚ＋〜Ｍ２．）・・・（Ｍｎ、〜Ｍ
ｎｍ）ごとの制御端子にそれぞれ供給される。なお、シ
フトレジスタ（４）にもシフトレジスタ（２）と同様に
■ｓ、とｖａｎが供給される。

すなわちこの回路において、シフトレジスタ（２）。

（４）には第６図Ａ、Ｂに示すようなスタート信号Ｈ３
＋Ｖ、とクロック信号Φ８．Φ９が供給される。そして
シフトレジスタ（２）からは同図Ｃに示すように各画素
期間ごとにφ８．〜φＨ，が出力され、シフトレジスタ
（４）からは同図りに示すように１水平期間ごとにφ１
．〜φｖ７が出力される。さらに入力端子（１）には同
図已に示すような信号が供給される。

そしてφ９□　φ□が出力されているときは、スイッチ
ング素子Ｍ、とＭｌ、〜Ｍ１．がオンされ、入力端子（
ｔ）−Ｍｌ→Ｌ、−＋Ｍ、、→Ｃ１１−ターゲット端子
（３）の電流路が形成されて液晶セルＣＩ　１に入力端
子（１）に供給された信号とターゲット端子（３）との
電位差が供給される。このためこのセルＣＩ　１の容量
分に、１番目の画素の信号による電位差に相当する電荷
がサンプルホールドされる。この電荷量に対応して液晶
の光透過率が変化される。これと同様のことがセルＣＩ
□〜Ｃｎ−について順次行われ、さらに次のフィールド
の信号が供給された時点で各セルＣ０〜Ｃｎｍの電荷量
が書き換えられる。

このようにして、映像信号の各画素に対応して液晶セル
ＣＩｌ〜Ｃｎｍの光透過率が変化され、これが順次繰り
返されてテレビ画像の表示が行われる。

さらに液晶で表示を行う場合には、一般にその４信頼性
、寿命を長くするため交流駆動が用いられる。例えばテ
レビ画像の表示においては、■フィールドまたは１フレ
ームごとに映像信号を反転させた信号を入力端子（１）
に供給する。また液晶ディスプレイ装置においては表示
の垂直方向のシューテイング等を防止する目的で信号を
ｌ水平期間ごとに反転することが行われている。すなわ
ち入力端子（１）には第６図已に示すように１水平期間
ごとに反転されると共に１フイールドまたはｌフレーム
ごとに反転された信号が供給される。

〔発明が解決しようとする課題〕

ところが上述の装置において、例えばコンピュータから
の画像信号を表示する場合に、コンピュータで形成され
る画像は１画素ごとに形成され画素間の組換性が無いた
めに、これを表示する場合の解像度が問題になる。

すなわちコンピュータで形成される画像信号の水平画素
数は、通常使用されている機種において６４０画素等に
定められており、この水平画素数の液晶ディスプレイ装
置を製作することは可能である。しかしながら例えば第
７図Ａに示すように１画素ごとに白／黒に変化される画
像信号が人力された場合に、スイッチング素子Ｍ、＝Ｍ
ｍに供給される駆動パルス信号φＩＩＩ〜φ、が同図Ｂ
に示すようであれば各液晶セルＣｚ＝Ｃｎｍでは同図Ｃ
に示すように表示が行われて充分な解像度が得られるも
のの、駆動パルス信号φ１１〜φｈが同図りに示すよう
であったときには、各液晶セルＣ０〜Ｃｎｍは同図Ｅに
示すように全て白黒の中間の灰色に表示されてしまい、
解像度は０になってしまう。

これに対して、液晶ディスプレイ装置の水平画素数を増
やし、画像信号の水平画素数の２倍以上とすれば常に充
分な解像度を得ることができるが、このためにはディス
プレイ装置を製作する工作精度を極めて高くする必要が
生じ製品の価格上昇を招く。またシフトレジスタ（２）
のクロック周波数が２倍以上となり、このようにクロッ
ク周波数を高くすると消費電力が極めて増大してしまう
おそれがある。

なお従来コンピュータに接続される液晶ディスプレイで
は駆動パルス信号φＨ１〜φ、もコンピュータで発生さ
れるクロック信号に基づいて形成されることから上述の
ような問題は生じない。これに対し本願の対象とするテ
レビ画像を表示する液晶ディスプレイ装置では供給され
る画像信号の同期信号から逓倍してクロック信号を形成
するため、上述のような画素との位相を合せることが困
難となるものである。

この出願はこのような点に鑑みてなされたものである。

〔課題を解決するための手段〕

本発明は、垂直方向に平行に配設された複数の第１の信
号線り、、Ｌ、　　・・・ＬＩＩ＋と、水平方向に平行
に配設された複数の第２の信号線Ｇ、、Ｇ。

・・・Ｇｎとが設けられ、これらの第１．第２の信号線
の各交点にそれぞれ選択素子Ｍ目、Ｍ、ｚ・・・ＭｎＩ
ｍを介して液晶セルＣｌ１Ｉ　ＣＩ２”　・Ｃｎｍが設
けられてなる液晶ディスプレイ装置において、上記第１
の信号線に対応するシフトレジスタ（２）が設けられ、
入力信号（端子（１））が上記シフトレジスタの出力信
号（駆動パルス信号φＨ１〜φｌ（、）にてサンプリン
グ（スイッチング素子Ｍ＋　５−Ｍｍ　）されて上記第
１の信号線に供給されると共に、上記シフトレジスタを
駆動するクロック信号Φ、の位相を調整する手段（遅延
手段（７ａ）〜（７ｄ）、マルチプレクサ（８））が設
けられ、上記入力信号による表示画像が最良となるよう
に上記クロック信号の位相を調整することができるよう
にしたことを特徴とする液晶ディスプレイ装置である。

〔作用〕

これによれば、調整手段にてクロック信号の位相が調整
されることによって、画素との位相を合せることができ
、コンピュータ等からの画像信号の表示を良好に行うこ
とができる。

〔実施例〕

第１図において、入力端子（１）に供給される画像信号
が同期分離回路（５）に供給されて水平・垂直の同期信
号が分離され、上述のシフトレジスタ（２）。

（４）に供給されるスタート信号Ｈ，，Ｖｓ及び垂直ク
ロック信号Φ９が形成される。さらにこの回路（５）で
分離された水平同期信号Ｈがクロック発生回路（６）に
供給されてｍ倍に逓倍された信号が形成される。この逓
倍信号がそれぞれ水平クロック信号Φ□の半周期の□に
相当する遅延時間τの遅延手段（７ａ）　、　（７ｂ）
　、　（７ｃ）　、　（７ｄ）の直列回路に供給され、
これらの遅延手段（７ａ）〜（７ｄ）のそれぞれ入出力
端の信号がマルチプレクサ（８）に供給される。そして
このマルチプレクサ（８）からの信号がバッファアンプ
（９）を通じてシフトレジスタ（２）のクロック信号Φ
□の入力端に供給される。以下は従来の装置と同様にさ
れる。

従ってこの装置において、遅延手段（７ａ）〜（７ｄ）
の入出力端からはそれぞれ第２図Ａに示すように順次位
相の変化された信号が得られ、これらの信号の一つがマ
ルチプレクサ（８）で選択されることによって、同図Ｂ
に示すような入力画像信号の位相に充分近接した信号が
選択される。すなわちこれによってクロック信号が最適
の位相に調整され、この調整されたクロック信号Φ□を
シフトレジスタ（２）に供給することができる。

こうしてこの装置によれば、調整手段にてクロック信号
の位相が調整されることによって、画素との位相を合せ
ることができ、コンピュータ等からの画像信号の表示を
良好に行うことができるものである。

なお上述の装置においてシフトレジスタ（２）から出力
される駆動パルス信号φ８．〜φＮ、は、クロック信号
Φ□の反転ごとに発生されるものである。

またマルチプレクサ（８）での信号の選択は、例えば入
力端子（１）に１画素ごとに白／黒に変化される最高解
像度のテスト画像信号を供給し、これによる表示画像を
視認しながら切換制御端子（１０）を通じて順次マルチ
プレクサ（８）を切換る制御信号を供給し、表示画像が
最良となる状態で制御信号を固定することによって行う
ことができる。

さらに第３図は他の例を示し、この例は上述のクロック
信号の位相調整を自動的に行うことができるようにした
ものである。なおこの実施例はいわゆる線順次型の駆動
を行う場合で、入力端子（１）からの画像信号がスイッ
チング素子Ｍａ１〜Ｍ　ｉ　ｎでサンプリングされ、バ
ッファアンプＩ３ａ＋〜Ｂ−でホールドされた後、例え
ば水平ブランキングパルス！（ＩＩＬＫでオンされるス
イッチング素子Ｍ、１〜Ｍｂ。

で同時化されてバッファアンプＢｂｌ〜Ｂ−を通して信
号ラインＬ１〜ＬＩ１１に供給されている。この場合で
も木質的な動作は第１の実施例と同様にされるものであ
る。

すなわち図において、信号ラインＬ、〜Ｌｌｌ＋に第２
のスイッチング素子ＭＸ、〜ＭＸ８の一端が接続され、
これらの素子Ｍ　Ｘ　Ｉ−Ｍ　Ｘ　、の制御端子にそれ
ぞれシフトレジスタ（１１）の出力端子が接続される。

またシフトレジスタ（１１）には後述するスタート信号
Ｘ、とクロック信号Φ８が供給される。そしてスイッチ
ング素子Ｍ　Ｘ　ｌ−Ｍ　Ｘ　＠の他端が互いに接続さ
れ、この接続点の信号が取出される。

この取出された信号がバッファアンプ（１２）、直流化
回路（１３）を通じて比較回路（１４）に供給され、例
えば端子（１５）からの基準電位と比較されて、この比
較出力がカウンタ（１６）に供給される。このカウント
値がラッチ回路（１７）を通じて位相調整手段（１８）
の制御端子に供給される。ここで位相調整手段（１８）
は上述した遅延手段（７ａ）〜（７ｄ）とマルチプレク
サ（８）でもよいが、自動化の場合にはさらに段階数を
多くしたり、可変遅延線を用いることもできる。その他
の構成は第１の実施例と同様にされる。

この装置において入力端子（１）に例えば第４図Ａに示
すような最高解像度の画像信号が供給されると共に、シ
フトレジスタ（２）から同図Ｂに示すような駆動パルス
信号φ□〜φ、が出力され、同図Ｃに示すような水平ブ
ランキングパルスＨ１１１１が供給されることによって
、信号ラインＬ１〜Ｌｍに上述の画像信号がサンプリン
グされて供給される。

そしてこの状態でシフトレジスタ（１１）には例えば水
平同期信号に相当するスタート信号Ｘ、とクロック信号
Φ□の２倍の周ｊｔＪｌのクロック信号Φ８が供給され
ることにより、シフトレジスタ（１１）からは同図りに
示すようなパルス信号φ旧〜φＫｍが出力される。これ
によってスイッチング素子Ｍｘ。

〜Ｍ０の他端の接続点には同図Ｅに示すような信号が取
出される。

ここでこの取出される信号は、駆動パルス信号φ６．〜
φ１の位相が画素に一致しているときはＥ。

に示すように高レベルになるが、位相がずれているとき
はＥ２のように低レベルになる。そこでこの信号を例え
ば整流平滑して直流化することによって位相のずれに相
当するレベル信号が得られる。

従ってこの信号を用いて位相の自動調整を行うことがで
きる。

すなわち例えば位相調整回路（１８）が上述の遅延手段
（７ａ）〜（７ｄ）とマルチプレクサ（８）の構成で位
相が５段階に調整される場合には、カウンタ（１６）が
１〜５のリングカウンタとされ、直流化された信号レベ
ルが基準レベル以下のときに比較回路（１４）が出力し
てカウンタ（１６）が“１”増加するようにされる。こ
れによって直流化された信号レベルが基準レベル以下の
ときにカウンタ（１６）が“１”ずつ増加され、マルチ
プレクサ（８）での選択が順次切換られる。そして信号
レベルが基準レベル以上になると比較回路（１４）から
は出力が得られなくなり、カウンタ（１６）は不動とな
ってマルチプレクサ（８）の選択が固定される。

従って例えば５回の調整期間の間で信号レベルが基準レ
ベル以上になると以後カウンタ（１６）が不動にされ、
位相調整されたクロック信号がシフトレジスタ（２）に
供給される。なお調整期間の終了後はカウンタ（１６）
のカウント値がラッチ回路（１７）にラッチされて、以
後の誤動作等が生じないようにされる。また位相調整回
路（１８）での段階数はさらに多くしても、カウンタ（
１６）のカウント数を同様に多くすることで応用するこ
とができる。

あるいは位相調整回路（１８）を例えば電圧制御型の可
変遅延線とした場合には、カウンタ（１６）がアンプダ
ウンカウンタとされると共に端子（１５）に前回の信号
レベルが保持されて供給され、信号レベルが前回の値よ
り大のときカウンタ（１６）が“１”増加され、信号レ
ベルが前回の値より小のときカウンタ（１６）が“１″
減少されるようにされる。そしてこのカウンタ（１６）
のカウント値が例えばＤ／Ａ変換されて可変遅延線の制
御端子に供給される。

こ、ｆＬによれば信号レベルが最大になるようにクロッ
ク信号の位相を調整することができる。なおこの場合も
調整期間の終了後はカウンタ（１６）の値がラッチ回路
（１７）でラッチされ、このラッチされた値がＤ／Ａ変
換されて可変遅延線に供給されるようにされる。

こうしてこの例によればクロック信号の位相調整を自動
化することができる。

なお上述の自動調整は各垂直ブランキング期間ごとに繰
り返し行われるようにしてもよい。

〔発明の効果］ この発明によれば、調整手段にてクロック信号の位相が
調整されることによって、画素との位相を合せることが
でき、コンピュータ等からの画像信号の表示を良好に行
うことができるようになった。

図面の簡単な説明 第１図は本発明の一例の構成図、第２図はその説明のた
めの図、第３図は他の例の構成図、第４図はその説明の
ための図、第５図〜第７図は従来の装置の説明のための
図である。

Ｌ、〜Ｌｌ１１は垂直信号線、０１〜Ｇ、ｌはゲート線
、Ｍ　＋　＋　〜Ｍｎｍ＋　Ｍ　Ｉ−Ｍｍはスイッチン
グ素子、Ｃ１，〜Ｃｎｌ１ｌは液晶セル、（１）は入力
端子、（２）（４）はシフトレジスタ、（５）は同期分
離回路、（６）はクロック発生回路、（７ａ）〜（７ｄ
）は遅延手段、（８）はマルチプレクサである。

Claims (1)

1. 【特許請求の範囲】 垂直方向に平行に配設された複数の第１の信号線と、水
   平方向に平行に配設された複数の第２の信号線とが設け
   られ、これらの第１、第２の信号線の各交点にそれぞれ
   選択素子を介して液晶セルが設けられてなる液晶ディス
   プレイ装置において、上記第１の信号線に対応するシフ
   トレジスタが設けられ、 入力信号が上記シフトレジスタの出力信号にてサンプリ
   ングされて上記第１の信号線に供給されると共に、 上記シフトレジスタを駆動するクロック信号の位相を調
   整する手段が設けられ、 上記入力信号による表示画像が最良となるように上記ク
   ロック信号の位相を調整することができるようにしたこ
   とを特徴とする液晶ディスプレイ装置。