JPH02305480A - 光半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 例えばコヒーレント光通信システムを構成するのに用い
て好適な半導体受光素子が作り込まれた光半導体装置に
関し、 複数の半導体受光素子並びにそれに関連するパッドなど
を適切にレイアウトすることで、良好な光学的及び電気
的バランス特性が得られるようにすることを目的とし、 同一基板にモノリシックに集積化され且つ二個を直列接
続して一組にした半導体受光素子と、該各半導体受光素
子の直列接続点に得られる電気信号を取り出す為の電気
信号出力用フリップ・チップ・ボンディング・パッド並
びに該直列接続された半導体受光素子の両端に正或いは
負の電源を供給する為のフリップ・チップ・ボンディン
グ・パッドとを備え、前記電気信号出力用フリップ・チ
ップ・ボンディング・パッド並びに二個のフリップ・チ
ップ・ボンディング・パッドは二等辺三角形の各頂点に
在り且つ該電気信号出力用フリップ・チップ・ボンディ
ング・パッドから見て残り二個のフリップ・チップ・ボ
ンディング・パッドはそれぞれ等距離に在るようレイア
ウトされているよう構成する。

〔産業上の利用分野〕

本発明は、例えばコヒーレント光通信システムを構成す
るのに用いて好適な半導体受光素子が作り込まれた光半
導体装置に関する。

現在、通信技術の分野では高速化が目標になっていて、
コヒーレント光通信は有力な手段の一つと考えられてい
る。

そのコヒーレント光通信に於いては、ヘテロダイン検波
方式を採用することが考えられていて、この方式では、
実際の信号光の波長とレーザ・ダイオードで構成された
局部発振器からの発振光の周波数との差或いは和を信号
として取り扱うようにしていることから、信号対雑音比
、即ち、Ｓ／Ｎが向上し、光信号受信器の最小受信レベ
ルを改善することができる。

このような光信号受信器としては、二個のｐｉｎフォト
・ダイオードで構成されたバランス型受信器が用いられ
るので、その二個のｐｉｎフォト・ダイオードの光学的
及び電気的な特性は均一であることが要求される。

〔従来の技術〕

第１２図は二個のｐｉｎフォト・ダイオードで構成され
たバランス型光信号受信器の要部説明図を表している。

図に於いて、ＤＩ及びＤ２はｐｉｎフォト・ダイオード
、Ｐｌは正側電源パッド、Ｐ２は負側電源パッド、Ｐ３
は信号出力パッド、ＬＧｌは信号光を導入する光導波路
、ＬＧ２は局部発振器からの局発光を導入する光導波路
、ＯＣは光ファイバ或いは半導体などで構成される光カ
ップラをそれぞれ示している。

このバランス型光信号受信器では、光導波路ＬＧ１から
入力される信号光と光導波路ＬＧ２から入力される局発
光とを光カップラＯＣに於いて混合してからｐｉｎフォ
ト・ダイオードＤＩ及びＤ２に入力し、信号出力バンド
Ｐ３から信号光の周波数と局発光の周波数との差或いは
和の周波数の電気信号を取り出して用いるようにしてい
る。尚、局発光としては、信号光に於ける光搬送波の周
波数から中間周波数だけ離れた周波数を選択することは
云うまでもない、また、信号出力パッドＰ３から取り出
された電気信号は、中間周波増幅器に於いて増幅した後
、その変調方式に対応して、例えば、包絡線検波、遅延
検波、同期検波などを適宜実施してベース・バンド信号
を取り出すようにしている。

〔発明が解決しようとする課題〕

第１２図について説明したバランス型光信号受信器を構
成するには、特性が近似している二個の個別ｐｉｎフォ
ト・ダイオードを選び出して使用することが多く、同一
の半導体基板上にモノリシックに集積化した例は少ない
のであるが、コヒーレント光通信に於ける更なる高速化
の為には、ｐｉｎフォト・ダイオードの特性を均一化す
ること、或いは、それ自体や電気配線関係などの寄生電
気容量を出来る限り小さくすることなどが重要であり、
それら半導体受光素子などを同一の半導体基板上にモノ
リシックに集積化して光半導体装置とすることは必至と
考えられている。

ところで、同一半導体基板に複数のｐｉｎフォト・ダイ
オードを作り込んだ場合、それ等の特性を均一にするこ
とは、個別のそれを組み合わせる場合と比較すると容易
な筈であるが、そのレイアウトの如何に依っては、光学
的及び電気的なバランスが良好なバランス型光信号受信
器を構成することができない。

本発明は、複数の半導体受光素子並びにそれに関連する
パッドなどを適切にレイアウトすることで、良好な光学
的及び電気的バランス特性が得られるようにする。

（課題を解決するための手段〕 本発明者等は、光半導体装置に複数個の半導体受光素子
を作り込んでバランス型光信号受信器を構成した場合、
それ等の間の特性不均一を少なくするのも然る事ながら
、対になっている半導体受光素子のバランスや特性がボ
ンディング・ワイヤなどの影響に依って劣化するのを防
止することが重要であるのを実験に依って知得した。

このボンディング・ワイヤなどの悪影響を排除する為に
は、光半導体装置をフリップ・チップ・ボンディング形
式にしてチップの裏面から信号光を入力するようにする
と共に半導体受光素子及びそれに関連するパッドのレイ
アウトに対称性をもたせ且つそれ等を略同−面上に配置
することが有効であるのを同じく実験に依って確認した
。

第１図は本発明の詳細な説明する為のレイアウトを表す
要部説明図であって、第１２図に於いて用いた記号と同
記号は同部分を表すか或いは同じ意味を持つものとする
。

図に於いて、ＦＰＩ並びにＦＰ２はフリップ・チップ・
ボンディング・パッド、ＦＰ３はフリップ・チップ・ボ
ンディング形式の電気信号出力用バッド、Ｌｌはｐｉｎ
フォト・ダイオードＤ１とパッドＦＰＩとの距離、Ｌ２
はｐｉｎフォト・ダイオードＤ２とパッドＦＰ２との距
離、Ｌ３は電気信号出力用パッドＦＰ３とパッドＦＰＩ
との距離、Ｌ４は電気信号出力用パッドＦＰ３とパッド
ＦＰ２との距離をそれぞれ表している。尚、パッドＦＰ
Ｉ及びＦＰ２は正側電源バッド及び負側電源バッドとし
て用いることができるのは云うまでもない。

この光半導体装置に於いて、Ｌ１＝Ｌ２．Ｌ３＝Ｌ４と
なるように、そして、パッドＦＰＩとパッドＦＰ２と電
気信号出力用パッドＦＰ３とは、それ等を結ぶと二等辺
三角形となり、しかも、電気信号出力用パッドＦＰ３と
パッドＦＰＩとの間、そして、電気信号出力用パッドＦ
Ｐ３とパッドＦＰ２との間はそれぞれ等距離にあるよう
にレイアウトしである。

このように、ｐｉｎフォト・ダイオードやパッドのレイ
アウトに対称性をもたせることで、バランス劣化及びそ
の他の特性劣化を排除することができる。

前記したレイアウトの対称性は、第１図に見られるもの
に限られず、多くの改変が存在する。

第２図はｐｉｎフォト・ダイオードＤ１及びＤ２、また
、パッドＦＰＩ及びＦＰ２が一直線上に並んだものの要
部説明図を表し、第１図に於いて用いた記号と同記号は
同部分を表すか或いは同じ意味を持つものとする。

この場合に於いても、パッドＦＰＩとパッドＦＰ２と電
気信号出力用パッドＦＰ３とを結ぶと二等辺三角形にな
り、そして、電気信号出力用パッドＦＰ３とパッドＦＰ
Ｉとの間、電気信号出力用パッドＦＰ３とパッドＦＰ２
との間は等距離である。

第３図は第２図について説明したバランス型光信号受信
器の二組を組み合わせたレイアウトの要部説明図を表し
、第１図及び第２図に於いて用いた記号と同記号は同部
分を表すか或いは同じ意味を持つものとする。

この場合には、二組のバランス型光信号受信器同志間の
対称性も維持されなければならない。

第４図はパッドＦＰＩ並びにＦＰ２が、第１図や第２図
について説明したものと異なり、ｐｉｎフォト・ダイオ
ードＤＩ或いはＤ２から見て斜め方向に存在しているレ
イアウトの要部説明図を表し、第１図乃至第３図に於い
て用いた記号と同記号は同部分を表すか或いは同じ意味
を持つものとする。

図に於いて、ＬＰ□及びＬｒｓ□は金属からなる電源供
給ライン、Ｌｏｙは金属からなる電気信号出力ラインを
それぞれ示している。

この場合にも、Ｌ１＝Ｌ２．Ｌ３＝Ｌ４であって、パッ
ドＦＰＩとパッドＦＰ２と電気信号出力用パッドＦＰ３
とを結ぶと二等辺三角形となり、また、電気信号出力用
パッドＦＰ３とパッドＦＰ１との間、そして、電気信号
出力用パッドＦＰ３とパッドＦＰＩとの間は等距離にな
るよう構成されている。尚、このように、パッドＦＰＩ
が正側電源パッド、パッドＦＰ２が負側電源パッド、ま
た、電源供給ラインＬ、、１並びにり。ｔ、を気信号出
カラインＬ。Ｔが前記したように金属で構成されている
場合、電源供給ラインＬ□１及びＬＰＯと電気信号出力
ラインＬ６Ｔとは並設しない方が良い。

前記したようなところから、本発明の光半導体装置に於
いては、同一基板（例えば半絶縁性ＩｎＰ基板１）にモ
ノリシックに集積化され且つ二個を直列接続して一組に
した半導体受光素子（例えばｐｉｎフォトダイオードＤ
１及びＤ２）と、言亥各半導体受光素子の直列接続点に
得られる電気信号を取り出す為の電気信号出力用フリッ
プ・チップ・ボンディング・パッド（例えば電気信号出
力用バッドＦＰ３）並びに該直列接続された半導体受光
素子の両端に正成いは負の電源を供給する為のフリップ
・チップ・ボンディング・パッド（例えばフリップ・チ
ップ・ボンディング・バッドＦＰ１及びＦＰ２）とを備
え、前記電気信号出力用フリップ・チップ・ボンディン
グ・パッド並びに二個のフリップ・チップ・ボンディン
グ・パッドは二等辺三角形の各頂点に在り且つ該電気信
号出力用シリコン・チップ・ボンディング・パッドから
見て残り二個のフリップ・チップ・ボンディング・パッ
ドはそれぞれ等距離に在るようレイアウトされている。

〔作用〕

前記手段を採ることに依り、複数の半導体受光素子並び
にそれに関連するパッドなどの光学的及び電気的なバラ
ンス特性は良好になり、バランス型光信号受信器として
好適である。

〔実施例〕

第５図は本発明一実施例の要部斜面図、また、第６図は
第５図に見られる実施例を線Ｘ−Ｘに沿って切断した要
部切断側面図をそれぞれ表し、第１図乃至第４図に於い
て用いた記号と同記号は同部分を示すか或いは同じ意味
を持つものとする。

図に於いて、ｌは半絶縁性ｒｎＰ基板、ＬＡは基板１の
裏面に設けたレンズ、２はｎ９型１ｎＰバッファ層、３
はアン・ドープＩｎＧａＡｓ動作層、４はｎ−型１ｎＰ
キャップ層、５ばＺｎを拡散して形成したｐ要領域、６
はＡ　ｕ　Ｚ　ｎ　／　Ａ　ｕからなるｐ側電極、７は
Ａ　ｕ　Ｇ　ｅ　／　Ａ　ｕからなるｎ側電極、８は窒
化シリコン膜、１０はＴ　ｉ　／　Ａ　ｕからなる配線
、１３は例えばＡｕＳｎを主成分とするバンプをそれぞ
れ示している。

本実施例に於いても、パッドＦＰＩ及びＦＰ２、電気信
号出力用パッドＦＰ３のそれぞれは二等辺三角形の各頂
点にあり、そして、Ｌ３＝Ｌ４であることが看取できよ
う。

第７図は本発明に於ける他の実施例の要部斜面図を表し
、第１図乃至第６図に於いて用いた記号と同記号は同部
分を示すか或いは同じ意味を持つものとする。

図に於いて、９は感光性ポリイミド樹脂膜を示している
。

この実施例では、光半導体装置の表面に於ける凹所はポ
リイミド樹脂膜９で埋められている為、メサ状のｐｉｎ
フォトダイオードＤｉ及びＤ２、或いは、フリップ・チ
ップ・ボンディング・パッドＦＰＩ及びＦＰ２などのバ
ンプが存在していても平坦性は良好であり、しかも、寄
生静電容量を著しく低減させることが可能である。

この寄生静電容量について、更に詳細に説明すると、例
えば第６図に見られる実施例では、ｐｉｎフォトダイオ
ードＤ１及びＤ２はメサにしである関係で、ｎ＋型１ｎ
Ｐバッファ層２の側面が必ず表出されてしまい、そして
、その部分には窒化シリコン膜８を介して配線１０が形
成されることから、第６図に矢印で指示しである部分に
寄生静電容量が発生することは避けられないのであるが
、本実施例に依れば、その配線ｌＯは厚いポリイミド樹
脂膜９の上を通過するので寄生電気容量は低減される。

第８図乃至第１１図は第７図に見られる実施例を製造す
る場合について解説する為の工程要所に於ける光半導体
装置の要部切断側面図を表し、以下、これ等の図を参照
しつつ説明する。尚、各図は第７図に見られる線Ｘ−Ｘ
に沿って切断した状態を表すものであり、また、第１図
乃至第７図に於いて用いた記号と同記号は同部分を示す
か或いは同じ意味を持つものとする。

第８図参照 ＋８）−１ 有機金属気相成長（ｍｅｔａｌｏｒｇａｎｉｃ　　　ｖ
ａｐｏｒ　　　ｐｈａｓｅ　　　ｅｐｉｔａｘｉａｌ　
　ｍｅｔｈｏｄ：ＭＯＶＰＥ）法を通用することに依り
、半絶縁性１ｎＰ基板１上にｎ＋型１　ｎ　Ｐバラフッ
層２、アン・ドープＩ　ｎＧａＡｓ動作Ｎ３、ｎ−型１
ｎＰキャップ層４を順に積層して成長させる。

この場合に於ける各半導体層の主要なデータを例示する
と次の通りである。

（ａ）　　バッファ層２について 厚さ：１．５（μｍ〕 不純物濃度：ＬＸｌｏ”（ロー３〕 （ｂｌ　　動作層３について 組成：　Ｉ　ｎ６．ａｔＧ　ａ　６．５３Ａ　Ｓ厚さ：
２．８（μｍ〕 不純物濃度：　５　Ｘ　１０′４［Ｃｌ１ｌ−’）（Ｃ
１キャップ層４について 厚さ：ｔ、ｏ　　〔μｍ〕 不純物濃度：　Ｉ　Ｘ　１０　”　（ｃｓ−’）第９図
参照 プラズマ化学気相堆積（ｐｌａｓｍａ　　ｃｈｅｍｉｃ
ａｌ　　ｖａｐｏｒ　　ｄａｐｏｓｉｔｉＯｎ＝プラズ
マＣＶＤ）法を適用することに依り、キャップ層４上に
厚さ例えば１０００　　（人〕程度の窒化シリコン膜を
形成する。

＋９１−２ 緩衝フヮ酸液をエッチャントとするウェット・エツチン
グ法を適用することに依り、前記窒化シリコン膜の選択
的エツチングを行ってｐｉｎフォトダイオードに於ける
ｐ型不純物領域形成予定部分に対応する開口を形成する
。

封管形式の気相拡散法を通用することに依り、前記窒化
シリコン膜をマスクとしてキャップ層４にＺｎを導入し
、温度５００（’Ｃ）、時間３０〔分〕の熱処理を行っ
てｐ型頭域５を形成する。

ｐ型頭域５を形成するのにマスクとして用いた窒化シリ
コン膜を溶解・除去する。

通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセスを適用することに依り、ｐ側電極形成予定部分に
開口を有するフォト・レジスト膜を形成する。

真空蒸着法を適用することに依り、全面に、例えば、Ａ
ｕ／Ｚｎ／Ａｕ＝　１００　　（人〕／６０〔人）／３
４０（人〕からなる電極膜を形成する。

例えばアセトン中に浸漬し、前記フォト・レジスト膜の
溶解・除去を行うことで、前記電極膜のリフト・オフに
依るバターニングを行ってｐ側電極６を形成する。

（９ｉ８ 温度４３０〔℃〕、時間５〔分〕の合金化熱処理を行う
。

第１０図参照 ｌ−１ 通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセスを適用することに依り、ｐｉｎフォトダイオード
部分及びパッド部分を覆うフォト・レジスト膜を形成す
る。尚、この場合のフォト・レジストにはＡＺ（商品名
　へキスト社製）系を用いて良い。

ａω−２ アルゴン・イオンを用いたイオン・ビーム・エツチング
法を適用することに依り、表面から半絶縁性１ｎＰ基板
１に達するメサ・エツチングを行う。

このイオン・ビーム・エツチングに於ける主要データを
例示すると次の通りである。

アルゴン・ガス圧：２Ｘ１０−’（Ｔｏｒｒ）イオン・
ビーム人射角ニア５” イオン電流：２００（ｍＡ） 加速電圧：５００（Ｖ） ０ト３ 通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセス、真空蒸着法、リフト・オフ法をそれぞれ適用す
ることに依り、ＡｕＧｅ／Ａｕ　　（５００（人）／１
０００（人））からなるｎ側電極７を形成する。

θω−４ 温度３８０〔℃〕、時間１　〔分〕の合金化熱処理を行
う。

ａの−５ プラズマＣＶＤ法を適用することに依り、厚さ例えば２
０００　（人〕程度の窒化シリコン膜８を形成する。

ａω−６ スピン・コート法を適用することに依り、全面に感光性
ポリイミド樹脂膜９を形成する。

０の−７ 通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセスを適用することに依り、感光性ポリイミド樹脂膜
９のパターニングを行い、その後、温度を２００　（”
Ｃ）　、３００　（”Ｃ）、４００（”Ｃ）とし、それ
ぞれ３０（分〕間のキユアリングを行う。

０ト８ 緩衝フッ酸をエッチャントとするウェット・エツチング
法を適用することに依り、窒化シリコン膜８の選択的エ
ツチングを行ってｎ側電極６及びｎ側電極７の上にそれ
ぞれコンタクト・ホールを形成する。

第１１図参照 αυ−１ 通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセス、真空蒸着法、リフト・オフ法をそれぞれ適用す
ることに依り、Ｔ　ｉ　／　Ａ　ｕ（１０００（人）／
２０００（人〕）からなる配線１０を形成する。

αυ−２ プラズマＣＶＤ法を適用することに依り、厚さ例えば２
０００　Ｃ人〕程度の窒化シリコン膜１１を形成する。

ａυ−３ 緩衝フッ酸をエッチャントとするウェット・エツチング
法を適用することに依り、窒化シリコン膜１１の選択的
エツチングを行ってフリップ・チップ・ポンディング・
バンドに於けるバンプ領域にコンタクト・ホールを形成
する。

０υ−４ 例えば電子ビーム蒸着法を適用することに依り、バリヤ
・メタルとして作用させる為のＴｉ／Ｐｔ　　（１００
０（人）／２０００（人〕）膜１２を全面に形成する。

０υ−５ 通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセスを適用することに依り、バンプ形成予定部分に開
口を有するフォト・レジスト膜を形成する。

ａυ−６ 選択的鍍金法を適用することに依り、厚さ例えば５〔μ
ｍ〕程度のＳｎ鍍金を行ってバンプ１３を形成する。

ａυ−７ 通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセスを適用することに依り、バンプ１３の表面にフォ
ト・レジストからなる保護膜を形成する。

αυ−８ イオン・ビーム・エツチング法を適用することに依り、
バンプ１３の保護膜をマスクとしてバリヤ・メタル膜で
あるＴ　ｉ　／　Ｐ　を膜１２の選択的除去を行う。

０υ−８ 緩衝フン酸をエッチャントとするウェット・エツチング
法を適用することに依り、窒化シリコン膜１１の選択的
エツチングを行ってスクライブ・ラインに相当する溝を
形成する。

Ｑｌ）−９ 酸素を活性種とする反応性イオン・エツチング（ｒｅａ
ｃｔｉｖｅ　　ｔｏｎ　　ｅｔｃｈｉｎｇ：ＲＩＦ、）
法を適用することに依り、窒化シリコン膜１１をマスク
としてポリイミド樹脂膜９の選択的除去を行い、襞間を
容易にする為の溝１４を形成する。

ａυ−１０ 例えば機械的研摩法を適用することに依り、基板１の裏
面を例えば１５０〔μｍ〕程度研削する。

０υ−１１ 引き続き、通常のフォト・リソグラフィ技術に於けるレ
ジスト・プロセス及びアルゴン・イオンを用いたイオン
・ビーム・エツチング法を適用することに依り、基板ｌ
の選択的エツチングを行って中心の厚さが〜９〔μｍ〕
程度のレンズ１５を形成する。

ａυ−１２ プラズマＣＶＤ法を適用することに依り、基板１のレン
ズ１５も含めた裏面に厚さ例えば〜２０００　（人〕程
度の窒化シリコンからなる反射防止膜１６を形成する。

αυ−１３ 襞間を行う。

〔発明の効果〕

本発明に依る光半導体装置に於いては、同一基板にモノ
リシックに集積化され且つ二個を直列接続して一組にし
た半導体受光素子と、該各半導体受光素子の直列接続点
に得られる電気信号を取り出す為の電気信号出力用フリ
ップ・チップ・ボンディング・パッド並びに該直列接続
された半導体受光素子の両端に正或いは負の電源を供給
する為のフリップ・チップ・ボンディング・パッドとを
備え、前記電気信号出力用フリップ・チップ・ボンディ
ング・パッド並びに二個のフリップ・チップ・ボンディ
ング・パッドは二等辺三角形の各頂点に在り且つ該電気
信号出力用フリップ・チップ・ボンディング・パッドか
ら見て残り二個のフリップ・チップ・ボンディング・パ
ッドはそれぞれ等距離に在るようレイアウトされている
。

前記構成を採ることに依り、複数の半導体受光素子並び
にそれに関連するパッドなどの光学的及び電気的なバラ
ンス特性は良好になり、バランス型光信号受信器として
好適である。

【図面の簡単な説明】

第１図は本発明の詳細な説明する為のレイアウトを表す
要部説明図、第２図はｐｉｎフォト・ダイオードＤ１及
びＤ２とパッドＦＰＩ及びＦＰ２が一直線上に並んだも
のの要部説明図、第３図は第２図について説明したバラ
ンス型光信号受信器の二組を組み合わせたレイアウトの
要部説明図、第４図はパッドＦＰＩ並びにＦＰ２がｐｉ
ｎフォト・ダイオードＤ１或いはＤ２から見て斜め方向
に存在しているレイアウトの要部説明図、第５図は本発
明一実施例の要部斜面図、第６図は第５図に見られる実
施例を線Ｘ−Ｘに沿って切断した要部切断側面図、第７
図は本発明に於ける他の実施例の要部斜面図、第８図乃
至第１１図は第７図に見られる実施例を製造する場合に
ついて解説する為の工程要所に於ける光半導体装置の要
部切断側面図、第１２図は二個のｐｉｎフォト・ダイオ
ードで構成されたバランス型光信号受信器の要部説明図
をそれぞれ示している。 図に於いて、Ｄｌ及びＤ２はｐｉｎフォト・ダイオード
、Ｐｌは正側電源パッド、Ｐ２は負側電源パッド、Ｐ３
は信号出力パッド、ＬＧＩは信号光を導入する先導波路
、ＬＧ２は局部発振器からの局発光を導入する先導波路
、ＯＣは光ファイバ或いは半導体などで構成される光カ
ップラ、ＦＰｌ並びにＦＰ２はフリップ・チップ・ボン
ディング・パッド、ＦＰ３はフリップ・チップ・ボンデ
ィング形式の電気信号出力用パッド、Ｌｌはｐｉｎフォ
ト・ダイオードＤＩとパッドＦＰＩとの距離、Ｌ２はｐ
ｉｎフォト・ダイオードＤ２とパッドＦＰ２との距離、
Ｌ３は電気信号出力用パッドＦＰ３とパッドＦＰＩとの
距離、Ｌ４は電気信号出力用パッドＦＰ３とパッドＦＰ
２との距離をそれぞれ表している。 特許出願人　　　富士通株式会社 代理人弁理士　　相　谷　昭　司 代理人弁理士　　渡　邊　弘　− 本発明の詳細な説明する為の レイアウトを表す要部説明図 第１因 第２図 ＦＰ２　　　　　ＦＰ２ 第３図 本発明一実施例の要部斜面図 本発明に於（する他の実施例の要部斜面図第７図 光半導体装置の要部切断側面図 第８図 光半導体装置の要部切断側面図 第９図 光半導体装置の要部切断側面図 光半導体装置の要部切断側面図 第１１図 第１２図

Claims (1)

1. 【特許請求の範囲】 同一基板にモノリシックに集積化され且つ二個を直列接
   続して一組にした半導体受光素子と、該各半導体受光素
   子の直列接続点に得られる電気信号を取り出す為の電気
   信号出力用フリップ・チップ・ボンディング・パッド並
   びに該直列接続された半導体受光素子の両端に正或いは
   負の電源を供給する為のフリップ・チップ・ボンディン
   グ・パッドと を備え、 前記電気信号出力用フリップ・チップ・ボンディング・
   パッド並びに二個のフリップ・チップ・ボンディング・
   パッドは二等辺三角形の各頂点に在り且つ該電気信号出
   力用フリップ・チップ・ボンディング・パッドから見て
   残り二個のフリップ・チップ・ボンディング・パッドは
   それぞれ等距離に在るようレイアウトされていること を特徴としてなる光半導体装置。