JPH02304798A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH02304798A JPH02304798A JP1127201A JP12720189A JPH02304798A JP H02304798 A JPH02304798 A JP H02304798A JP 1127201 A JP1127201 A JP 1127201A JP 12720189 A JP12720189 A JP 12720189A JP H02304798 A JPH02304798 A JP H02304798A
- Authority
- JP
- Japan
- Prior art keywords
- inverse
- amplifier
- transfer gate
- pair
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 3
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 abstract 3
- 239000007924 injection Substances 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔橿業上の利用分野〕
この発明は第１差動型増幅器と第２カレントミラー型増
幅器を有するダイナミックなランダムアクセスメモリー
に関するものである。
幅器を有するダイナミックなランダムアクセスメモリー
に関するものである。
−Ａ４図に従来のトランスファーゲートトランジスタの
レイアウトを示す平１（ローである。通常トランジスタ
のＳ／Ｄｆ−ｉＥ大人時斜めイオン注入により、ソース
側あるいはドレイン側にオフセットが生じ、トランジス
タの能力を低下させる原因の１つとなる。１４４に示す
ような差動型増幅器につながるトランススファーゲート
においては、通常り、ＤにＸ’ｉ Ｌ、てｌ対で開用さ
れる。また、ｒｌｏ 、 ｌ１０ＶｉＶｃｃ−Ｖｔｈ
ｖＣプルアップぼれている場合が多い。このとき０、図
るに示すレイアウトで、ｉめイオン注入された場合、１
対のトランスファーゲートトランジスタの一方はソース
ｆｌｌｌ Ｋ 、他方はドレイン側にオフセットか生じ
、アンバランスの状態となる。その結果Ｃ図３’／））
Ｙの信号が５６生した場合すなわちトランスファーゲー
トが＋ｊｉｌいた場合りとＤの浮き上がりのレベルに差
か生じる。もしこの場合、Ｄ。
レイアウトを示す平１（ローである。通常トランジスタ
のＳ／Ｄｆ−ｉＥ大人時斜めイオン注入により、ソース
側あるいはドレイン側にオフセットが生じ、トランジス
タの能力を低下させる原因の１つとなる。１４４に示す
ような差動型増幅器につながるトランススファーゲート
においては、通常り、ＤにＸ’ｉ Ｌ、てｌ対で開用さ
れる。また、ｒｌｏ 、 ｌ１０ＶｉＶｃｃ−Ｖｔｈ
ｖＣプルアップぼれている場合が多い。このとき０、図
るに示すレイアウトで、ｉめイオン注入された場合、１
対のトランスファーゲートトランジスタの一方はソース
ｆｌｌｌ Ｋ 、他方はドレイン側にオフセットか生じ
、アンバランスの状態となる。その結果Ｃ図３’／））
Ｙの信号が５６生した場合すなわちトランスファーゲー
トが＋ｊｉｌいた場合りとＤの浮き上がりのレベルに差
か生じる。もしこの場合、Ｄ。
Ｄの１ｇ号を高速に工１０．工１０に伝達するため、Ｙ
の信号を早めると、Ｄ、Ｄの堰位差が小さいうちにＩｌ
ｏ、ｘｌｏ ）でつながり、さらに、これら１対のトラ
ンジスタがアンバランスであるためにＤとＤの浮き上が
りのレベルが、Ｄ、ＤうちＬｏｗ ＩＩ！ＩＩに下がる
側の方が大きいと、木米ＬＯＷに下がるべきＤがＨｌｇ
ｈに反転してしまい、誤動作が生じる。
の信号を早めると、Ｄ、Ｄの堰位差が小さいうちにＩｌ
ｏ、ｘｌｏ ）でつながり、さらに、これら１対のトラ
ンジスタがアンバランスであるためにＤとＤの浮き上が
りのレベルが、Ｄ、ＤうちＬｏｗ ＩＩ！ＩＩに下がる
側の方が大きいと、木米ＬＯＷに下がるべきＤがＨｌｇ
ｈに反転してしまい、誤動作が生じる。
〔発明が解決しようとする課題］
以上説明したように従来の技術では、トランスファーゲ
ートのＳ／Ｄ ｔ 、ｎめイオン注入した場合、オフセ
ットが生じ、アンバランスが起こる。
ートのＳ／Ｄ ｔ 、ｎめイオン注入した場合、オフセ
ットが生じ、アンバランスが起こる。
ただし、Ｄ、Ｄの゛電位差が十分ある状態で、トランス
ファーゲートが１痢き、Ｉｌｏ、工／Ｑと接続されても
誤動作には至らない。しかしながら。
ファーゲートが１痢き、Ｉｌｏ、工／Ｑと接続されても
誤動作には至らない。しかしながら。
Ｄ、Ｄを高速にアクセスするためには、（弔ｌ述動型哨
Ｉ−器活性化１ａ号） Ｓｏから（トランス°７アーゲ
ートオープン）Ｙまでのタイミングを短縮する方法があ
るが、上記にしめしたようにアンバランスがあるとこの
方法も使用できない。
Ｉ−器活性化１ａ号） Ｓｏから（トランス°７アーゲ
ートオープン）Ｙまでのタイミングを短縮する方法があ
るが、上記にしめしたようにアンバランスがあるとこの
方法も使用できない。
〔課題１に解決中るための手段〕
１対のトランスファーゲートのＳ／Ｄ→めイオン注入時
の場合もアンバランスにならないレイアウトにＩ４成し
たものである。
の場合もアンバランスにならないレイアウトにＩ４成し
たものである。
本発明は以上のようＶＣアンバランスの生りなＡレイア
ウトＣて惧成されているので ＢＩｔ線とｌ１０ｆｆｌ
？ｉｔ接続する１対の’Ｉ１０ ）ランスファーゲー）
ＴｒがＳ／Ｄ−４＋めイオン注入時オフセットｖｃな
っても、それぞれの’ｒｒ特性は四方向にシフトするこ
とＶＣなりアンバランスは生じない。
ウトＣて惧成されているので ＢＩｔ線とｌ１０ｆｆｌ
？ｉｔ接続する１対の’Ｉ１０ ）ランスファーゲー）
ＴｒがＳ／Ｄ−４＋めイオン注入時オフセットｖｃな
っても、それぞれの’ｒｒ特性は四方向にシフトするこ
とＶＣなりアンバランスは生じない。
〔実１ｊｊ、 ［ＨＩ ）
第１図に本発明によるｌ実＠Ｉ！ＡＩを示す。このよう
なレイアウトの場合、８／ｂ ｐめイオン注入ＶＣ対し
てオフセットとなる四が１対のトランジスタのり、Ｄ両
方共同じソース側あるいはドレイン側になり、アンバラ
ンスが生じることはなＩ／′１ｏ、 丁なわち、Ｙが拍生した時すなわち、トランスファーゲ
ートが開きり、Ｄと工１０ 、 Ｉｌｏが接続されたと
きのり、Ｄの浮き上がりのレベルが両刀共全く同レベル
トナル。
なレイアウトの場合、８／ｂ ｐめイオン注入ＶＣ対し
てオフセットとなる四が１対のトランジスタのり、Ｄ両
方共同じソース側あるいはドレイン側になり、アンバラ
ンスが生じることはなＩ／′１ｏ、 丁なわち、Ｙが拍生した時すなわち、トランスファーゲ
ートが開きり、Ｄと工１０ 、 Ｉｌｏが接続されたと
きのり、Ｄの浮き上がりのレベルが両刀共全く同レベル
トナル。
この場合、Ｄ、Ｄの、１％、位差が倣少な場合でも誤動
作することはあり侍ない。したがっておとＹの開隔を非
常に小さくすることが可能となり。
作することはあり侍ない。したがっておとＹの開隔を非
常に小さくすることが可能となり。
Ｄ、Ｄｆｅ−高速に伝達することが可能となる。
以上のように本発明によれば、Ｄ、Ｄと工１０゜Ｉｌｏ
を接続する１対のトランスファーゲートトランジスタに
対してＥ３／Ｄｇ％めイオン注入でも、アンバランスを
生じさせることなく、さらに。
を接続する１対のトランスファーゲートトランジスタに
対してＥ３／Ｄｇ％めイオン注入でも、アンバランスを
生じさせることなく、さらに。
Ｄ、Ｄを高速に伝達することが可能となる◎
＠１図は本発明による１対のトランスファーゲートのレ
イアウトを示す図、第２図＃−１第１差動墾増幅器と４
％２力レントミラー型増幅器忙示↑等イ面回路図、第３
図は第２図の各信号のタイミング図、第４図は従来のト
ランスファーゲートのレイアラトラ示す図である。 図にお−て＋１ｌＦｉｎ＋ 拡散層、ｒ２１ ｎ ＷＥ
ｌ ４’ｉ［体、・３Ｉに第２次導電体％＋４３ｆｌ
シリコンゲート、＋５１ｊｄｎ型ＭＯ８トランジスタ、
１６１＃″ｊｎ＋とのコンタクト。
イアウトを示す図、第２図＃−１第１差動墾増幅器と４
％２力レントミラー型増幅器忙示↑等イ面回路図、第３
図は第２図の各信号のタイミング図、第４図は従来のト
ランスファーゲートのレイアラトラ示す図である。 図にお−て＋１ｌＦｉｎ＋ 拡散層、ｒ２１ ｎ ＷＥ
ｌ ４’ｉ［体、・３Ｉに第２次導電体％＋４３ｆｌ
シリコンゲート、＋５１ｊｄｎ型ＭＯ８トランジスタ、
１６１＃″ｊｎ＋とのコンタクト。
Claims (1)
- 第１差動型増幅器と第２カレントミラー型増幅器を備え
たダイナミック型ランダムアクセスメモリーにおいて、
第１増幅器からの２出力Ｄ、■を第２増幅器に伝達する
ための２つのトランスファゲートトランジスタの、ソー
スとドレイン側を料めイオン注入に対して、同じ関係に
レイアウトしたことを特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127201A JP2700489B2 (ja) | 1989-05-18 | 1989-05-18 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127201A JP2700489B2 (ja) | 1989-05-18 | 1989-05-18 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02304798A true JPH02304798A (ja) | 1990-12-18 |
| JP2700489B2 JP2700489B2 (ja) | 1998-01-21 |
Family
ID=14954211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1127201A Expired - Fee Related JP2700489B2 (ja) | 1989-05-18 | 1989-05-18 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2700489B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51105732A (ja) * | 1975-03-14 | 1976-09-18 | Hitachi Ltd | |
| JPS62115861A (ja) * | 1985-11-15 | 1987-05-27 | Toshiba Corp | 半導体装置 |
-
1989
- 1989-05-18 JP JP1127201A patent/JP2700489B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51105732A (ja) * | 1975-03-14 | 1976-09-18 | Hitachi Ltd | |
| JPS62115861A (ja) * | 1985-11-15 | 1987-05-27 | Toshiba Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2700489B2 (ja) | 1998-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4250406A (en) | Single clock CMOS logic circuit with selected threshold voltages | |
| US6538954B2 (en) | Multi-port static random access memory equipped with a write control line | |
| US6111455A (en) | Method for controlling delays in silicon on insulator circuits | |
| JP4128766B2 (ja) | 半導体メモリ装置 | |
| US6496435B2 (en) | Sense amplifier control circuit of semiconductor memory device | |
| KR910003593B1 (ko) | 고집적도 메모리용 모드 선택회로 | |
| US5287527A (en) | Logical signal output drivers for integrated circuit interconnection | |
| CN111798891A (zh) | 生成四相时钟信号的时钟信号生成器 | |
| EP0488425B1 (en) | Semiconductor memory device | |
| JPH02304798A (ja) | 半導体記憶装置 | |
| KR0142038B1 (ko) | 정적형 반도체 메모리 다바이스 | |
| KR20010004649A (ko) | 반도체 메모리장치 | |
| EP0230385A2 (en) | Semiconductor memory | |
| US6421264B1 (en) | CAM Cell Circuit having decision circuit | |
| JPH0325791A (ja) | 半導体メモリ装置 | |
| KR940016234A (ko) | 데이타 전송회로 | |
| JPH02118992A (ja) | スタティック形半導体記憶装置 | |
| Maeguchi et al. | 4-µm LSI on SOS using coplanar-II process | |
| KR100482994B1 (ko) | 반도체 메모리 장치 및 그의 제조 방법 | |
| KR0164825B1 (ko) | 비트선 센스 증폭기를 비공유하는 반도체 메모리장치 | |
| US6385105B2 (en) | Semiconductor memory and method of saving energy of the memory | |
| KR930020442A (ko) | 데이타의 고속 액세스가 이루어지는 비트라인 제어회로 | |
| JP4245688B2 (ja) | プリチャージ回路 | |
| JPH02268510A (ja) | ゲートアレイ装置によるバスデータ保持回路 | |
| KR0172425B1 (ko) | 고주파동작용 매스킹회로를 구비하는 반도체 메모리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |