JPH02300693A - 周期計測回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は周！ＩＤＩ測回路に係り、特に入力パルス信号
の周期に応じたディジタル信号を出力する周期翳１測回
路に関する、。

従来の技術 第３図は従来の周ｌＩ＝を副回路のブロック図を示す。

この周期計測回路は入力パルス信号の周期をディジタル
データに変ａする回路である３、ノＪウンタ１は一定周
期のタイマクロック信号の立ち上がりを検出して、その
検出毎にカウントアツプする１゜ラッチ−１０はカウン
タ１からのカラン１〜データを入力パルス信号に応じて
ラッヂし、ラッヂした力ラン１〜データを出力データと
して出力している。

入力パルス信号はワンシ〕ットマルヂバイブレータ５に
入ノｊされ、その立ち上がりが検出する。

ワンショットマルヂバイブレータの出カラツブパルス信
号はラッチ１０に供給されると共に遅延回路６を介して
カウンタ１に供給される。。

その動作は第４図に示すように入力パルス信号ａがロー
レベルよりハイレベル（こ立ち」二がるとワンショッ１
〜マルチバイブレーク５は所定のパルス幅で入力パルス
信号の周期に応じたラッチパルス信号を出力する。ラッ
チ１０はラッチパルス信号の立ち上がりを検出し、その
どきのカウンタ１からのカウントデータをラッチし、次
のラッチパルス信号が入力されるまで出力データとして
出力する９、この出力データはラッチパルス信号の周期
に応じて変わっている。したがって、出力データは入力
パルス信号の周期に応じた値となっている。

カウンタ１はカラン１−データをラップ１０がラッチし
た後にクリアするように遅延回路６により遅延されたラ
ッチパルス信号によりクリアされ、０より勇びカウント
アツプしていた、。

発明が解決しようとする課題 しかるに、従来の周期計測回路では第４図で時刻ｔ、−
、ｔ３間に示すように入力パルス信号の周期がカウント
データの最大値に対応する周期より長くなってしまった
場合、カウンタ１の出力カウントデータが最大値となっ
ても入力パルス信号がローレベルよりハイレベルに立ち
上がらないので、ラッチパルス信号もハイレベルとなら
ず、ラッチ１０のデータが更新されることがなく、した
がって、次の周期の入力パルス信号が人ツノされるまで
前の周期のデータを出力し続は時間ｔの絆過後に最大デ
ータを出ツノするため、入力パルス信号の周期が最大の
出力データに対応する周期より長い周期であるにもかか
わらず、１時間にの間は最大の出力データより小さいデ
ータが出力され、処理が遅れてしまう雪の問題点があっ
た。

また、第４図のカウントデータに破線で示すようにカウ
ントデータが最大値になるとカウントをＯより再び行な
うような構成の周期計測回路では入力パルス信号の周期
の長い時刻ｔ、−，ｔ３では再びＯよりカウントが行な
われ第４図出力データ（１）に示すように次のラッチパ
ルス信号すが入力された時点でデータロ、１′　を出力
してしまい、誤ったデータのを出力してしまう智の問題
点があつ　ｌこ　、１ 本発明は上記の点に鑑みてなされたもので人力パルス信
号の周期がカウンタの設定値に応じた周期を越えた場合
でも入力パルス信号により近いデータをより速く出ツノ
する周期計測回路を提供することを目的どする。。

課題を解決するための手段 本発明は一定周期のクロックを入力パルス信号の各周期
毎に泪測するカウンタにより該入力パルス信号の周期に
応じた出力ディジタルデータを得る周期計測回路におい
て、前記カウンタの出力カウントデータが設定値になっ
たことを検出する検出手段と、検出手段の検出出力によ
り前記カウンタの出力カウントデータの設定値を前記出
力ディジタルデータとして出力する出力手段とを具備し
てなる。

作用 カウンタの出力カウントデータが設定値になると検出手
段により設定値になったことが検出される３、検出手段
が設定値を検出すると、出力手段は直ちに設定値を出力
ディジタルデータとして出力する。したがって、入力パ
ルス信号の周期が設定値に対応した周期以上となった場
合でも直ちにその周期に最も近い設定値を得ることがで
きる。

実施例 第１図は本発明の一実施例のブロック図を示す。

図中、１はカウンタ、２は検出手段、３は出力手段を示
す。

カウンタ１のクロック端子にはＡＮＤ回路４を介して一
定周波数のタイマクロックが供給され、また、クリア端
子にはワンシ〕ット？ルヂバイブレータ５より遅延回路
６を介してラッチパルス信号が供給される、。

ワンショットマルヂバイブレーク５には人力パルス信号
及びタイミングクロックが供給され、ワンショットマル
ヂバイブレータ５の出力信号は遅延回路６で所定の時間
遅延された後、カウンタ１のクリア端子に供給される１
゜ 検出手段２はフリップ７０ツブ７で構成されており、デ
ータ端ｆには常にハイレベル信号が供給され、クロック
端子にはカウンタ１のカラン１〜データが最大値となっ
たとぎハイレベルとなるカウントフル信号が供給される
。出力手段３はＯＲ回路８．フリップ７０ツブ９．ラッ
チ１０よりなり、ＯＲ回路８には検出手段２を構成する
フリップフロップ７のＱ出ツノ信号及びワンシ〕ットマ
ルヂバイブレータ５の出力ラッチパルス信号が供給され
る。また、ノリツブノロツブ７のび出力信号はＡＮＤ回
路４に供給される。

ＯＲ回路８の出力パルス信号はフリップフロップ９のデ
ータ端子に供給される。また、ノリツブノロツブ９のク
ロック端子にはタイミングクロックが供給され、フリッ
プ７０ツブ９のＱ出力はラッチ１０のクロック端子に供
給される。ラッチ１０にはカウンタ１よりカウントデー
タが供給される。

次に回路の動作について第２図と共に説明する。

まず、時刻ｔ１で入力パルス信号が立ち上がると、入力
パルス信号ａの立ち上がりをワンシ］ットマルチバイブ
レータ５が検出して、ラッチパルス信号すが一定期間ハ
イレベルになる、１ ラッチパルス信号がハイレベルになると、ＯＲ回路８の
ｄ１力はハイレベルとなる。このとき、タイミングクロ
ックがハイレベルとなり、フリップ７０ツブ９の出力が
ハイレベルとなり、ラッチ１０はそのときのカウンタ１
の出力カウントデータｎ１をラッチして、出力データと
して出力する。

このとき、遅延回路６により少し遅れてラッチパルス信
号がカウンタ１のクリア端子に入力され、カウンタ１が
クリアされ、時刻ｔ２より再びＯよりカラン１〜アツプ
される。

通常であれば、この動作が繰り返され、入力パルス信号
の周期に応じた出力ディジタルデータを得る。

次に入力パルス信号の周期が長い場合について説明する
。時刻ｔ３でカウンタ１が初期化され、カウンタ１は０
よりノＪウントアップを開始する。。

入力パルス信号の周期が十分に長い場合にはカウンタ１
はカウンタ１のカウントデータが最大値になる前に入力
パルス信号が立ら上がりクリアされることはなく、カウ
ンタ１のカウントデータは時刻ｔ４で最大値になる。ま
た、ノｊウンタ１はカウントデータが最大値になるとカ
ウントノル信号がハイレベルとなり、フリップ７０ツブ
７のＱ出力がハイレベル、σ出力はローレベルとなる。

。 したがって、ＡＮＤ回路４の出力信号もローレベルとな
るため、カウンタ１のカウント動作は停止する。

また、フリップノロツブ７のＱ出力はハイレベルとなる
ため、ＯＲ回路８の出ノＪもハイレベルとなり、このと
き、ノリツブフロップ９にタイミングクロックが入力さ
れると７リツプフロツブ９の出力がハイレベルとなる３
、ラッチ１ｏはノリツブ７０ツブ９からの信号により出
力データをラッチするためノリツブノロツブ９がハイレ
ベルとなるとラッチ１０はカウンタ１からの最大値のカ
ウントデータをラッチし、出力データｎＩとして出力す
る。

次に時刻ｔ５で入力パルス信号がローがらハイレベルと
なると、ワンショットマルヂバイブレータ５からのラッ
チパルス信号が一定時間ハイレベルとなる。これに伴な
いノリツブ７０ツブ７がクリアされ、Ｑ出力はローレベ
ルとなり、σ出力はハイレベルとなる。このため、タイ
マクロックがＡＮＤ回路４を通してカウンタ１に供給さ
れ、カウンタ１はカウント動作を開始する。

このとき、ノリツブフロップ７のＱ出力はハイレベルか
らローレベルとなり、フリップノ［１ツブ９のデータ入
力がハイレベルからローレベルとなるため、タイミング
クロックの立ち上がり時にフリップ７０ツブ９の出力が
ハイレベルからローレベルとなるがラッチ１ｏはノリツ
ブノロツブ９の出力の立ち十がりを検出しているため、
ラッチ１０の出力データは更新されず、最大値のデータ
ｎ４を出力し続ける。

次に、入力パルス信号の周期が再び変換範囲内となると
、時刻ｔ５でカウンタ１がカラン１〜動作を開始し、０
からカウントアツプを行なっており、時刻ｔ６で入力パ
ルス信号が再びローレベルからハイレベルに立ち上がる
と、ワンシ１ットマルチバイブレータ５よりラッチパル
ス信号が出力され、ラッチ１０はそのときのカウンタ１
の出力カウントデータｎ５をラッチし、出力データとし
て出力する。このとき、カウンタ１も少し貯れてクリア
され、再びＯよりカラン１〜アツプを９含める。

このように、入力パルス信号の周期が変換の範囲を越え
ると、ラッチ１０はすぐに初期化され、カウン］−デー
タの最大値をラッチし、出力データとして出力する。し
たがって、入力パルス信号の周期がカウンタの最大値に
対応した周期を越えても速やかにその周期により近いデ
ータである最大値を出力する。このため、間違ったデー
タを出力してしまったり、ラッチ１０が初期化されない
ために、次に初期化されるまでの聞出ノＪデータの対応
が遅れてしまうようなことがなくなる、。

なお、本実施例でカウンタ１のカウントデータの上限値
を入力パルス信号の入力されるべき最大周期子αの値に
設定しておくことにより、カウントデータの上限値が出
力されたときには異常状態にあることを判別するような
構成とすることもできる。

発明の効果 上述の如く、本発明によれば、検出手段によりカウンタ
のカラン１〜データが設定値となったことを検出し、カ
ウントデータが設定値となったときには出力手段により
出力データを設定値に設定するため、入力パルス信号の
周期が異常に長くなり設定値を越えてしまった場合でも
直ちに設定（「１を出力するので入力パルス信号の周期
により近いデータをより速やかに出力できる等の特長を
有する。。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は本発
明の一実施例の動作を説明するための図、第３図は従来
の一例のブロック図、第４図は従来の一例の動作を説明
するための図である。 １・・・カウンタ、２・・・検出手段、３・・・出力手
段、７．９・・・ノリツブフロップ、８・・・ＯＲ回路
、１０・・・ラッチ３゜

Claims (1)

1. 【特許請求の範囲】 一定周期のクロックを入力パルス信号の各周期毎に計測
   するカウンタにより該入力パルス信号の周期に応じた出
   力ディジタルデータを得る周期計測回路において、 前記カウンタの出力カウントデータが設定値になったこ
   とを検出する検出手段と、 該検出手段の検出出力により前記カウンタの出力カウン
   トデータの設定値を前記出力ディジタルデータとして出
   力する出力手段とを具備したことを特徴とする周期計測
   回路。