JPH02299239A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH02299239A JPH02299239A JP7860690A JP7860690A JPH02299239A JP H02299239 A JPH02299239 A JP H02299239A JP 7860690 A JP7860690 A JP 7860690A JP 7860690 A JP7860690 A JP 7860690A JP H02299239 A JPH02299239 A JP H02299239A
- Authority
- JP
- Japan
- Prior art keywords
- impurity atoms
- semiconductor substrate
- atoms
- substrate
- lattice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000012535 impurity Substances 0.000 claims abstract description 36
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 230000007246 mechanism Effects 0.000 claims abstract description 14
- 230000001678 irradiating effect Effects 0.000 claims abstract description 4
- 230000003213 activating effect Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 28
- 230000006798 recombination Effects 0.000 claims description 23
- 238000005215 recombination Methods 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000007725 thermal activation Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 238000005245 sintering Methods 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 238000004904 shortening Methods 0.000 claims description 2
- 238000001354 calcination Methods 0.000 claims 2
- 230000000694 effects Effects 0.000 claims 2
- 238000004140 cleaning Methods 0.000 claims 1
- 230000009849 deactivation Effects 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 claims 1
- 239000002800 charge carrier Substances 0.000 abstract description 5
- 238000002161 passivation Methods 0.000 description 6
- 239000002245 particle Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000010494 dissociation reaction Methods 0.000 description 3
- 230000005593 dissociations Effects 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- 238000009827 uniform distribution Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 102100031920 Dihydrolipoyllysine-residue succinyltransferase component of 2-oxoglutarate dehydrogenase complex, mitochondrial Human genes 0.000 description 1
- 101000992065 Homo sapiens Dihydrolipoyllysine-residue succinyltransferase component of 2-oxoglutarate dehydrogenase complex, mitochondrial Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000001773 deep-level transient spectroscopy Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は結晶質の半導体基板が担体寿命を短縮した少
なくとも一つのゾーンを含む半導体素子の製造法に関す
る。
なくとも一つのゾーンを含む半導体素子の製造法に関す
る。
（従来技術）
高出力半導体素子は一方では開閉時間（導通状態から遮
断状態への過渡時間）ができるだけ短く、他方では開閉
損失ができるだけ少ない（導通状態での電圧降下が少な
い）ことが必要である。この相反する要求（“妥協点”
）は荷電担体の寿命を意図的に調整することによって最
適化することができる。
断状態への過渡時間）ができるだけ短く、他方では開閉
損失ができるだけ少ない（導通状態での電圧降下が少な
い）ことが必要である。この相反する要求（“妥協点”
）は荷電担体の寿命を意図的に調整することによって最
適化することができる。
その一つは、多くの場合例えばＡｕ、Ｐｔ等の遷移金属
である不純物原子の制御された拡散である。
である不純物原子の制御された拡散である。
その際、再結合原子（不純物原子）は選択可能であるが
、その結果生ずる密度プロフィルは基本的に半導体結晶
内の不純物原子の拡散状態によって規定される。拡散技
術を利用した場合、素子製造に際しての重大な欠点は再
現性が不十分であることである。この欠点は、＾Ｕもし
くはｐｔの拡散状態は巨視的、及び微視的な結晶特性（
格子電圧、表面特性、ドーピング、汚染等）によって左
右され、これらを制御したり、再現したりすることが困
難であるという事実に基づくものである。
、その結果生ずる密度プロフィルは基本的に半導体結晶
内の不純物原子の拡散状態によって規定される。拡散技
術を利用した場合、素子製造に際しての重大な欠点は再
現性が不十分であることである。この欠点は、＾Ｕもし
くはｐｔの拡散状態は巨視的、及び微視的な結晶特性（
格子電圧、表面特性、ドーピング、汚染等）によって左
右され、これらを制御したり、再現したりすることが困
難であるという事実に基づくものである。
従って今日では、従来のＡｕもしくはｐｔの拡散方式は
次第に電子照射、及び軸方向の寿命プロフィルが望まれ
る場合には重い粒子（陽子、中性子、ヘリウム）の照射
にとって代わられている。
次第に電子照射、及び軸方向の寿命プロフィルが望まれ
る場合には重い粒子（陽子、中性子、ヘリウム）の照射
にとって代わられている。
特定の用途における照射方式の重大な欠点は、その際に
発生する結晶の欠損が照射の性質によってのみ生ずるこ
とである。粒子のエネルギを変化させても、又粒子線量
を適当に選択しても、欠損の電子構造（例えば帯空隙の
エネルギ準位、電子及び正孔の捕獲断面）を変化させる
ことができない。
発生する結晶の欠損が照射の性質によってのみ生ずるこ
とである。粒子のエネルギを変化させても、又粒子線量
を適当に選択しても、欠損の電子構造（例えば帯空隙の
エネルギ準位、電子及び正孔の捕獲断面）を変化させる
ことができない。
電子照射に関するＤＬＴＳの詳細な研究（例えば“電子
照射された半導体素子の支配的な際結合中心：八、 ０
． Ｈｖｗａｒａｙｅ及びＢ、 Ｊ、 Ｂａｌｉｇａ著
、Ｊ、電気化学協会：ソリット・ステート科学及び技術
誌、１９７７年６月号）及び陽子放射されたシリコンに
関する研究（例えば“シリコンの陽子放射：生成された
再結合中心の完全な電気的特徴”、Ｍ、Ｗ、 ｔｌｕｐ
ｐｉ著、Ｄｉｓｓ、 ＥＴＨＮｏ、 ８７５５、ｔｏ
ｏ−１１０ページ、１９８９年）を参照すると、１２に
及ぶ能動的欠損が生じ、その際その一部、特に空位だけ
が能動的な再結合中心を現示することが記載されている
。更に、この中心は両性的なＡｕ−中心と比較して明ら
かに効率が悪いことが示されている。従って、Ａｕによ
って達成できるものと同じ寿命短縮を達成するためには
、Ａｕと比較して明らかに密度が高い照射により誘発さ
れた中心が必要である。
照射された半導体素子の支配的な際結合中心：八、 ０
． Ｈｖｗａｒａｙｅ及びＢ、 Ｊ、 Ｂａｌｉｇａ著
、Ｊ、電気化学協会：ソリット・ステート科学及び技術
誌、１９７７年６月号）及び陽子放射されたシリコンに
関する研究（例えば“シリコンの陽子放射：生成された
再結合中心の完全な電気的特徴”、Ｍ、Ｗ、 ｔｌｕｐ
ｐｉ著、Ｄｉｓｓ、 ＥＴＨＮｏ、 ８７５５、ｔｏ
ｏ−１１０ページ、１９８９年）を参照すると、１２に
及ぶ能動的欠損が生じ、その際その一部、特に空位だけ
が能動的な再結合中心を現示することが記載されている
。更に、この中心は両性的なＡｕ−中心と比較して明ら
かに効率が悪いことが示されている。従って、Ａｕによ
って達成できるものと同じ寿命短縮を達成するためには
、Ａｕと比較して明らかに密度が高い照射により誘発さ
れた中心が必要である。
（発明が解決しようとする課Ｂ）
本発明の目的は、電子照射を採用して従来の技術水準よ
りも効率よく再結合中心を生成する、担体寿命を短縮し
た少なくとも一つのゾーンを有する結晶質の半導体基板
を含む半導体素子を製造する方法を提供することである
。
りも効率よく再結合中心を生成する、担体寿命を短縮し
た少なくとも一つのゾーンを有する結晶質の半導体基板
を含む半導体素子を製造する方法を提供することである
。
（課題を解決する手段）
発明に基づいて冒頭に述べた形式の方法は次の段階を含
んでいる。
んでいる。
ａ）次の特性、即ち
ａｔ）格子点では再結合に対して能動的であり、ａ２）
格子間隙では再結合に対して非能動的であり、且つ、 ａ３）割り込み質であり、空位−メカニズムを介して、
しかしキック−アウト・メカニズムは介さずに拡散する
特性を備えた不純物原子を半導体基板内に拡散し、 ｂ）半導体基板に電子を照射して半導体基板内に格子の
空位を生成し、且つ、 Ｃ）拡散された不純物原子を熱により能動化させて、間
隙の不純物原子が格子の空位に移行し、且つこれが能動
的な再結合の中心になるようにする、各段階である。
格子間隙では再結合に対して非能動的であり、且つ、 ａ３）割り込み質であり、空位−メカニズムを介して、
しかしキック−アウト・メカニズムは介さずに拡散する
特性を備えた不純物原子を半導体基板内に拡散し、 ｂ）半導体基板に電子を照射して半導体基板内に格子の
空位を生成し、且つ、 Ｃ）拡散された不純物原子を熱により能動化させて、間
隙の不純物原子が格子の空位に移行し、且つこれが能動
的な再結合の中心になるようにする、各段階である。
この発明の核心は電子照射によって多くの異なる再接合
中心が生成されるが、しかし、これらの少なくとも一部
は正確に規定された特性を備えた唯一の種類の中心と置
換され、且つ、照射により誘導された中心のうち置換さ
れない部分は再度補修されることである。
中心が生成されるが、しかし、これらの少なくとも一部
は正確に規定された特性を備えた唯一の種類の中心と置
換され、且つ、照射により誘導された中心のうち置換さ
れない部分は再度補修されることである。
発明に基づいてシリコン基板内の荷電担体の寿命を短縮
するため、不純物原子としてＣｕ、八ｇ、又はＰｄを使
用することが好適である。
するため、不純物原子としてＣｕ、八ｇ、又はＰｄを使
用することが好適である。
発明に基づく方法で製造された半導体素子には担体°の
寿命を短縮した少なくとも一つのゾーンが含まれ、この
ゾーン内に担体寿命の短縮に必要な再結合中心が不純物
原子によって形成され、該不純物原子は格子点上に位置
し、且つ ａ１）格子点では再結合に対して能動的であり、ａ２）
格子間隙では再結合に対して非能動的であり、且つ、 ａ３）割り込み質であり、空位−メカニズムを介して、
しかしキック−アウト・メカニズムは介さずに拡散する
特性を備えている。
寿命を短縮した少なくとも一つのゾーンが含まれ、この
ゾーン内に担体寿命の短縮に必要な再結合中心が不純物
原子によって形成され、該不純物原子は格子点上に位置
し、且つ ａ１）格子点では再結合に対して能動的であり、ａ２）
格子間隙では再結合に対して非能動的であり、且つ、 ａ３）割り込み質であり、空位−メカニズムを介して、
しかしキック−アウト・メカニズムは介さずに拡散する
特性を備えている。
発明のその他の実施Ｂ様は添付の特許請求の範囲に記載
されている。
されている。
（実施例）
つぎにこの発明の実施例を添付図面を参照しつつ詳細に
説明する。
説明する。
第１図ａ−ｇは発明に基づく方法の基本的な各段階を示
している。
している。
図面に示す参照番号は図中符号として表に纏めである。
基本的には同一部品には同一の参照番号が付しである。
先ず、この発明を最もよく理解するため、幾つかの基本
的な原理を説明する。
的な原理を説明する。
発明に基づく方法の前提になるのは以下の再結合−及び
拡散特性を備えた不純物原子である。
拡散特性を備えた不純物原子である。
１、格子点では再結合に対して能動的であり、２、格子
間隙では再結合に対して非能動的である。
間隙では再結合に対して非能動的である。
（割り込み質）
３、拡散は割り込み式に、且つ空位メカニズム（すなわ
ち解離的に）を介して、しかし基本的にキック・アウト
・メカニズムを介さずに行われる。
ち解離的に）を介して、しかし基本的にキック・アウト
・メカニズムを介さずに行われる。
所与の不純物原子が特定の半導体基板内で上記の特性を
有しているかどうかは、エネルギを考慮することによっ
て究明できる。
有しているかどうかは、エネルギを考慮することによっ
て究明できる。
シリコン結晶内で前記の特性を備えた不純物原子は例え
ばＡｇ、 Ｃｕ、又はＰｄ原子である。ＡｇにはＣｕと
比較すると、解離（Ｋｏｍｐｌｅｘｂｉｌｄｕｎｇ）す
る傾向が少ないという利点がある。
ばＡｇ、 Ｃｕ、又はＰｄ原子である。ＡｇにはＣｕと
比較すると、解離（Ｋｏｍｐｌｅｘｂｉｌｄｕｎｇ）す
る傾向が少ないという利点がある。
Ａｇは篩と同様に、結晶質シリコン内の置換点く格子点
）上で有効な再結合中心として作用する性質を備えてい
る。しかしＡｇ拡散はＡｕ拡散とは異なり、基本的にキ
ック・アウト・メカニズムによるのではなく、割り込み
弐に、空位メカニズノ、を介して行われる。
）上で有効な再結合中心として作用する性質を備えてい
る。しかしＡｇ拡散はＡｕ拡散とは異なり、基本的にキ
ック・アウト・メカニズムによるのではなく、割り込み
弐に、空位メカニズノ、を介して行われる。
しかし、間隙の四面体上にあるＡｇ原子は再結合に重要
な密度プロフィルに寄与するものではない。
な密度プロフィルに寄与するものではない。
その代わりに空位メカニズム（解離メカニズム、空位を
介した拡散： 八ｇ （ｉｎｔ） ＋Ｖａｃ −−＞Ａｇ （Ｓｕｂ）
）によってＡｇ−再結合中心が生成される。〔６ｇ（ｉ
ｎｔ）＝へｇ（割り込み質） 、Ｖａｃ−空位、Ａｇ
（Ｓｕｂ） −Ａｇ （置換））従って、再結合に重要
なＡｇ （置換）は空位（Ｖａｃａｎｃｙ ： Ｖａ
ｃ ）の密度プロフィルと相関している。
介した拡散： 八ｇ （ｉｎｔ） ＋Ｖａｃ −−＞Ａｇ （Ｓｕｂ）
）によってＡｇ−再結合中心が生成される。〔６ｇ（ｉ
ｎｔ）＝へｇ（割り込み質） 、Ｖａｃ−空位、Ａｇ
（Ｓｕｂ） −Ａｇ （置換））従って、再結合に重要
なＡｇ （置換）は空位（Ｖａｃａｎｃｙ ： Ｖａ
ｃ ）の密度プロフィルと相関している。
電子照射によって半導体素子には空位と二重空位がほぼ
均一な分布で生成された。電子照射線量を変えることに
よって空位の密度を調整することができる。
均一な分布で生成された。電子照射線量を変えることに
よって空位の密度を調整することができる。
１、八ｇの予溶着と拡散、
２、電子の照射、及び、
３、解離メカニズムの熱による能動化、の処理段階を順
次実施すると、照射によって発生した欠陥ゾーンはＡｇ
（ｉｎｔ） ＋Ｖａｃ −−＞Ａｇ （Ｓｕｂ）の経
過を辿り、これは補修過程 Ｓｉ （ｉｎｔ ） ＋Ｖａｃ −−＞Ｓｉ （Ｓｕｂ
） （拡散した間隙固有原子が空位を占めている。）と
比較してシリコン内のＡｇの拡散性が高い点で優れてい
る。照射によって生成される空位プロフィルは置換Ａｇ
の密度プロフィルに変換される。
次実施すると、照射によって発生した欠陥ゾーンはＡｇ
（ｉｎｔ） ＋Ｖａｃ −−＞Ａｇ （Ｓｕｂ）の経
過を辿り、これは補修過程 Ｓｉ （ｉｎｔ ） ＋Ｖａｃ −−＞Ｓｉ （Ｓｕｂ
） （拡散した間隙固有原子が空位を占めている。）と
比較してシリコン内のＡｇの拡散性が高い点で優れてい
る。照射によって生成される空位プロフィルは置換Ａｇ
の密度プロフィルに変換される。
照射だけを利用した場合に生成される空位と比較すると
、置換Ａｇは再結合に関して約１０倍も効率が高い。一
方、照射によって誘発された中心の高い再現性が有効な
再結合中心の再現性に直接好影響を及ぼす。
、置換Ａｇは再結合に関して約１０倍も効率が高い。一
方、照射によって誘発された中心の高い再現性が有効な
再結合中心の再現性に直接好影響を及ぼす。
次に第１図ａないし１図ｇを参照しつつ、発明の好適な
実施例を説明する。図面中、同一の部分には同一の参照
番号が付しである。最初に拡散及び酸化処理（約５００
°Ｃ以上の温度を利用）を行った後の、例えばシリコン
（第１図ａ）を示す。
実施例を説明する。図面中、同一の部分には同一の参照
番号が付しである。最初に拡散及び酸化処理（約５００
°Ｃ以上の温度を利用）を行った後の、例えばシリコン
（第１図ａ）を示す。
すなわち、単一の、又は複数のＰＮ−接合、及びそれに
よって規定される開閉特性を生成するのに必要な、例え
ば拡散工程の全てが終了している。すなわち、発明に基
づく方法の処理段階で半導体基板が強く加熱され過ぎる
と、損傷箇所は補修され、それによって寿命の調整がで
きなくなる。
よって規定される開閉特性を生成するのに必要な、例え
ば拡散工程の全てが終了している。すなわち、発明に基
づく方法の処理段階で半導体基板が強く加熱され過ぎる
と、損傷箇所は補修され、それによって寿命の調整がで
きなくなる。
第１図ａにはダイオード構造が明確に図示されている。
第１の主要面２ａからドーピング度が高いエミッタ・ゾ
ーン３がドーピング度が低い半導体基板１内に侵入し、
ベース・ゾーン４と共にＩ’Ｎ−接合部５を形成する。
ーン３がドーピング度が低い半導体基板１内に侵入し、
ベース・ゾーン４と共にＩ’Ｎ−接合部５を形成する。
更に、第２の主要表面２ｂからドーピング度が高い接点
ゾーンが半導体基板１内に侵入する。
ゾーンが半導体基板１内に侵入する。
先ず最初に、前記不純物原子の一つ、例えばＡｇの前段
階被覆が行われる。（１図ｂ）半導体基板１の双方の主
要表面２ａ、２ｂ上に例えばＡｇの層６ａ乃至６ｂがド
ーピングされる。これは例えば超真空中での蒸着、スパ
ッタリング、ＣＶＤ、ガルバニ−電気溶着等の公知の方
法で行われる。前段溶着にはイオン注入法も特に適して
おり、その場合、不純物原子は半導体基板１の主要表面
の近傍の領域に配置される。
階被覆が行われる。（１図ｂ）半導体基板１の双方の主
要表面２ａ、２ｂ上に例えばＡｇの層６ａ乃至６ｂがド
ーピングされる。これは例えば超真空中での蒸着、スパ
ッタリング、ＣＶＤ、ガルバニ−電気溶着等の公知の方
法で行われる。前段溶着にはイオン注入法も特に適して
おり、その場合、不純物原子は半導体基板１の主要表面
の近傍の領域に配置される。
第２図に、ドライブ・印処理が実施され、（１図Ｃ）こ
れはＡｇ原子が均一に半導体基板ｌ内に分布されるため
の工程である。（斜めの陰影線で示す）高出力半導体素
子を製造する際、通常は更に他の加熱処理が行われるの
で（例えば金属化層の焼結、受動化層の焼成）、この段
階は、場合によっては後続の、いずれにせよ必要な加熱
処理と同時に行うことも可能であり、これもＡｇの均一
な分布に寄与する。
れはＡｇ原子が均一に半導体基板ｌ内に分布されるため
の工程である。（斜めの陰影線で示す）高出力半導体素
子を製造する際、通常は更に他の加熱処理が行われるの
で（例えば金属化層の焼結、受動化層の焼成）、この段
階は、場合によっては後続の、いずれにせよ必要な加熱
処理と同時に行うことも可能であり、これもＡｇの均一
な分布に寄与する。
前段被覆はドライブ・イン処理の際に割り込み質のＡｇ
の密度を規定する。更に不純物原子の所望の密度がウェ
ーハの厚み全体にわたって得られるようにしなければな
らない。
の密度を規定する。更に不純物原子の所望の密度がウェ
ーハの厚み全体にわたって得られるようにしなければな
らない。
その後、ドライブ・イン処理の後に残った層６ａないし
６ｂの部分が除去される。それによって割り込み質の原
子（本実施例の場合はＡｇ）を有する半導体基板Ｉが得
られる。しかし、これは電気的に能動的ではない。すな
わら、荷電担体の寿命は基本的に変わっていない。
６ｂの部分が除去される。それによって割り込み質の原
子（本実施例の場合はＡｇ）を有する半導体基板Ｉが得
られる。しかし、これは電気的に能動的ではない。すな
わら、荷電担体の寿命は基本的に変わっていない。
第３に、好適な実施例では、半導体基板１の主要表面２
ａないし２ｂに素子によって特有の金属化層８が備えら
れる。これは公知の方法で実施することができ、その場
合、接触は適宜の絶縁層７によって補足的に横に構造化
できる。
ａないし２ｂに素子によって特有の金属化層８が備えら
れる。これは公知の方法で実施することができ、その場
合、接触は適宜の絶縁層７によって補足的に横に構造化
できる。
第４に、半導体基板ｌに電子が照射される。
（１図ｅ）粒子エネルギと粒子線量に応じて、所望の、
均一な密度を有する格子空位が生成され、この空位内に
は同時に割り込み質のＡｇ原子が集中しである。格子空
位の均一な分布は（質料の比較的僅かな実効面積に対応
した）僅かなエネルギでも、電子が深く侵入することに
起因するものである。
均一な密度を有する格子空位が生成され、この空位内に
は同時に割り込み質のＡｇ原子が集中しである。格子空
位の均一な分布は（質料の比較的僅かな実効面積に対応
した）僅かなエネルギでも、電子が深く侵入することに
起因するものである。
必要に応じて半導体基板１の幅全体に、又は側部の限定
領域に電子を照射することができる。半導体基板の照射
は公知である。従って、ここではこの処理段階について
はこれ以上言及しない。
領域に電子を照射することができる。半導体基板の照射
は公知である。従って、ここではこの処理段階について
はこれ以上言及しない。
第５に、高出力半導体素子の製造に際して通常行われる
ように受動化層が設けられる。受動化層１１の構成と構
造は基本的に素子の種類によって規定される。この処理
段階も公知である。
ように受動化層が設けられる。受動化層１１の構成と構
造は基本的に素子の種類によって規定される。この処理
段階も公知である。
最後に、割り込み質の不純物原子が熱により能動化され
る。（１図ｇ）これは本実施例の場合、受動化層１１の
焼成と同時に行われる。熱能動化によって、過剰な空位
が存在するゾーン１０内に割り込み質の不純物原子、例
えばＡｇが解離メカニズムによって自由格子点を漂遊し
、ひいては有効な際結合中心になる。それにより、半導
体基板１は荷電担体の寿命が短縮したゾーンを有する。
る。（１図ｇ）これは本実施例の場合、受動化層１１の
焼成と同時に行われる。熱能動化によって、過剰な空位
が存在するゾーン１０内に割り込み質の不純物原子、例
えばＡｇが解離メカニズムによって自由格子点を漂遊し
、ひいては有効な際結合中心になる。それにより、半導
体基板１は荷電担体の寿命が短縮したゾーンを有する。
これまで説明した実施例の他に、更に２つの、等しく優
れたバリエーションがある。
れたバリエーションがある。
第１のバリエーションでは、電子の照射は受動化の後に
行われる。その後、熱による能動化のために２００℃な
いし４００℃の温度での別個の焼結処理が必要である。
行われる。その後、熱による能動化のために２００℃な
いし４００℃の温度での別個の焼結処理が必要である。
第２のバリエーションでは、電子の照射はいわゆるバッ
キングの後で行われる。従って、半導体基板は電子照射
される前に接触され、カプセル化される。この場合も、
熱による能動化のために２０゛０℃ないし４００℃の温
度での別個の焼結処理が必要である。このように製造さ
れた半導体素子の場合、前記の温度（最低２００℃）に
も耐えるはんだだけが使用できることが理解されよう。
キングの後で行われる。従って、半導体基板は電子照射
される前に接触され、カプセル化される。この場合も、
熱による能動化のために２０゛０℃ないし４００℃の温
度での別個の焼結処理が必要である。このように製造さ
れた半導体素子の場合、前記の温度（最低２００℃）に
も耐えるはんだだけが使用できることが理解されよう。
発明に基づく担体寿命の調整は特定の種類の半導体素子
に限定されるものではない。簡単なダイオードから複雑
なサイリスター構造にまで応用できる。
に限定されるものではない。簡単なダイオードから複雑
なサイリスター構造にまで応用できる。
さらにこの発明は前述の特性を有する不純物原子が使用
されるという前提で、［−Ｖ又はＩＩ−ｆＶ−半導体基
板を有する素子にも利用できる。
されるという前提で、［−Ｖ又はＩＩ−ｆＶ−半導体基
板を有する素子にも利用できる。
最後に、この発明によって開閉特性を最適化し、特に漸
進的な電圧降下と開閉時間との妥協点を最適に定めるた
め、広範囲の種類の半導体素子に応用できる方法を提供
するものであることを付記しておく。
進的な電圧降下と開閉時間との妥協点を最適に定めるた
め、広範囲の種類の半導体素子に応用できる方法を提供
するものであることを付記しておく。
第１図ａ−第１図ｇは発明に基づく方法の基本的な段階
を示す概略図である。 図中符号： ■・・・・・・半導体基板、 ２ａ、２ｂ・・・・・・主要表面、 ３・・・・・・エミッタ・ゾーン、 ４・・・・・・ベース・ゾーン、 ５・・・・・・ＰＮ−接合部、 ６・・・・・・層、 ７・・・・・・絶縁層、 ８・・・・・・金属化層、 ９・・・・・・電 子、 １０・・・・・・ゾーン、 １１・・・・・・受動化層。
を示す概略図である。 図中符号： ■・・・・・・半導体基板、 ２ａ、２ｂ・・・・・・主要表面、 ３・・・・・・エミッタ・ゾーン、 ４・・・・・・ベース・ゾーン、 ５・・・・・・ＰＮ−接合部、 ６・・・・・・層、 ７・・・・・・絶縁層、 ８・・・・・・金属化層、 ９・・・・・・電 子、 １０・・・・・・ゾーン、 １１・・・・・・受動化層。
Claims (1)
- 【特許請求の範囲】 １、担体寿命を短縮した少なくとも一つのゾーンを有す
る結晶質の半導体基板を含む半導体素子を製造する方法
において、 ａ）格子点では再結合に対して能動的であり、格子間隙
では再結合に対して非能動的であ り、且つ、 割り込み質であり、空位−メカニズムを介 して、しかしキック−アウト・メカニズムを介さずに拡
散する特性を備えた不純物原子を半導体基板内に拡散し
、 ｂ）半導体基板に電子を照射して半導体基板内に格子の
空位を生成し、且つ、 ｃ）拡散された不純物原子を熱により能動化させて、割
り込み質の不純物原子が格子の空位に移行し、且つこれ
が能動的な再結合の中心になるようにする、各段階から
成ることを特徴とする方法。 ２、半導体基板としてシリコン基板を使用したことを特
徴とする請求項１記載の方法。 ３、不純物原子を半導体基板内に拡散するために、ａ）
半導体基板の表面に不純物原子を予め被覆し、 ｂ）所定の深さに不純物原子の所望の密度が得られるよ
うにドライブ・イン処理を実施し、且つ、 ｃ）表面から予被覆された不純物原子を清掃する、こと
を特徴とする請求項１記載の方法。 ４、予被覆がイオン注入法で行われることを特徴とする
請求項３記載の方法。 ５、ａ）不純物原子の拡散の後及び電子の照射の前に、
金属化層が設けられ、且つ、 ｂ）熱による能動化は金属化層の焼結と同時に行われる
ことを特徴とする請求項１記載の方法。 ６、ａ）不純物原子の拡散の後及び電子の照射の前に、
表面の非能動化が行われ、且つ、 ｂ）照射の後に２００℃ないし４００℃の温度での焼成
によって熱能動化が行われることを特徴とする請求項１
記載の方法。 ７、ａ）不純物原子の拡散の後及び電子の照射の前に半
導体基板がカプセル化され、且つ、 ｂ）該カプセル化の後に２００℃ないし４００℃の温度
での焼成によって熱能動化が行われることを特徴とする
請求項ｌ記載の方法。 ８、不純物原子としてＣｕ、Ａｇ、又はＰｄ原子が使用
されることを特徴とする請求項２記載の方法。 ９、担体寿命を短縮した少なくとも一つのゾーンを有す
る結晶質の半導体基板を含む半導体素子において、該ゾ
ーン内に担体寿命の短縮に必要な再結合の中心が格子点
に位置する不純物原子から形成され、該不純物原子は、 ａ１）格子点で再結合活動を行い、 ａ２）格子間隙で再結合活動を行い、且つ、ａ３）割り
込み質であり、空位−メカニズムを介して、しかしキッ
ク−アウト・メカニズムを介さずに拡散する特性を備え
たことを特徴とする半導体素子。 １０、半導体基板がシリコン基板であり、且つ、不純物
原子がＡｇ、Ｃｕ、又はＰｄ原子であることを特徴とす
る請求項９記載の半導体素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19893912996 DE3912996A1 (de) | 1989-04-20 | 1989-04-20 | Verfahren zur herstellung eines halbleiterbauelements |
| DE3912996.9 | 1989-04-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02299239A true JPH02299239A (ja) | 1990-12-11 |
Family
ID=6379072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7860690A Pending JPH02299239A (ja) | 1989-04-20 | 1990-03-27 | 半導体素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH02299239A (ja) |
| DE (1) | DE3912996A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6950837B2 (en) | 2001-06-19 | 2005-09-27 | Intel Corporation | Method for using non-temporal streaming to improve garbage collection algorithm |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004011234B4 (de) * | 2004-03-04 | 2007-11-29 | Infineon Technologies Ag | Verfahren zur Verringerung der Zündempfindlichkeit eines Thyristors |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3839210A1 (de) * | 1988-11-19 | 1990-05-23 | Asea Brown Boveri | Verfahren zum axialen einstellen der traegerlebensdauer |
-
1989
- 1989-04-20 DE DE19893912996 patent/DE3912996A1/de not_active Ceased
-
1990
- 1990-03-27 JP JP7860690A patent/JPH02299239A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6950837B2 (en) | 2001-06-19 | 2005-09-27 | Intel Corporation | Method for using non-temporal streaming to improve garbage collection algorithm |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3912996A1 (de) | 1990-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100720675B1 (ko) | 반도체소자에대한개선된수명제어방법 | |
| EP0327316B1 (en) | Semiconductor device having composite substrate formed by fixing two semiconductor substrates in close contact with each other | |
| US4935386A (en) | Method of manufacturing semiconductor device including substrate bonding and outdiffusion by thermal heating | |
| US20100009551A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20020127783A1 (en) | Method for manufacturing a semiconductor device | |
| US7135387B2 (en) | Method of manufacturing semiconductor element | |
| JP3968129B2 (ja) | 高速パワーダイオード | |
| JP2000106368A (ja) | 半導体素子及びその製造方法 | |
| JPH07226405A (ja) | 半導体デバイスの製造方法 | |
| JPH02275624A (ja) | オーミック電極の製造方法 | |
| JPH02299239A (ja) | 半導体素子の製造方法 | |
| KR100660240B1 (ko) | 급속 가열 시스템에서 자외선을 사용한 화합물 반도체의 열처리 | |
| FR2731841A1 (fr) | Transistors a effet de champ du type a grille isolee et son procede de fabrication | |
| JPH02187033A (ja) | キャリアの寿命を軸方向に調整する方法 | |
| CA2199523C (en) | Method of manufacturing semiconductor device | |
| JP2758849B2 (ja) | ルミネッセンスシリコン材料及びその形成方法及びルミネッセンス基材の処理方法及びエレクトロルミネッセンスデバイス | |
| JP2006108346A (ja) | チップ型半導体素子とその製造方法 | |
| KR20020082637A (ko) | ｎ형 산화 아연계 반도체를 이용한 발광다이오드용금속전극 및 그의 제조 방법 | |
| JP2579928B2 (ja) | 半導体素子およびその製造方法 | |
| JPH09153466A (ja) | 半導体デバイスのキャリアの蓄積を減少させる方法 | |
| CN106471605A (zh) | 宽带隙半导体上的欧姆触点的形成 | |
| JPH10150004A (ja) | 半導体装置及びその製造方法 | |
| US6444547B2 (en) | Method for manufacturing semiconductor device | |
| JP2695131B2 (ja) | 半導体装置の製造方法 | |
| JPH0341737A (ja) | キャリヤライフタイムの軸方向調整方法 |