JPH02298040A - AlGaAs層のドーピング特性を改善したHEMTの製造方法 - Google Patents

AlGaAs層のドーピング特性を改善したHEMTの製造方法

Info

Publication number
JPH02298040A
JPH02298040A JP2069521A JP6952190A JPH02298040A JP H02298040 A JPH02298040 A JP H02298040A JP 2069521 A JP2069521 A JP 2069521A JP 6952190 A JP6952190 A JP 6952190A JP H02298040 A JPH02298040 A JP H02298040A
Authority
JP
Japan
Prior art keywords
layer
hemt
semiconductor
concentration
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2069521A
Other languages
English (en)
Inventor
In-Dog Hwang
黄 仁徳
Shinsho Boku
朴 晨鐘
Heito Sai
崔 炳斗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JPH02298040A publication Critical patent/JPH02298040A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は異質構造(hetero 5tructure
)形成に用いられる基板の表面方位を変化させることに
よりドーピング(doping)する際、不純物(do
pan’t)に因るOX center  (深い準位
)の濃度を減少させAlGaAs1iのドーピング特性
を改善したHEMT(旧gh Electron Mo
bility Transistor )の製造方法に
関する。
(従来の技術〕 一般に■−V族化合物半導体は超高速素子と光電素子と
して最も広く利用されているが上記111−■族半導体
は混合結晶を生成することにより、禁止帯の幅、誘電常
数及び格子常数等を任意に調整することができるため素
子製作に必要な材料特性を有する結晶を人為的に製作で
きる長所を有する。
それゆえ、3元素酸いは4元素化合物半導体からなる異
質構造あるいは超格子(superlattice)は
HEMT (U、S、 Patent No、4163
237 R,Dingle。
A、C,Gossard & H,L、 Stoeym
er) 、  レーザダイオード、量子ウェルレーザ(
Quantum Well La5er) 。
フォトダイオード、共振トンネルトランジスタ(Res
onant Tunneling Transisto
r) 、 量子ワイヤ(Quantum Wire)等
に利用されている。
このような異質構造を素子に使用するためには所望の電
気的特性を得ることができる適切なドーピングが必須的
である。しかしながら異質構造として最も多く用いられ
る材料の内の一つであるAlGaAsをn型でドーピン
グし良質の電気的特性を得るのに難しいことは周知の通
である。その理由はAj2GaAsにn型不純物を添加
すればn型不純物はOX Centerの役割をなすか
らである。
上記DX CenLerは素子の特性を大いに劣化させ
る。
Aj2GaAsのなかに形成されたDX Center
は低温で自由キャリア(Free Carrier)濃
度の減少とP P C(Persister+t Ph
oto Conductivity)現象をおこす(D
、V、 Lang  R,A、 Logan、 and
 M、 Jaros。
Phys、 Rev、 819.1015 (1979
) )。
低温で自由キャリアの濃度が減少されるのはAlGaA
s@n型にドーピングするのに用いられる■族元素(S
t、Sn、Ge)または■族元素(Te、Se、S)が
A 2g G a 1−x A sのx>0.25のと
きには熱的イオン化エネルギー(Thermal Io
nization Energy)が大きくかつDxC
en Lerを形成するためである。
また、lj!GaAsを低温で光に照らせばA、 lG
aAsの伝導度の大きい状態が保持される現象であり、
OX Centerの電子捕獲障壁(Electron
Capture Barrier)の高さが電子の熱エ
ネルギー(Thermal Energy)よりも大き
いため現れる現象として知られている。
DX Centerが有するこのような特異性は今まで
AlGaAsにn型不純物が添加されると常に起こる現
象で避けられないことと知られてきたがその理由はAI
!、GaAsの成長方法〔液状エビタクシ−(Liqu
id Phase Epitaxy)、  M OCV
 D (MetalOrganic Chemical
 Vaper Deposition)、分子線エビタ
クシ−(Molecular Bear@εpi ta
xy) ・) 、不純物(Dopant: S i、S
n+  Ce、Te、Se、S)+処理パラメータ(成
長温度、 Group V/m  fluxratio
)等に関わらずn型不純物はDX Centerを形成
させると知られてきたからである(Y、 Ashiza
waand M、0. Watanabe、 Jap、
 J、 Appl、 Phya、+ Vot。
24、 L883 (1985) )。
それ故このような結論は直接禁止帯(directba
ndgap)構造を有する化合物半導体と間接禁止帯(
tndirect bandgap)構造を有する化合
物半導体の3元合金系(Ternary A11oy 
SyStem :InGaP、AlInAs、Afln
P、GaAlSb、AlInAs、GaPSb等)にも
適用されるものと予測されている(M、Tachika
wa、 M。
Mizuta、  H,Kuktnoto、  &  
S、Minosura、  Jap、  J、  Ap
l。
Phys、、Vol、24 L821(1985) )
 。
DX Centerに因る問題点を有する異質構造素子
の中で代表的素子はHEMTであるが、上記HEMTは
二次元電子ガスが不純物散乱をおこさないようにして電
子の移動度を大きくする特徴をもつ素子であって実用上
の問題点になる次のような特異性を表す(A、Kast
alsky & R,A、にiel、 IEEETra
r+s、  !Eloc Dev、  ED−33,4
14(1986))。
第1:  HEMTを常温で77″Kに冷却した後ゲー
ト電圧を順の方向に印加したりドレイン電圧を1v以上
印加すると闇値電圧(ThresholdVoltag
e)が増加する。
第2:  77″にでHEMTのドレイン電圧を2V以
上印加すればドレイン電流の急激な減少(drain 
I−νCot!apse)がおこる。
上記のような現象は常時オフ(normally−of
f)素子と常時オン(normally−on)素子で
共通におこり、光を照らせば上記の現象は消去するが上
記のような特異性はドーピングされたAlGaAs層に
存在するDX Centerが自由電子を捕獲して発生
することと確認された。
HEMTでこのような問題点を除去するために従来の方
法においては、 第1:  A/!Asのモル分率(Mole Frac
tion:x)を0.2以下にする方法(°T、 Mi
n+ura+M、 Abe and M、 Kobay
ashi、 Fujitsu Sa、 Tech。
J、  21,370  (1985))  と、第2
: ドーピングされたAlGaAs層の代わりにGaA
s層のみにドーピングされたGaAs−A、eAs超格
子を利用する方法(T、 Baba。
T、 Mizutani and M、 Ogawa、
 Jpn、 J、 Appl、 Phys。
22、 L627 (1983)  )が用いられてい
る。
(発明が解決しようとする課題〕 しかし上記第1の方式はモル分率が極めて小さく二次元
電子ガスの濃度が小さくなるという欠点があり、上記第
2の方式は、製作が煩わしいという欠点があった。
また、今まで素子の製作に用いられる基板の表面方位は
ほぼ全てが(100)であり、その他の方位を有する基
板に対しては最近極少数の実験結果だげが発表されてい
るのみである。(100)方位でない異質構造素子とし
ては量子ウェルレーザダイオード(Quantum W
ell La5er Dfode)  (T。
Hayakawa、 T、 5uyan+a、 K、 
Takahashi、 M、にondo+S、Yama
moto、 and T、旧jikawa、・Appl
、 Phys。
Lett、 52,339 (198B) )が知られ
ているが、ここでは上記(111)方位の量子ウェルで
電子と重いホール(heavy hole)間の光学的
遷移(Optical↑rans i t ton )
が向上される点が利用された。
本発明は上記のような欠点を解決するために創案された
もので異質構造の形成に用いられる基板の方位として(
111) Bを選択することによってn型不純物に因る
DX Centerの濃度を減少させてドーピング特性
が向上されたHEMTを提供する。
〔課題を解決するための手段〕
本発明は、エピタキシアル層と禁止帯の大きさが異なり
、基板の表面方位が(111)Bである半導体基板上に
直接禁止帯と間接禁止帯とを有する化合物半導体の混合
された三元素または四元素化合物半導体エピタキシアル
層を成長した構造より製造する方法であって、基板の表
面をエツチングして形成した(111)B方位の表面を
利用することも可能である。
また上記エピタキシアル層のn型不純物材料としては■
族元素(St、Sn、Ge)または■族元素(Te、S
e、S)またはこれらの分子化合物を用い、上記エピタ
キシアル層と禁止帯の幅の大きさが異なる半導体の界面
近(には二次元電子ガスまたは一次元電子ガスを形成さ
せることができる。
後述する本実施例においては、(111) B方位のG
aAs1板上にAfGaAsを成長させる際Snのドー
ピング特性が向上される結果を得た。
しかし必要に応じては変数になり得るエピタキシアル層
及び基板の材料、n型不純物の原料、エピタキシアル成
長方法並びに成長条件等を種々の面より変化させること
が可能になる。
〔実施例〕
本実施例では、表面方位がそれぞれ(111)Bである
GaAs基板上に液状エピタキシアル方法でA1CaA
sを成長させ、Snのドーピング特性を向上させた。こ
の際使用した基板は、SNが添加された水平ブリッチマ
ン()lorizontalBrigeman) G 
a A sであって方向の誤差は±3゜を越えない。
基板は一般の洗滌過程と同じくトリクロロエチレン、ア
セトン、メタノール、無水イオンの虜に洗滌し、ボート
(boat)に装填する直前に3Hz So、:H! 
Oz  :H,Oの溶液に常温で2分間エツチングした
。成長温度は820 ’Cであり成長層の厚さは略10
μmであった。ショットキー(Scho t tky)
ダイオードの抵抗性接触は90Au:10Snで形成さ
せショットキー接触は金を径300μmの円形になるよ
うに真空蒸着して形成させた。組成比すなわちモル分率
(molefraction)  (x )はx<0.
35のときホトルミネセンス(Photolumine
scence)を測定して決定し、x>0.35のとき
はE P M A (Electron ProbeM
icro Analysis)方法で決定した。
製作された試料のドーピングを調査するためにC−V 
(Capacitance Voltage)測定及び
DLTS(口sap Level Trarisien
t 5pectroscopy)測定には周知されてい
る一般的方法を用いた。
上記DLTS測定の結果、OX Centerによるピ
ーク(Peak)は160″′にで示され、活性化エネ
ルギーはx>0.25のときX値にかかわらず0.3e
Vであった。DX Centerの濃度(N、)及び活
性化エネルギーが小さいドナーの濃度(N、)は140
°に程度で行ったC−V測定結果より求めた。この際、
逆バイアス電圧を減少させるときはNT +NOの値を
求めることができ、逆バイアス電圧を増加させるときは
N、の値を求めることができる。N、は上記2つの値の
差から求められる。
このような値は常温でのC−■測定結果及びDLTSの
ピーク値より求めた値とは大きな差はなかった。その結
果を添付した図(第1図〜第3図)及び次の表1に示し
た。
表  1 第1図は既存の素子すなわち表面方位(100)の基板
を用いて成長したAffGaAsでのNT。
NoおよびNt+Noを示す。基十反が(100)方位
の場合は周知のようにx>0.3のときN。
は極めて小さくなり、添加された不純物がDX Cen
terを形成することが分かる。
第3図は本発明の表面方位(111) Bの基板を用い
て成長したAfGaAsでのドーピング特性を示し、上
記(111) B方位の基板のときは同じ特性を示す。
先に表記した表1はA/!XGa、−xAs : Sn
で0.3<x<0.6のとき上記の結果を要約した表で
ある。
この表を参照すれば、基板の表面方位が(111) B
のときは既存の(100)方位のときと同じ活性化エネ
ルギーのDX Centerが存在するが、その濃度は
10倍以上減少することが分かる。
このようなドーピング特性の変化は専ら基板の表面方位
によって発生するのであるから、特性変化の原因は基板
の表面特性が異なるためだと考えられる。
以上のように、本発明はAlGaAS層に含まれたDX
 Centerの濃度を極めて小さくすることによりH
EMTの低温動作時間題になる闇値電圧の変位及びドレ
イン電流の急激な減少現象を除去することができ、HE
MTを低温にて安定に超高速動作させることができる効
果がある。また、本発明はAffiXGa、−、Asの
X値を0.2よりも大きくすることができるので異質接
合の禁止帯の幅オフセット(off 5et)が大きい
HEMTの低温使用を可能ならしめる効果があり、この
ようなHEMTは二次元電子ガスの濃度と移動度とが大
きいとの長所を有する。
実施例の結果を基に本発明が提供され低温でも高速かつ
安定な動作ができる。第3図において、HEMTの製造
方法は次の如きステップ等からなり、この方法の特徴は
(111) B方位を有する基板(9)を用いるもので
ある。
ドーピングされず禁止帯の幅(band gap)の小
さい半導体になった第1層(1)を成長させるステップ
と、二次元電子ガス(4)を形成するために上記半導体
第1層(1)と異質構造(heterojunc−ti
on)  (3)を形成するために禁止帯の幅が上記半
導体層(1)よりも大きくn型にドーピングされた三元
あるいは四元半導体第2層(2)を成長させるステップ
と、抵抗性接触(ohmic contact、)を良
好にするためにn型半導体層(5)を成長させるステッ
プと、ソース電極(6)とドレイン電極(7)を形成す
るステップと、二次元電子ガス(4)の濃度を調節する
ためにゲート電極(8)を形成するステップ等により製
造される。
これ以外にも、本発明は異質構造を有する全ての素子に
応用して設計変数の範囲(例えば、HEMTでのX値)
を広めて、上記HEMTに類似な形の問題点を除去する
ことができる効果を奏する。
【図面の簡単な説明】
第1図は従来の表面方位(100)の基板を用いて成長
させたAj2GaAsでのDX Center (深い
準位)の濃度(NT)、正常のドナー(doner)の
濃度(N、 ) 、 DX Center(深い準位)
4度と正常のドナー濃度との和(Nア+N11l)を示
したグラフ。 第2図は本発明の表面方位(111)Bの基板を用いて
成長させたA/lCaAsでのDX CenterI度
(N、 ) 、 正常(7) t’−1−−04度(N
D ) 、 DXCenteri4度と正常のドナー濃
度の和(r’yt +N11 )を示すグラフ。 第3図は本発明によるHEMTの断面図。 符号の説明 工・・・・・・−半導体筒1N 2−・・・・−三元あるいは四元半導体第2層3−・−
・・・異質構造     4・・・−二次元電子ガス5
−・−・・n型半導体層   6−・・・−ソース電極
7−・・・・ドレイン電極   8・・・・・・ゲート
電極9・・−・・−基板 特許出廓人 財団法人 韓国電子通信研究所代理人 弁
理士   平  1) 忠  離開        酒
   井   宏   明FfG、  3 手続補正書(自発) 平成2年4月24日 1、事件の表示 平成2年特許願第69521号 2、発明の名称 A、jtGaAS層のドーピング特性を改善したHEM
Tの製造方法 3、補正をする者 事件との関係  特許出願人 住 所 大韓民国大田直轄市儒城区阿亭洞161番地名
 称財団法人韓国電子通信研究所 代表者  景  商  絃 国 籍 大韓民国 4、代理人(〒102) 住 所 東京都千代田区麹町3丁目2番地相互麹町第1
ビルディング 6、補正の対象 (1)優先権証明書 (2)−図面の第1図、第2図及び第3図(3)代理権
を証明する書面 7、補正の内容 (1)別紙の通り、優先権証明書及びその訳文を提出す
る。 (2)図面の第1図、第2図及び第3図を浄書したもの
を提出する(内容に変更なし)。 (3)代理権を証明する書面として委任状を提出する。 8、添付書類の目録   ゛

Claims (1)

  1. 【特許請求の範囲】 (1)ドーピングされず禁止帯の幅の小さい半導体から
    なる第1層を成長させるステップと、 二次元電子ガスを形成するために上記半導体層と異質構
    造を形成するように禁止帯の幅が上記半導体層よりも大
    きくn型にドーピングされた三元或いは四元半導体の第
    2層を成長させるステップにおいて、 (111)B方位の基板を利用してDXCenterの
    濃度を減少させて製造するようにしたことを特徴とする
    AlGaAs層のドーピング特性を改善したHEMTの
    製造方法。 (2)第1項において、 上記半導体基板はGaAsを用い、半導体の第2層はx
    >0.2であるAl_xGa_1_−_xAsを用いる
    ことを特徴とするAlGaAs層のドーピング特性を改
    善したHEMTの製造方法。
JP2069521A 1989-03-18 1990-03-19 AlGaAs層のドーピング特性を改善したHEMTの製造方法 Pending JPH02298040A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019890003420A KR910007414B1 (ko) 1989-03-18 1989-03-18 도핑 효과를 개선한 이질구조 화합물 반도체 소자의 제조방법
KR89-3420 1989-03-18

Publications (1)

Publication Number Publication Date
JPH02298040A true JPH02298040A (ja) 1990-12-10

Family

ID=19284637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2069521A Pending JPH02298040A (ja) 1989-03-18 1990-03-19 AlGaAs層のドーピング特性を改善したHEMTの製造方法

Country Status (2)

Country Link
JP (1) JPH02298040A (ja)
KR (1) KR910007414B1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61129878A (ja) * 1984-11-29 1986-06-17 Fujitsu Ltd 半導体装置
JPS6356960A (ja) * 1986-08-28 1988-03-11 Sony Corp 高速半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61129878A (ja) * 1984-11-29 1986-06-17 Fujitsu Ltd 半導体装置
JPS6356960A (ja) * 1986-08-28 1988-03-11 Sony Corp 高速半導体装置

Also Published As

Publication number Publication date
KR900015347A (ko) 1990-10-26
KR910007414B1 (ko) 1991-09-25

Similar Documents

Publication Publication Date Title
US4845049A (en) Doping III-V compound semiconductor devices with group VI monolayers using ALE
CA1125924A (en) Nonalloyed ohmic contacts to n-type group iii(a)-v(a) semiconductors
CA1250670A (en) Process for producing porous refractory metal layers embedded in semiconductor devices and devices produced thereby
US20070164313A1 (en) Gallium nitride high electron mobility transistor structure
US5831296A (en) Semiconductor device
JPH0652812B2 (ja) 金属−絶縁体−金属接合構造の製造方法
Stevens et al. Demonstration of a silicon field‐effect transistor using AlN as the gate dielectric
US6287946B1 (en) Fabrication of low resistance, non-alloyed, ohmic contacts to InP using non-stoichiometric InP layers
JPH0383332A (ja) 炭化珪素半導体装置の製造方法
US4398963A (en) Method for making non-alloyed heterojunction ohmic contacts
JP3177951B2 (ja) 電界効果トランジスタおよびその製造方法
US5371378A (en) Diamond metal base/permeable base transistor and method of making same
Su et al. Electrical and optical properties of high purity In0. 5Ga0. 5P grown on GaAs by liquid phase epitaxy
JP2764049B2 (ja) 化合物半導体装置の製造方法、化合物半導体装置及び電界効果トランジスタ
US5232862A (en) Method of fabricating a transistor having a cubic boron nitride layer
US6429103B1 (en) MOCVD-grown emode HIGFET buffer
JPH05259077A (ja) 半導体装置及びその製造方法
US5098859A (en) Method for forming distributed barrier compound semiconductor contacts
JPS61241968A (ja) 半導体記憶装置
JPH02298040A (ja) AlGaAs層のドーピング特性を改善したHEMTの製造方法
JPH02260628A (ja) 半導体デバイスの製造方法
US5081053A (en) Method for forming a transistor having cubic boron nitride layer
JP2000068497A (ja) GaN系化合物半導体装置
CN111081772A (zh) 氮化镓晶体管及其制造方法
CN212434631U (zh) 氮化镓晶体管