JPH0652812B2 - 金属−絶縁体−金属接合構造の製造方法 - Google Patents
金属−絶縁体−金属接合構造の製造方法Info
- Publication number
- JPH0652812B2 JPH0652812B2 JP3056167A JP5616791A JPH0652812B2 JP H0652812 B2 JPH0652812 B2 JP H0652812B2 JP 3056167 A JP3056167 A JP 3056167A JP 5616791 A JP5616791 A JP 5616791A JP H0652812 B2 JPH0652812 B2 JP H0652812B2
- Authority
- JP
- Japan
- Prior art keywords
- barrier
- metal
- semiconductor
- alloy
- composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 65
- 239000002184 metal Substances 0.000 title claims description 65
- 238000000034 method Methods 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 230000004888 barrier function Effects 0.000 claims description 125
- 239000004065 semiconductor Substances 0.000 claims description 71
- 239000000203 mixture Substances 0.000 claims description 35
- 229910045601 alloy Inorganic materials 0.000 claims description 25
- 239000000956 alloy Substances 0.000 claims description 25
- 239000002245 particle Substances 0.000 claims description 19
- 239000013078 crystal Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 38
- 239000000463 material Substances 0.000 description 28
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 150000001875 compounds Chemical class 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 230000005641 tunneling Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 6
- 239000000969 carrier Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000002887 superconductor Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- 229910002065 alloy metal Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910000846 In alloy Inorganic materials 0.000 description 1
- 229910018098 Ni-Si Inorganic materials 0.000 description 1
- 229910018529 Ni—Si Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 description 1
- 230000008275 binding mechanism Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- SAZXSKLZZOUTCH-UHFFFAOYSA-N germanium indium Chemical compound [Ge].[In] SAZXSKLZZOUTCH-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 238000004838 photoelectron emission spectroscopy Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/139—Schottky barrier
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/14—Schottky barrier contacts
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/142—Semiconductor-metal-semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体接合デバイスの製
造に関し、更に詳細には、絶縁体層の組成によって調整
可能な障壁高さを有する金属−絶縁体−金属接合の製造
方法に関する。
造に関し、更に詳細には、絶縁体層の組成によって調整
可能な障壁高さを有する金属−絶縁体−金属接合の製造
方法に関する。
【０００２】
【従来の技術】ここに記載された参考文献は、トンネリ
ング、フェルミ準位、障壁及びその高さを変化させるた
めの技術、並びに金属−半導体−金属接合等の技術領域
について論ぜられているので、引用されている。
ング、フェルミ準位、障壁及びその高さを変化させるた
めの技術、並びに金属−半導体−金属接合等の技術領域
について論ぜられているので、引用されている。
【０００３】これらの参考文献は背景技術として引用さ
れるものであって、金属−多結晶体−金属界面並びに障
壁の高さ及び形状を制御するための結晶粒界におけるフ
ェルミ準位束縛に関するものではない。
れるものであって、金属−多結晶体−金属界面並びに障
壁の高さ及び形状を制御するための結晶粒界におけるフ
ェルミ準位束縛に関するものではない。
【０００４】米国特許第３、０５６、０７３号は、トン
ネルダイオード構造について記載している。ここでは電
界をかけられた２つの金属プレートが絶縁層によって隔
てられていると共に、一方の金属プレートのフェルミ準
位付近の電子が絶縁体の伝導帯を通って他方の金属プレ
ートへ移動する。
ネルダイオード構造について記載している。ここでは電
界をかけられた２つの金属プレートが絶縁層によって隔
てられていると共に、一方の金属プレートのフェルミ準
位付近の電子が絶縁体の伝導帯を通って他方の金属プレ
ートへ移動する。
【０００５】米国特許第３、４４８、３５０号は、少な
くとも２つのディープ−レベル−フォーミング不純物で
ドープされたIII −Ｖ族化合物，Ｓｉ又はＧｅのような
半導体材料本体から成る半導体デバイスについて記載し
ている。半導体本体には少なくとも２つの電極が備えら
れている。本体は、その中にｐ、ｎ、ｐ＋及びｎ＋伝導
の追加領域が形成されていてもよい。
くとも２つのディープ−レベル−フォーミング不純物で
ドープされたIII −Ｖ族化合物，Ｓｉ又はＧｅのような
半導体材料本体から成る半導体デバイスについて記載し
ている。半導体本体には少なくとも２つの電極が備えら
れている。本体は、その中にｐ、ｎ、ｐ＋及びｎ＋伝導
の追加領域が形成されていてもよい。
【０００６】米国特許第３、７０２、９５６号は、２つ
の超伝導体間に挿入された半導体材料層によって構成さ
れるジョセフソン型接合に関する。超伝導体は、前記半
導体の禁制ギャップの外部から半導体材料と接触する位
置に、超伝導体のフェルミ準位が置かれるように、選択
される。この発明の接合は直流電圧が印加されるときに
高周波電流が負荷される場合において使用されてもよ
い。
の超伝導体間に挿入された半導体材料層によって構成さ
れるジョセフソン型接合に関する。超伝導体は、前記半
導体の禁制ギャップの外部から半導体材料と接触する位
置に、超伝導体のフェルミ準位が置かれるように、選択
される。この発明の接合は直流電圧が印加されるときに
高周波電流が負荷される場合において使用されてもよ
い。
【０００７】米国特許第４、２２０、９５９号は、ニオ
ブ窒化物超伝導電極を有するジョセフソントンネル接合
デバイスがその電極間に多結晶半導体トンネリング障壁
を含んでいる構造について記載しており、この多結晶半
導体はシリコン、ゲルマニウム又はその合金を含み、好
ましくは化学気相蒸着法によって、低位超伝導電極上に
付着されたものである。接合の障壁高さは、半導体材料
の精密なドーピングによって正確に制御される。
ブ窒化物超伝導電極を有するジョセフソントンネル接合
デバイスがその電極間に多結晶半導体トンネリング障壁
を含んでいる構造について記載しており、この多結晶半
導体はシリコン、ゲルマニウム又はその合金を含み、好
ましくは化学気相蒸着法によって、低位超伝導電極上に
付着されたものである。接合の障壁高さは、半導体材料
の精密なドーピングによって正確に制御される。
【０００８】米国特許第４、３７１、８８４号は、Ｉｎ
ＧａＳｂＡｓから成る４元系化合物の薄層によって隔て
られた、ｐ型ＧａＳｂの蓄積領域及びｎ型ＩｎＡｓの蓄
積領域から成るトンネルダイオードを開示している。こ
のようなダイオード構造は、ｐ型及びｎ型材料の２つの
蓄積領域間の界面を通常のオーミック接合からトンネリ
ング接合へ転換する。このようなトンネルダイオードは
通常のトンネルダイオードで必要な大量のドーピングを
必要としない。
ＧａＳｂＡｓから成る４元系化合物の薄層によって隔て
られた、ｐ型ＧａＳｂの蓄積領域及びｎ型ＩｎＡｓの蓄
積領域から成るトンネルダイオードを開示している。こ
のようなダイオード構造は、ｐ型及びｎ型材料の２つの
蓄積領域間の界面を通常のオーミック接合からトンネリ
ング接合へ転換する。このようなトンネルダイオードは
通常のトンネルダイオードで必要な大量のドーピングを
必要としない。
【０００９】米国特許第４、４４９、１４０号は、２端
子及び３端子半導体障壁スィッチングデバイスを開示し
ている。ここでは、キャリヤを同一ドープ剤タイプを有
する狭層によって形成された障壁へ向けて注入するため
に、半導体接合又はショットキー形障壁が使用される。
非伝導状態において障壁は伝導を妨害するが、印加され
るバイアスが増大するに従って、反対型のキャリヤを通
過させはじめる。障壁は始めに述べたキャリヤを解放す
ると共に障壁高さを低くする。この作用は、バイアスの
増加と共に再生され、負の抵抗領域を通り抜けた後、デ
バイスはその伝導状態へ入る。第３端子が存在すると、
デバイスはその第３端子にバイアスをかけることによっ
て伝導化され、始めに述べたタイプのキャリヤが例えば
第３端子付近の拡散から障壁領域へ注入される。
子及び３端子半導体障壁スィッチングデバイスを開示し
ている。ここでは、キャリヤを同一ドープ剤タイプを有
する狭層によって形成された障壁へ向けて注入するため
に、半導体接合又はショットキー形障壁が使用される。
非伝導状態において障壁は伝導を妨害するが、印加され
るバイアスが増大するに従って、反対型のキャリヤを通
過させはじめる。障壁は始めに述べたキャリヤを解放す
ると共に障壁高さを低くする。この作用は、バイアスの
増加と共に再生され、負の抵抗領域を通り抜けた後、デ
バイスはその伝導状態へ入る。第３端子が存在すると、
デバイスはその第３端子にバイアスをかけることによっ
て伝導化され、始めに述べたタイプのキャリヤが例えば
第３端子付近の拡散から障壁領域へ注入される。
【００１０】米国特許第４、４９０、７３３号は、超伝
導電極を有する超伝導トンネル接合デバイスについて記
載している。これは、漏れ電流を最小限にするように障
壁の中央領域での局部状態密度が減少されたアモルファ
ス半導体材料の非均一障壁層を有する。この結果、電流
−電圧特性は改良され、理想的なトンネル接合デバイス
に近づく。好適実施例において、ニオブの超伝導電極
は、電極と隣接する純シリコン及び水素化アモルファス
シリコンのコアを用いる３層障壁と結合している。
導電極を有する超伝導トンネル接合デバイスについて記
載している。これは、漏れ電流を最小限にするように障
壁の中央領域での局部状態密度が減少されたアモルファ
ス半導体材料の非均一障壁層を有する。この結果、電流
−電圧特性は改良され、理想的なトンネル接合デバイス
に近づく。好適実施例において、ニオブの超伝導電極
は、電極と隣接する純シリコン及び水素化アモルファス
シリコンのコアを用いる３層障壁と結合している。
【００１１】米国特許第４、７６３、１７６号は、半導
体層並びに半導体層に形成されたカソード電極及びアノ
ード電極を含む金属−半導体−金属フォトダイオードに
ついて記載している。これらの電極は、カソード電極が
Φbn＞Ｅg / 2 を満足する伝導帯からのショットキー障
壁高さΦbnを有すると共に、アノード電極がΦbp＞Ｅg
/ 2 を満足する価電子帯からのショットキー障壁高さΦ
bpを有するように、互いに異なる電極材料で製造され
る。ここでＥg はエネルギ帯ギャップを示す。
体層並びに半導体層に形成されたカソード電極及びアノ
ード電極を含む金属−半導体−金属フォトダイオードに
ついて記載している。これらの電極は、カソード電極が
Φbn＞Ｅg / 2 を満足する伝導帯からのショットキー障
壁高さΦbnを有すると共に、アノード電極がΦbp＞Ｅg
/ 2 を満足する価電子帯からのショットキー障壁高さΦ
bpを有するように、互いに異なる電極材料で製造され
る。ここでＥg はエネルギ帯ギャップを示す。
【００１２】"IBM Technical Disclosure Bulletin, Vo
l. 16, No. 2, July 1973, 615頁"は、混入されたシリ
コンのレベルが障壁高さに影響を与えるショットキー障
壁ダイオードについて記載している。
l. 16, No. 2, July 1973, 615頁"は、混入されたシリ
コンのレベルが障壁高さに影響を与えるショットキー障
壁ダイオードについて記載している。
【００１３】"IBM Technical Disclosure Bulletin, Vo
l. 18, No. 2, July 1975, 544頁"は、アルミニウム、
タングステン、スチール、ガラス等で製造される安価な
基板から成り、効果が増大した薄膜デバイスについて記
載している。基板の頂部には、ＧａＰ、ＺｎＳ、Ｇａ
Ｎ、Ａｌ1-x Ｇａx Ｐ等のような半導体の薄膜が配置さ
れる。この”中間半導体層”は、シリコンと比較的よく
整合する格子定数を有するべきである。
l. 18, No. 2, July 1975, 544頁"は、アルミニウム、
タングステン、スチール、ガラス等で製造される安価な
基板から成り、効果が増大した薄膜デバイスについて記
載している。基板の頂部には、ＧａＰ、ＺｎＳ、Ｇａ
Ｎ、Ａｌ1-x Ｇａx Ｐ等のような半導体の薄膜が配置さ
れる。この”中間半導体層”は、シリコンと比較的よく
整合する格子定数を有するべきである。
【００１４】半導体層の頂部には、多結晶シリコンの薄
層が配置される。シリコンの膜厚は１０ミクロンのオー
ダーである。シリコン及び基板上の半導体層の伝導型は
同一タイプである。すなわち、いずれもＮ型であるか、
いずれもＰ型であるかのどちらかである。
層が配置される。シリコンの膜厚は１０ミクロンのオー
ダーである。シリコン及び基板上の半導体層の伝導型は
同一タイプである。すなわち、いずれもＮ型であるか、
いずれもＰ型であるかのどちらかである。
【００１５】"IBM Technical Disclosure Bulletin, Vo
l. 29, No. 5, October 1986,2235頁" は、エミッタ及
びコレクタとして働く２つのＧａＡｓ層間に挟まれたＩ
ｎＧａＡｓベースから成るトランジスタを開示してい
る。構造縁部の金属はショットキー障壁を形成し、Ｉｎ
ＧａＡｓ層への障壁高さは、金属への障壁高さがゼロに
なる点へＩｎ分を増加させることによって低くなる。
l. 29, No. 5, October 1986,2235頁" は、エミッタ及
びコレクタとして働く２つのＧａＡｓ層間に挟まれたＩ
ｎＧａＡｓベースから成るトランジスタを開示してい
る。構造縁部の金属はショットキー障壁を形成し、Ｉｎ
ＧａＡｓ層への障壁高さは、金属への障壁高さがゼロに
なる点へＩｎ分を増加させることによって低くなる。
【００１６】"IBM Technical Disclosure Bulletin, Vo
l. 29, No. 5, October 1986,2244頁" は、障壁材料の
ゲート制御を介してＩｎＧａＡｓ絶縁体を流れる電流の
制御が達成される金属−絶縁体−金属構造を示す。多結
晶Ｉｎx Ｇａ1-x Ａｓ材料のショットキー障壁高さは、
ショットキー障壁と金属との間の組成の差異と共に変化
する。
l. 29, No. 5, October 1986,2244頁" は、障壁材料の
ゲート制御を介してＩｎＧａＡｓ絶縁体を流れる電流の
制御が達成される金属−絶縁体−金属構造を示す。多結
晶Ｉｎx Ｇａ1-x Ａｓ材料のショットキー障壁高さは、
ショットキー障壁と金属との間の組成の差異と共に変化
する。
【００１７】"IBM Technical Disclosure Bulletin, Vo
l. 29, No. 5, October 1986,2283頁" は、エミッタ及
びコレクタ用半導体（例えばｎＧａＡｓ）と、ベース層
用のより小さなバンドギャップを有するエピタキシャル
ｎ＋＋半導体（例えばＩｎＧａＡｓ）とで構成されるホ
ット電子型トランジスタ構造について記載している。こ
れは、金属／半導体（ベース／コレクタ）界面における
散乱に関連するベース損失を最小限化するであろう。更
に、エミッタ／ベース障壁をベース／コレクタ障壁より
も大きくすることにより、電流利得が改善される。これ
は、３元系半導体ベース層においてＩｎ濃度を傾斜させ
ることによって成し遂げられる。ＧａＡｓ／ＩｎＧａＡ
ｓ／ＧａＡｓデバイスの場合のエネルギ帯が示されてお
り、コレクタ／ベース界面よりもエミッタ／ベース界面
においてＩｎ分を大きくすることによって、エミッタ／
ベース障壁の方を高くしている。従って、Ｉｎ濃度がベ
ース内でエミッタからコレクタへ向かって減少するよう
に組成を傾斜させる。
l. 29, No. 5, October 1986,2283頁" は、エミッタ及
びコレクタ用半導体（例えばｎＧａＡｓ）と、ベース層
用のより小さなバンドギャップを有するエピタキシャル
ｎ＋＋半導体（例えばＩｎＧａＡｓ）とで構成されるホ
ット電子型トランジスタ構造について記載している。こ
れは、金属／半導体（ベース／コレクタ）界面における
散乱に関連するベース損失を最小限化するであろう。更
に、エミッタ／ベース障壁をベース／コレクタ障壁より
も大きくすることにより、電流利得が改善される。これ
は、３元系半導体ベース層においてＩｎ濃度を傾斜させ
ることによって成し遂げられる。ＧａＡｓ／ＩｎＧａＡ
ｓ／ＧａＡｓデバイスの場合のエネルギ帯が示されてお
り、コレクタ／ベース界面よりもエミッタ／ベース界面
においてＩｎ分を大きくすることによって、エミッタ／
ベース障壁の方を高くしている。従って、Ｉｎ濃度がベ
ース内でエミッタからコレクタへ向かって減少するよう
に組成を傾斜させる。
【００１８】"IBM Technical Disclosure Bulletin, Vo
l. 29, No. 5, October 1986,2299頁" は、不純物成分
の割合が小さい金属の合金を使用して形成された接触に
ついて記載している。合金がヘテロ接合構造の半導体材
料と共に溶融されると、金属はその１つの成分から成る
合金を形成し、不純物はスノープロー式（スキーのダブ
ルステム式）ヘテロ接合構造へ拡散する。
l. 29, No. 5, October 1986,2299頁" は、不純物成分
の割合が小さい金属の合金を使用して形成された接触に
ついて記載している。合金がヘテロ接合構造の半導体材
料と共に溶融されると、金属はその１つの成分から成る
合金を形成し、不純物はスノープロー式（スキーのダブ
ルステム式）ヘテロ接合構造へ拡散する。
【００１９】Ｐｄ−Ｍｇ薄膜がＧａＡｓ上に付着されて
５００ oＣに加熱されると、ＰｄＧａに転換される。Ｍ
ｇはその界面でＧａＡｓ中へ拡散／スノープローし、ｐ
＋ドープされたＧａＡｓ層を生成する。活性デバイス薄
層との接触におけるこの材料の利用が次の３つの場合に
ついて説明されている。（１）ヘテロ接合ホット電
子（”金属ベース”）トランジスタベース接触、（２）
ヘテロ接合バイポーラトランジスタベース接触、及び
（３）変調ドープ電界効果トランジスタ（ Modulation
Doped Field-Effect Transistor 、ＭＯＤＦＥＴ）２Ｄ
電子ガスとの接触。
５００ oＣに加熱されると、ＰｄＧａに転換される。Ｍ
ｇはその界面でＧａＡｓ中へ拡散／スノープローし、ｐ
＋ドープされたＧａＡｓ層を生成する。活性デバイス薄
層との接触におけるこの材料の利用が次の３つの場合に
ついて説明されている。（１）ヘテロ接合ホット電
子（”金属ベース”）トランジスタベース接触、（２）
ヘテロ接合バイポーラトランジスタベース接触、及び
（３）変調ドープ電界効果トランジスタ（ Modulation
Doped Field-Effect Transistor 、ＭＯＤＦＥＴ）２Ｄ
電子ガスとの接触。
【００２０】"IBM Technical Disclosure Bulletin, Vo
l. 29, No. 8, January 1987,3662頁" は、半導体デバ
イスにおける格子整合エピタキシャルヘテロ構造の利用
について開示している。スードモルフィック（pseudomo
rphic ）ヘテロ構造は、電子親和力の法則に従って組成
によって制御される障壁高さを有して製造される。
l. 29, No. 8, January 1987,3662頁" は、半導体デバ
イスにおける格子整合エピタキシャルヘテロ構造の利用
について開示している。スードモルフィック（pseudomo
rphic ）ヘテロ構造は、電子親和力の法則に従って組成
によって制御される障壁高さを有して製造される。
【００２１】"IBM Technical Disclosure Bulletin, Vo
l. 29, No. 10, March 1987, 4534頁" は、コレクタ絶
縁体のために３元系合金ＩｎＧａＡｓ（Ｉｎ1-x Ｇａx
Ａｓ）の使用及びｐ−ｎ接合を有するその表面の絶縁に
ついて記載し、一般の絶縁性を提供すると共に、ベース
界面での障壁高さ制御能力を提供している。
l. 29, No. 10, March 1987, 4534頁" は、コレクタ絶
縁体のために３元系合金ＩｎＧａＡｓ（Ｉｎ1-x Ｇａx
Ａｓ）の使用及びｐ−ｎ接合を有するその表面の絶縁に
ついて記載し、一般の絶縁性を提供すると共に、ベース
界面での障壁高さ制御能力を提供している。
【００２２】"IBM Technical Disclosure Bulletin, Vo
l. 30, No. 6, November 1987, 412頁" は、ＧａＡｓテ
クノロジーのために設計された側面２重ヘテロ接合バイ
ポーラ接合トランジスタ構造を開示している。
l. 30, No. 6, November 1987, 412頁" は、ＧａＡｓテ
クノロジーのために設計された側面２重ヘテロ接合バイ
ポーラ接合トランジスタ構造を開示している。
【００２３】デバイスは以下の概説のように製造され
る。半絶縁ＧａＡｓ（ＳｉＧａＡｓ）基板上で，分子線
エピタキシ（ MolecularBeam Epitaxy 、ＭＢＥ）を用
いて、以下の層を順に成長させる、ｐ＋ ＧａＩｎＡｓ
（１００ nm 厚さ、ドーピングレベル：１０19 cm
-3）、ｎ Ａｌ ＧａＡｓ（５０ nm 厚さ、ドーピン
グレベル：１０18 cm -3）、ｎ＋ ＧａＩｎＡｓ（５０
nm 厚さ、ドーピングレベル：１０19 cm -3）。
る。半絶縁ＧａＡｓ（ＳｉＧａＡｓ）基板上で，分子線
エピタキシ（ MolecularBeam Epitaxy 、ＭＢＥ）を用
いて、以下の層を順に成長させる、ｐ＋ ＧａＩｎＡｓ
（１００ nm 厚さ、ドーピングレベル：１０19 cm
-3）、ｎ Ａｌ ＧａＡｓ（５０ nm 厚さ、ドーピン
グレベル：１０18 cm -3）、ｎ＋ ＧａＩｎＡｓ（５０
nm 厚さ、ドーピングレベル：１０19 cm -3）。
【００２４】最後の層は優れたオーム接触を提供する。
それは可変組成の層であり、その組成は底部のｎＧａＡ
ｓから頂部のｎ＋ＩｎＡｓへ傾斜的に変化している。
それは可変組成の層であり、その組成は底部のｎＧａＡ
ｓから頂部のｎ＋ＩｎＡｓへ傾斜的に変化している。
【００２５】"IBM Technical Disclosure Bulletin, Vo
l. 31, No. 2, July 1988, 383頁"は、温度安定性及び
低抵抗率を有する接触部を製造するためにオーム接触を
準備する技術について記載している。２つの準備方法が
記載されている。インジウム−ゲルマニウム共蒸着及び
接点金属を介するインジウムの注入である。接触部材料
におけるオーミック挙動は、金属／ＧａＡｓ界面に存在
する障壁高さが３元系ＩｎＧａＡｓ相によって減少のす
るためであると信じられている。
l. 31, No. 2, July 1988, 383頁"は、温度安定性及び
低抵抗率を有する接触部を製造するためにオーム接触を
準備する技術について記載している。２つの準備方法が
記載されている。インジウム−ゲルマニウム共蒸着及び
接点金属を介するインジウムの注入である。接触部材料
におけるオーミック挙動は、金属／ＧａＡｓ界面に存在
する障壁高さが３元系ＩｎＧａＡｓ相によって減少のす
るためであると信じられている。
【００２６】"Applied Physics Letters, Vol. 24, No.
8, 15 April 1974, 369頁" でシャノン(J. M. Shanno
n) によって発表された「低エネルギイオン注入法を用
いるショットキー障壁の有効高さの減少法 (Reducing t
he effective height of a Schottky barrier using lo
w-energy ion implantation)」は、ショットキー障壁の
表面電界を増大させると共に印加バイアスを感知しない
高さまで障壁高さを減少させるために、半導体表面で大
量にドープされた薄層を使用したと報告している。イオ
ン注入技術を用いて製造されたこの型のＮｉ−Ｓｉ障壁
の有効障壁高さは、逆特性の顕著な低下を伴わずに０−
０．２ eV の範囲の量だけ減少された。
8, 15 April 1974, 369頁" でシャノン(J. M. Shanno
n) によって発表された「低エネルギイオン注入法を用
いるショットキー障壁の有効高さの減少法 (Reducing t
he effective height of a Schottky barrier using lo
w-energy ion implantation)」は、ショットキー障壁の
表面電界を増大させると共に印加バイアスを感知しない
高さまで障壁高さを減少させるために、半導体表面で大
量にドープされた薄層を使用したと報告している。イオ
ン注入技術を用いて製造されたこの型のＮｉ−Ｓｉ障壁
の有効障壁高さは、逆特性の顕著な低下を伴わずに０−
０．２ eV の範囲の量だけ減少された。
【００２７】"Solid State Electronics, Vol. 23, 118
1-1184頁" でステューダ（B. Studer ）によって発表さ
れた「ドープされたＰｄからの拡散を用いるＰｄ2 Ｓｉ
／Ｓｉショットキーダイオードの障壁高さ制御（BARRIE
RHEIGHT CONTROL OF PD2 Si/Si SCHOTTKY DIODES USING
DIFFUSION FROM DOPEDPd)」は、金属層自身の適切なド
ーピング（Ｓｂ，Ａｌ）及びサンドイッチ構造へ温度処
理を施すことによって、金属−半導体接点の障壁高さを
広範な制限内で変化できることを開示している。その結
果、ドーピング素子は半導体表面へ弱く拡散する。これ
は帯の屈曲を変化させ、最終的には障壁高さを変化させ
る。０．５から０．８ eV の間の障壁高さｑ・Φβを有
するＰｄ2 Ｓｉ／ｎ−Ｓｉダイオードはこの方法によっ
て、再現可能に製造される。ドープされていないＰｄ2
Ｓｉ／Ｓｉ接点の障壁高さは０．７２ eVに等しい。Ｄ
Ｃスパッタリング装置のＰｄカソードをＡｌ又はＳｂを
用いて部分的に被覆し、続いて複合カソードをシリコン
薄片上へスパッタすることによって、ドーピング素子は
金属層へ導かれた。上記文中において、
1-1184頁" でステューダ（B. Studer ）によって発表さ
れた「ドープされたＰｄからの拡散を用いるＰｄ2 Ｓｉ
／Ｓｉショットキーダイオードの障壁高さ制御（BARRIE
RHEIGHT CONTROL OF PD2 Si/Si SCHOTTKY DIODES USING
DIFFUSION FROM DOPEDPd)」は、金属層自身の適切なド
ーピング（Ｓｂ，Ａｌ）及びサンドイッチ構造へ温度処
理を施すことによって、金属−半導体接点の障壁高さを
広範な制限内で変化できることを開示している。その結
果、ドーピング素子は半導体表面へ弱く拡散する。これ
は帯の屈曲を変化させ、最終的には障壁高さを変化させ
る。０．５から０．８ eV の間の障壁高さｑ・Φβを有
するＰｄ2 Ｓｉ／ｎ−Ｓｉダイオードはこの方法によっ
て、再現可能に製造される。ドープされていないＰｄ2
Ｓｉ／Ｓｉ接点の障壁高さは０．７２ eVに等しい。Ｄ
Ｃスパッタリング装置のＰｄカソードをＡｌ又はＳｂを
用いて部分的に被覆し、続いて複合カソードをシリコン
薄片上へスパッタすることによって、ドーピング素子は
金属層へ導かれた。上記文中において、
【外１】 をｑ・Φβと表現する。
【００２８】スパッタされた金属層のドーピング素子濃
度は、ドーピング素子で被覆された部分のカソード表面
とカソード表面全体との関係によって与えられる。
度は、ドーピング素子で被覆された部分のカソード表面
とカソード表面全体との関係によって与えられる。
【００２９】"Applied Physics Letters, Vol. 148, N
o. 21, 26 May 1986, 1458 頁" でブリルソン（L. J. B
rillson）らによって発表された「金属−Ｉｎx Ｇａ
1-x Ａｓ（１００）界面におけるフェルミ準位束縛の不
在 (Absence of Fermi Levelpinning at metal-Inx Ga
1-x As (100) interfaces)」は、Ａｕ、Ｉｎ、Ｇｅ又は
Ａｌ被覆層を有する明確に順序づけられたＩｎx Ｇａ
1-x Ａｓ（１００）表面の軟Ｘ線光放射スペクトル測定
法が、Ｉｎ合金シリーズ全体にわたって束縛されないフ
ェルミ準位を示すことを開示している。フェルミ準位の
安定化エネルギは、特定の金属に強く依存し、空気にさ
らされた界面金属とは大きく異なっている。III −Ｖ族
化合物のショットキー障壁高さがこの広い範囲を有する
ことは、金属−合金組成物に化学的に誘導された変形に
よって最も良く説明される。
o. 21, 26 May 1986, 1458 頁" でブリルソン（L. J. B
rillson）らによって発表された「金属−Ｉｎx Ｇａ
1-x Ａｓ（１００）界面におけるフェルミ準位束縛の不
在 (Absence of Fermi Levelpinning at metal-Inx Ga
1-x As (100) interfaces)」は、Ａｕ、Ｉｎ、Ｇｅ又は
Ａｌ被覆層を有する明確に順序づけられたＩｎx Ｇａ
1-x Ａｓ（１００）表面の軟Ｘ線光放射スペクトル測定
法が、Ｉｎ合金シリーズ全体にわたって束縛されないフ
ェルミ準位を示すことを開示している。フェルミ準位の
安定化エネルギは、特定の金属に強く依存し、空気にさ
らされた界面金属とは大きく異なっている。III −Ｖ族
化合物のショットキー障壁高さがこの広い範囲を有する
ことは、金属−合金組成物に化学的に誘導された変形に
よって最も良く説明される。
【００３０】
【発明が解決しようとする課題】金属−絶縁体−金属接
合は、ジョセフソントンネル接合のようなデバイスとし
て及び例えばホット電子トランジスタ用の熱電子又はト
ンネリングエミッタのような組立ブロックとして、幅広
い範囲の応用性を有する。進歩した応用例では、デバイ
スのサイズは非常に小さくなる。高電流密度、低電圧及
び低キャパシタンスの必要性は障壁高さを小さくするこ
とを要求する。事実上任意の高さ及び形状を有する障壁
は、半導体ヘテロ構造で作られる単結晶デバイスで可能
である。しかしながら、真の金属電極を有する単結晶デ
バイスは一般には製造不可能である。金属−絶縁体−金
属接合において、約１００meV 以下の障壁高さを達成す
るための方法又は障壁高さ及び形状を制御する一般的な
方法は存在しない。本発明の構造には、この制限がな
い。
合は、ジョセフソントンネル接合のようなデバイスとし
て及び例えばホット電子トランジスタ用の熱電子又はト
ンネリングエミッタのような組立ブロックとして、幅広
い範囲の応用性を有する。進歩した応用例では、デバイ
スのサイズは非常に小さくなる。高電流密度、低電圧及
び低キャパシタンスの必要性は障壁高さを小さくするこ
とを要求する。事実上任意の高さ及び形状を有する障壁
は、半導体ヘテロ構造で作られる単結晶デバイスで可能
である。しかしながら、真の金属電極を有する単結晶デ
バイスは一般には製造不可能である。金属−絶縁体−金
属接合において、約１００meV 以下の障壁高さを達成す
るための方法又は障壁高さ及び形状を制御する一般的な
方法は存在しない。本発明の構造には、この制限がな
い。
【００３１】本発明は接合デバイスの多結晶障壁層のバ
ンドエッジ工学を取り扱わなければならない。２つの金
属電極に挟まれた多元系半導体層の組成及びドーピング
は、これらの多結晶デバイスにおいて、多数キャリヤの
流れ又は少数キャリヤによって経験された電界への障壁
の高さ及び形状を制御するように調整される。障壁は例
えば単結晶デバイスにおいてドーピングによって調整可
能であるが、単結晶は互換性（格子整合）材料を含む構
造の範囲を大きく制限する。本発明によって非常に広い
種類のデバイス構造が可能となる。
ンドエッジ工学を取り扱わなければならない。２つの金
属電極に挟まれた多元系半導体層の組成及びドーピング
は、これらの多結晶デバイスにおいて、多数キャリヤの
流れ又は少数キャリヤによって経験された電界への障壁
の高さ及び形状を制御するように調整される。障壁は例
えば単結晶デバイスにおいてドーピングによって調整可
能であるが、単結晶は互換性（格子整合）材料を含む構
造の範囲を大きく制限する。本発明によって非常に広い
種類のデバイス構造が可能となる。
【００３２】金属−化合物半導体界面のショットキー障
壁高さがフェルミ準位束縛によって典型的に決定される
こと、及び所定の半導体の障壁高さが使用される金属に
事実上無関係であることは、よく知られている。同一タ
イプのフェルミ準位束縛が転位及び結晶粒界で生じると
いう重要な証拠がある。本発明は障壁材料としてマルチ
合金半導体を利用する。材料は、障壁高さが合金組成の
関数である材料系から選択される。
壁高さがフェルミ準位束縛によって典型的に決定される
こと、及び所定の半導体の障壁高さが使用される金属に
事実上無関係であることは、よく知られている。同一タ
イプのフェルミ準位束縛が転位及び結晶粒界で生じると
いう重要な証拠がある。本発明は障壁材料としてマルチ
合金半導体を利用する。材料は、障壁高さが合金組成の
関数である材料系から選択される。
【００３３】本発明の目的は、絶縁体層の組成によって
調整可能な障壁高さを有する金属−絶縁体−金属接合デ
バイスを製造するための方法を提供することである。
調整可能な障壁高さを有する金属−絶縁体−金属接合デ
バイスを製造するための方法を提供することである。
【００３４】本発明の他の目的は、合金組成が構造の障
壁高さ及び形状を決定する金属−多元系合金−金属接合
デバイスを提供することである。
壁高さ及び形状を決定する金属−多元系合金−金属接合
デバイスを提供することである。
【００３５】更に、本発明の目的は、多結晶合金組成が
選択された障壁高さ及び形状を達成するためにフェルミ
準位束縛位置を与えるように選択される金属−多結晶合
金−金属構造を提供することである。
選択された障壁高さ及び形状を達成するためにフェルミ
準位束縛位置を与えるように選択される金属−多結晶合
金−金属構造を提供することである。
【００３６】
【課題を解決するための手段及び作用】以下の記載
で、”フェルミ準位”又は”フェルミエネルギ”、”フ
ェルミ準位束縛 (Fermi level pinning)”及び”フェル
ミ準位束縛位置 (Fermi level pinning position) ”と
いう用語が使用されている。
で、”フェルミ準位”又は”フェルミエネルギ”、”フ
ェルミ準位束縛 (Fermi level pinning)”及び”フェル
ミ準位束縛位置 (Fermi level pinning position) ”と
いう用語が使用されている。
【００３７】”フェルミ準位”又は”フェルミエネル
ギ”は、Ｔ＝０における固体の占有状態の上部エネルギ
帯である（もしエネルギ帯よりはむしろ禁制帯中に位置
するならば、それは実際に最高占有状態と最低非占有状
態とのほぼ中間位置である）。平衡状態では、サンプル
全体で一定である。
ギ”は、Ｔ＝０における固体の占有状態の上部エネルギ
帯である（もしエネルギ帯よりはむしろ禁制帯中に位置
するならば、それは実際に最高占有状態と最低非占有状
態とのほぼ中間位置である）。平衡状態では、サンプル
全体で一定である。
【００３８】”フェルミ準位束縛”は、表面又は界面が
高密度状態であるために、フェルミ準位が表面又は界面
においてある一定の値を有することを強制されることを
意味する。フェルミ準位が材料のバルクにおけるエネル
ギ値と異なるエネルギで表面に束縛されるという事実
は、エネルギ帯の屈曲及び表面の荷電を意味する。
高密度状態であるために、フェルミ準位が表面又は界面
においてある一定の値を有することを強制されることを
意味する。フェルミ準位が材料のバルクにおけるエネル
ギ値と異なるエネルギで表面に束縛されるという事実
は、エネルギ帯の屈曲及び表面の荷電を意味する。
【００３９】”フェルミ準位束縛位置”は、フェルミ準
位が表面又は界面で有するエネルギ値である。
位が表面又は界面で有するエネルギ値である。
【００４０】金属／化合物半導体界面におけるショット
キー障壁の高さが、適用される金属質の電子特性よりも
フェルミ準位束縛機構によって決定されることは、よく
知られている。本発明は、半導体転位及び結晶粒界で、
同じタイプのフェルミ準位束縛が生じるという知識を利
用するものである。本発明は多結晶化合物半導体合金を
用い、金属／半導体構造において束縛位置を幅広い範囲
に渡って変えるものである。その構造は、金属、化合物
半導体及び金属のサンドイッチで構成される。トンネリ
ング電流は、半導体合金組成及び半導体の厚さによって
制御される障壁高さによって決定される。金属／半導体
界面及び結晶粒界の束縛位置の均一性のために、多結晶
材料のエネルギ障壁を、全体的に均一にすることができ
る。
キー障壁の高さが、適用される金属質の電子特性よりも
フェルミ準位束縛機構によって決定されることは、よく
知られている。本発明は、半導体転位及び結晶粒界で、
同じタイプのフェルミ準位束縛が生じるという知識を利
用するものである。本発明は多結晶化合物半導体合金を
用い、金属／半導体構造において束縛位置を幅広い範囲
に渡って変えるものである。その構造は、金属、化合物
半導体及び金属のサンドイッチで構成される。トンネリ
ング電流は、半導体合金組成及び半導体の厚さによって
制御される障壁高さによって決定される。金属／半導体
界面及び結晶粒界の束縛位置の均一性のために、多結晶
材料のエネルギ障壁を、全体的に均一にすることができ
る。
【００４１】本発明によると、任意に選択されるが制御
された障壁高さを有する多結晶障壁によって隔てられた
金属電極を有する接合を製造するための方法は、障壁内
の多結晶多元系化合物半導体材料の組成及びドーピング
を変化させて、フェルミ準位が２つの金属−絶縁体界面
及びその間のどこででも固定及び制御されるようにフェ
ルミ準位束縛位置を変化させることによって達成され
る。この状態は事実上ドーピングと無関係で存在する。
図１に基本構造の概略が示されている。金属電極は単結
晶である必要はなく、その結晶構造が障壁の結晶構造と
特定の関係を有する必要もない。それは通常の金属又は
超伝導体である。障壁は化合物半導体から成り、一般に
性質において多結晶体である。図１のような接合の多粒
子障壁層の性質について論ずるとき、考慮すべき３つの
有意な長さがある。それは、粒子サイズ（ｄ）、電極間
隔（ｔ）及び半導体障壁材料のデバイ長（ＬD ）であ
る。結晶粒界及び金属界面におけるフェルミ準位束縛の
利用は本発明の新規な特徴であり、従って、粒子サイズ
は考慮されるべき重要な長さ尺度である。
された障壁高さを有する多結晶障壁によって隔てられた
金属電極を有する接合を製造するための方法は、障壁内
の多結晶多元系化合物半導体材料の組成及びドーピング
を変化させて、フェルミ準位が２つの金属−絶縁体界面
及びその間のどこででも固定及び制御されるようにフェ
ルミ準位束縛位置を変化させることによって達成され
る。この状態は事実上ドーピングと無関係で存在する。
図１に基本構造の概略が示されている。金属電極は単結
晶である必要はなく、その結晶構造が障壁の結晶構造と
特定の関係を有する必要もない。それは通常の金属又は
超伝導体である。障壁は化合物半導体から成り、一般に
性質において多結晶体である。図１のような接合の多粒
子障壁層の性質について論ずるとき、考慮すべき３つの
有意な長さがある。それは、粒子サイズ（ｄ）、電極間
隔（ｔ）及び半導体障壁材料のデバイ長（ＬD ）であ
る。結晶粒界及び金属界面におけるフェルミ準位束縛の
利用は本発明の新規な特徴であり、従って、粒子サイズ
は考慮されるべき重要な長さ尺度である。
【００４２】粒子サイズは、接合の厚さ（電極間の間
隔）と比較して小さい場合も大きい場合もあり得る。図
２に示される第一の場合（ｄ＞＞ｔ）、障壁内に多数の
粒子が存在するが、典型的なキャリヤはただ１つの粒子
内で電極間スペースを通過する。図３に示される第二の
場合（ｄ＜＜ｔ）、キャリヤは障壁を通過する際に多数
の結晶粒界と遭遇する。粒子サイズの典型的な値は１０
nmＬD ＜無限大、電極間隔（障壁厚）は２nmＬt ＜５０
nmである。
隔）と比較して小さい場合も大きい場合もあり得る。図
２に示される第一の場合（ｄ＞＞ｔ）、障壁内に多数の
粒子が存在するが、典型的なキャリヤはただ１つの粒子
内で電極間スペースを通過する。図３に示される第二の
場合（ｄ＜＜ｔ）、キャリヤは障壁を通過する際に多数
の結晶粒界と遭遇する。粒子サイズの典型的な値は１０
nmＬD ＜無限大、電極間隔（障壁厚）は２nmＬt ＜５０
nmである。
【００４３】また、デバイ長ＬD に関係する粒子サイズ
は重要なパラメータである。デバイ長はプラズマ状態に
おいて特有な距離であり、荷電粒子の電界はこの距離を
越えると反対符号の電荷を有する粒子によって遮蔽され
る。典型的なデバイ長は、１０nm＜５０nmの範囲であ
る。小さい粒子（ｄ＜＜ＬD ）に関しては、固定した組
成の粒子内で帯が屈曲しないので、ドーピングは問題で
はない。デバイスのエネルギ帯プロファイルは、組成並
びに結晶粒界及び金属界面によって決定される。大きい
粒子（ｄ＞＞ＬD ）に関しては、ドーピングは重要であ
る。粒子内のエネルギ帯の形を制御するために、ドーピ
ング及び組成を、単独及び併合して使用することができ
る。興味深い構造に対する巨大なパラメータスペースが
ある。これはｄ、ｔ及びＬDの相対値に依存し、先行技
術では知られていない。
は重要なパラメータである。デバイ長はプラズマ状態に
おいて特有な距離であり、荷電粒子の電界はこの距離を
越えると反対符号の電荷を有する粒子によって遮蔽され
る。典型的なデバイ長は、１０nm＜５０nmの範囲であ
る。小さい粒子（ｄ＜＜ＬD ）に関しては、固定した組
成の粒子内で帯が屈曲しないので、ドーピングは問題で
はない。デバイスのエネルギ帯プロファイルは、組成並
びに結晶粒界及び金属界面によって決定される。大きい
粒子（ｄ＞＞ＬD ）に関しては、ドーピングは重要であ
る。粒子内のエネルギ帯の形を制御するために、ドーピ
ング及び組成を、単独及び併合して使用することができ
る。興味深い構造に対する巨大なパラメータスペースが
ある。これはｄ、ｔ及びＬDの相対値に依存し、先行技
術では知られていない。
【００４４】例として、図４は多結晶ＧａＡｓが２つの
金属に挟まれている場合に存在する状態を示す。この図
では、ｔ＞＞ｄである。ＧａＡｓ粒子におけるドーピン
グレベルはフェルミ準位に関係する帯エッジの位置を制
御するために利用できる。ドーピングは、ＬD 値を調整
するため及び図５に示される平坦障壁を達成するために
利用される。これは達成可能な最も簡単な障壁形状であ
り、多くが組成及びドーピングの空間的変化を扱う他の
図によって説明されている可能性の中では、ほとんどつ
まらない場合である。
金属に挟まれている場合に存在する状態を示す。この図
では、ｔ＞＞ｄである。ＧａＡｓ粒子におけるドーピン
グレベルはフェルミ準位に関係する帯エッジの位置を制
御するために利用できる。ドーピングは、ＬD 値を調整
するため及び図５に示される平坦障壁を達成するために
利用される。これは達成可能な最も簡単な障壁形状であ
り、多くが組成及びドーピングの空間的変化を扱う他の
図によって説明されている可能性の中では、ほとんどつ
まらない場合である。
【００４５】図１の構造は金属−単結晶構造と明確に対
比している。金属−単結晶構造においては、フェルミ準
位の位置は図６に示されるように金属電極間のドーピン
グを変化させることによる制御のみが可能であり、この
状態は多くの場合望ましくない。
比している。金属−単結晶構造においては、フェルミ準
位の位置は図６に示されるように金属電極間のドーピン
グを変化させることによる制御のみが可能であり、この
状態は多くの場合望ましくない。
【００４６】金属−絶縁体−金属（ＭＩＭ）接合は広範
な種類の応用性を有する。例えばジョセフソントンネル
接合又はＭＩＭダイオード等のデバイスとして直接使用
されることも、例えばホット電子トランジスタ用エミッ
タ（熱電子またはトンネリング）等の組立てブロックと
して使用されることもある。回路または不連続高周波デ
バイスの応用として、超小型デバイスが特に重要性を有
する。従来、ＭＩＭ接合は、金属−絶縁体界面間の障壁
高さが制御されない、即ち工学技術の変化に従わないタ
イプのものであった。従って、例えばトンネリング電流
のような電荷移送特性は、絶縁層の厚さによって制御さ
れた（事実、これが今日のジョセフソン接合テクノロジ
ーの基礎である）。高電流密度、低電圧及び低キャパシ
タンスのような現在及び将来のデバイス及び回路要求に
よって、小さく調整された障壁を形成する能力は重要な
ものとなる。障壁高さが調整可能であると、障壁高さと
厚さの組合せが最適化されることができる。また、（熱
電子エミッタにおける）作動電圧の制御も可能になる。
障壁形状を調整する能力は、ポテンシャルデバイスの種
類を広げ、例えば非対称（整流）構造が可能となる。制
限範囲全体にわたって制御された高さと形状を有する障
壁は、半導体ヘテロ構造から成る単結晶デバイスで可能
である。しかしながら、金属電極を有する接合において
障壁高さ及び形状を調整する方法は、特に要求される０
から１eVの範囲にわたって１meV の正確さで調整する方
法は、存在しない。本発明はこの技術を提供するもので
ある。
な種類の応用性を有する。例えばジョセフソントンネル
接合又はＭＩＭダイオード等のデバイスとして直接使用
されることも、例えばホット電子トランジスタ用エミッ
タ（熱電子またはトンネリング）等の組立てブロックと
して使用されることもある。回路または不連続高周波デ
バイスの応用として、超小型デバイスが特に重要性を有
する。従来、ＭＩＭ接合は、金属−絶縁体界面間の障壁
高さが制御されない、即ち工学技術の変化に従わないタ
イプのものであった。従って、例えばトンネリング電流
のような電荷移送特性は、絶縁層の厚さによって制御さ
れた（事実、これが今日のジョセフソン接合テクノロジ
ーの基礎である）。高電流密度、低電圧及び低キャパシ
タンスのような現在及び将来のデバイス及び回路要求に
よって、小さく調整された障壁を形成する能力は重要な
ものとなる。障壁高さが調整可能であると、障壁高さと
厚さの組合せが最適化されることができる。また、（熱
電子エミッタにおける）作動電圧の制御も可能になる。
障壁形状を調整する能力は、ポテンシャルデバイスの種
類を広げ、例えば非対称（整流）構造が可能となる。制
限範囲全体にわたって制御された高さと形状を有する障
壁は、半導体ヘテロ構造から成る単結晶デバイスで可能
である。しかしながら、金属電極を有する接合において
障壁高さ及び形状を調整する方法は、特に要求される０
から１eVの範囲にわたって１meV の正確さで調整する方
法は、存在しない。本発明はこの技術を提供するもので
ある。
【００４７】
【実施例】前述のように、ほとんどの金属−化合物半導
体界面におけるショットキー障壁高さがフェルミ準位束
縛によって決定されることは、よく知られている。所定
の半導体の障壁高さは金属電極材料と事実上無関係であ
る。転位及び結晶粒界で、同じタイプのフェルミ準位束
縛が生じる。本発明は、障壁材料として合金半導体を使
用する。この材料は、金属−半導体障壁高さが合金組成
の関数である材料系から選択される。本発明の１つの具
体例は、図８に示されるように、障壁高さがある組成に
おいてゼロを通る材料を使用する。例えばＩｎx Ｇａ
1-x Ａｓ材料において、障壁高さはｘに対してほぼ直線
的に変化し、ｘ＝０のとき約０．７ eVであり、ｘ＝１
のとき−０．２ eVである。このような材料は、電子
（伝導帯）移送によって支配されるデバイスにとって理
想的である。また、ＩｎＧａＳｂのような材料はホール
のための制御可能である小さい障壁を得るために使用さ
れる。
体界面におけるショットキー障壁高さがフェルミ準位束
縛によって決定されることは、よく知られている。所定
の半導体の障壁高さは金属電極材料と事実上無関係であ
る。転位及び結晶粒界で、同じタイプのフェルミ準位束
縛が生じる。本発明は、障壁材料として合金半導体を使
用する。この材料は、金属−半導体障壁高さが合金組成
の関数である材料系から選択される。本発明の１つの具
体例は、図８に示されるように、障壁高さがある組成に
おいてゼロを通る材料を使用する。例えばＩｎx Ｇａ
1-x Ａｓ材料において、障壁高さはｘに対してほぼ直線
的に変化し、ｘ＝０のとき約０．７ eVであり、ｘ＝１
のとき−０．２ eVである。このような材料は、電子
（伝導帯）移送によって支配されるデバイスにとって理
想的である。また、ＩｎＧａＳｂのような材料はホール
のための制御可能である小さい障壁を得るために使用さ
れる。
【００４８】本発明で開示されている接合は、ＭＩＭデ
バイスよりも一般的である。本発明はより広く、ＭＳＭ
（金属−半導体−金属）接合を使用する。特定のデバイ
ス構造例が図面に示され、記載されている。基本ＭＳＭ
デバイスは、金属、多元系（例えば３元系）半導体及び
第２の金属を順に付着させることによって形成され、２
つの金属はデバイス電極である。構造は図１に例示され
るようにサンドイッチ状である。金属電極は、蒸着又は
スパッタリング等の種々の技術の１つによって付着され
る。障壁材料は、分子線エピタキシシステムで化学蒸着
法又はエピタキシャル成長（エピタキシはここで記載さ
れている構造にとって必要ではないが）のために使用さ
れる他の通常の技術によって付着される。半導体組成
は、障壁形状を制御するために傾斜される。金属−半導
体界面及び半導体結晶粒界におけるフェルミ準位束縛位
置の均一性のために障壁は均一であり、縮退した半導体
電極を有する単結晶半導体ヘテロ接合トンネル構造にお
ける一次的障壁に現れる。本発明の構造はもちろん一般
に遙かに有用であり、多層（例えば３端子）構造へ簡単
に拡張される。
バイスよりも一般的である。本発明はより広く、ＭＳＭ
（金属−半導体−金属）接合を使用する。特定のデバイ
ス構造例が図面に示され、記載されている。基本ＭＳＭ
デバイスは、金属、多元系（例えば３元系）半導体及び
第２の金属を順に付着させることによって形成され、２
つの金属はデバイス電極である。構造は図１に例示され
るようにサンドイッチ状である。金属電極は、蒸着又は
スパッタリング等の種々の技術の１つによって付着され
る。障壁材料は、分子線エピタキシシステムで化学蒸着
法又はエピタキシャル成長（エピタキシはここで記載さ
れている構造にとって必要ではないが）のために使用さ
れる他の通常の技術によって付着される。半導体組成
は、障壁形状を制御するために傾斜される。金属−半導
体界面及び半導体結晶粒界におけるフェルミ準位束縛位
置の均一性のために障壁は均一であり、縮退した半導体
電極を有する単結晶半導体ヘテロ接合トンネル構造にお
ける一次的障壁に現れる。本発明の構造はもちろん一般
に遙かに有用であり、多層（例えば３端子）構造へ簡単
に拡張される。
【００４９】障壁形状は計画的制御が可能である。障壁
高さ（接合面に対して垂直方向の位置の関数である）は
障壁中で変えられる。局部障壁高さは金属−半導体界面
及び結晶粒界におけるフェルミ準位束縛位置及びその局
部障壁組成に依存する。本発明は障壁形状を設計するた
めに局部組成を利用する。障壁は構造全体で平坦であっ
てもよいし、要求される性質を得るために形造られても
よい。これはバイアスされない接合として図９に図式に
説明されている。図９において、ＥB1及びＥB2は界面障
壁高さであり、組成によって決定されるＥC (X) はフェ
ルミ準位に関係する局部伝導帯位置である
高さ（接合面に対して垂直方向の位置の関数である）は
障壁中で変えられる。局部障壁高さは金属−半導体界面
及び結晶粒界におけるフェルミ準位束縛位置及びその局
部障壁組成に依存する。本発明は障壁形状を設計するた
めに局部組成を利用する。障壁は構造全体で平坦であっ
てもよいし、要求される性質を得るために形造られても
よい。これはバイアスされない接合として図９に図式に
説明されている。図９において、ＥB1及びＥB2は界面障
壁高さであり、組成によって決定されるＥC (X) はフェ
ルミ準位に関係する局部伝導帯位置である
【００５０】図９は一般的なトンネル接合であり、その
障壁ポテンシャル形状は障壁組成によって調整される。
障壁は平坦、台形状、放物線状等でよく、これは対称ま
たは非対称である電流−電圧特性の原因となる。障壁高
さ及び形状は、抵抗及びキャパシタンスを最適化するた
めに調整される。
障壁ポテンシャル形状は障壁組成によって調整される。
障壁は平坦、台形状、放物線状等でよく、これは対称ま
たは非対称である電流−電圧特性の原因となる。障壁高
さ及び形状は、抵抗及びキャパシタンスを最適化するた
めに調整される。
【００５１】図１０は、ドープされていない整流構造を
説明している。デバイスは熱電子エミッション、熱電子
電界エミッション又は電界エミッション（トンネリン
グ）モードで作動されるように設計される。
説明している。デバイスは熱電子エミッション、熱電子
電界エミッション又は電界エミッション（トンネリン
グ）モードで作動されるように設計される。
【００５２】図１１は、量子ウェルデバイスを説明して
いる。ウェルの数、ウェル高さ及びウェル深さは上述の
技術によって設計される。
いる。ウェルの数、ウェル高さ及びウェル深さは上述の
技術によって設計される。
【００５３】図１２は、中間電極が半導体層の一部であ
るＭＩＭＩＭデバイスを説明している。図７の構造は、
非履歴（ノンヒステレティック）ジョセフソン接合で利
用される。
るＭＩＭＩＭデバイスを説明している。図７の構造は、
非履歴（ノンヒステレティック）ジョセフソン接合で利
用される。
【００５４】図１３は、活性電極領域が半導体内にある
ＭＩＭデバイスを説明している。
ＭＩＭデバイスを説明している。
【００５５】上記の図９から図１３の曲線によって示さ
れる構造は、移送が伝導帯によって左右される電子デバ
イスである。図１４に示される様に、ホールデバイスも
可能であり、図９の構造と等しい荷電子帯を示す。
れる構造は、移送が伝導帯によって左右される電子デバ
イスである。図１４に示される様に、ホールデバイスも
可能であり、図９の構造と等しい荷電子帯を示す。
【００５６】図９から１３に示される構造の特定の組成
は次の通りである。
は次の通りである。
【００５７】図９は一般の図式である。構造は、例えば
ｄ＞＞ＬD （ｄ＜又は＞ｔ）である場合に、図に描かれ
たような組成プロファイルを有するドープされていない
Ｉｎx Ｇａ1-x Ａｓ障壁層においてｘを０から０．３へ
変化させることによって達成される。ＥB1は０．７ eV
、ＥB2は〜０．４ eV である。
ｄ＞＞ＬD （ｄ＜又は＞ｔ）である場合に、図に描かれ
たような組成プロファイルを有するドープされていない
Ｉｎx Ｇａ1-x Ａｓ障壁層においてｘを０から０．３へ
変化させることによって達成される。ＥB1は０．７ eV
、ＥB2は〜０．４ eV である。
【００５８】図１０の構造は、例えばｄ＞＞ＬD である
場合に、直線的な組成プロファイルを有するＩｎx Ｇａ
1-x Ａｓ障壁層においてｘを０．５から０へ変化させる
ことによって達成される。ＥB1は〜０．１ eV 、ＥB2は
０．７ eV である。
場合に、直線的な組成プロファイルを有するＩｎx Ｇａ
1-x Ａｓ障壁層においてｘを０．５から０へ変化させる
ことによって達成される。ＥB1は〜０．１ eV 、ＥB2は
０．７ eV である。
【００５９】図１１の構造は、例えばｄ＞＞ＬD である
場合に、Ｉｎx Ｇａ1-x Ａｓ障壁層においてｘを０と
０．４との間を一方から他方へ及び他方から一方へ変化
させることによって達成される。
場合に、Ｉｎx Ｇａ1-x Ａｓ障壁層においてｘを０と
０．４との間を一方から他方へ及び他方から一方へ変化
させることによって達成される。
【００６０】図１２の構造は、例えばｄ＞＞ｔである場
合に、純粋な多結晶ＧａＡｓを用いて５ｘ１０17cm-3で
ドープして達成される。又はｄ＞＞ＬD である場合に、
軽くドープされた材料を用いてｘを〜０から〜１へ及び
その逆に変化させることによって達成される。
合に、純粋な多結晶ＧａＡｓを用いて５ｘ１０17cm-3で
ドープして達成される。又はｄ＞＞ＬD である場合に、
軽くドープされた材料を用いてｘを〜０から〜１へ及び
その逆に変化させることによって達成される。
【００６１】図１３の構造は、例えばｄ＞＞ＬD である
場合に、Ｉｎx Ｇａ1-x Ａｓ障壁層においてｘを１から
０へ及びその逆に変化させることによって達成される。
場合に、Ｉｎx Ｇａ1-x Ａｓ障壁層においてｘを１から
０へ及びその逆に変化させることによって達成される。
【００６２】これらの例は本発明によって可能となった
デバイス構造の豊富な種類を説明するものである。その
多くは他の方法では完全に不可能であった。いくつかの
例が示すように、その可能性は簡単なＭＩＭダイオード
以上のものである。これらの構造及びその関連構造は、
３端子デバイスへ簡単に広げられる。本発明の適用は、
とりわけ、トンネル接合、ホット電子トランジスタ、超
伝導ベーストランジスタ及び光検出器を含む。
デバイス構造の豊富な種類を説明するものである。その
多くは他の方法では完全に不可能であった。いくつかの
例が示すように、その可能性は簡単なＭＩＭダイオード
以上のものである。これらの構造及びその関連構造は、
３端子デバイスへ簡単に広げられる。本発明の適用は、
とりわけ、トンネル接合、ホット電子トランジスタ、超
伝導ベーストランジスタ及び光検出器を含む。
【００６３】本発明によって、障壁の高さ及び形状が調
整可能である金属−多結晶金属−金属接合を提供するこ
とが可能となった。
整可能である金属−多結晶金属−金属接合を提供するこ
とが可能となった。
【図１】粒子サイズ”ｄ”及び電極間隔”ｔ”を説明す
る金属−絶縁体−金属接合構造の略図である。
る金属−絶縁体−金属接合構造の略図である。
【図２】図１の構造において粒子サイズ”ｄ”が電極間
隔”ｔ”よりもかなり大きい場合の略図である。
隔”ｔ”よりもかなり大きい場合の略図である。
【図３】図１の構造において粒子サイズ”ｄ”が電極間
隔”ｔ”よりもかなり小さい場合の略図である。
隔”ｔ”よりもかなり小さい場合の略図である。
【図４】本発明に従う調整を行う前の伝導帯準位とフェ
ルミ準位との間の関係の略図である。
ルミ準位との間の関係の略図である。
【図５】ドーピングレベルが本発明の原理に従って平坦
な障壁を達成するために用いられた、伝導帯準位とフェ
ルミ準位との間の関係の略図である。
な障壁を達成するために用いられた、伝導帯準位とフェ
ルミ準位との間の関係の略図である。
【図６】先行技術に従う金属−単結晶絶縁体−金属（又
はドープされた半導体）構造の略図である。
はドープされた半導体）構造の略図である。
【図７】図６の構造のドーピングプロファイルの略図で
ある。
ある。
【図８】本発明で使用された合金における障壁高さと合
金組成との関係を示す波形の略図である。
金組成との関係を示す波形の略図である。
【図９】本発明の原理に従って、バイアスされない接合
の障壁組成によって決定される特殊な形の障壁例の略図
である。
の障壁組成によって決定される特殊な形の障壁例の略図
である。
【図１０】ドープされていない整流器構造として使用さ
れる接合と共に用いられるために設計された特殊組成型
障壁例の略図である。
れる接合と共に用いられるために設計された特殊組成型
障壁例の略図である。
【図１１】多数のウェルを有する量子ウェルデバイスと
して使用される接合と共に用いられるために設計された
特殊組成型障壁例の略図である。
して使用される接合と共に用いられるために設計された
特殊組成型障壁例の略図である。
【図１２】中間金属電極が半導体層の一部である金属−
絶縁体−金属−絶縁体−金属構造のフェルミ準位に関係
する局部伝導帯位置の波形の略図である。
絶縁体−金属−絶縁体−金属構造のフェルミ準位に関係
する局部伝導帯位置の波形の略図である。
【図１３】活性電極領域が半導体内にある金属−絶縁体
−金属構造のフェルミ準位に関係する局部伝導帯位置の
波形の略図である。
−金属構造のフェルミ準位に関係する局部伝導帯位置の
波形の略図である。
【図１４】図４の波形によって示される電子デバイスの
ホール移送バージョンと等価の価電子帯の波形の略図で
ある。
ホール移送バージョンと等価の価電子帯の波形の略図で
ある。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェリー マクファーソン ウッドオール アメリカ合衆国10506、ニューヨーク州ベ ッドフォード、アップランド ロード ノ ース 10
Claims (8)
- 【請求項１】 多結晶合金組成の関数として選択された
障壁高さ及び形状を有する金属−絶縁体−金属接合を形
成するために、多結晶合金障壁によって隔てられた金属
電極で構成された接合を製造する金属−絶縁体−金属接
合製造方法であって、 第１の金属電極を付着する工程と、 個々の合金の含有量が傾斜された組成を有するマルチ合
金を含む、選択されると共に傾斜された組成を有するマ
ルチ合金多結晶半導体障壁を、前記第１の金属電極に第
１の界面で付着させる工程と、 第２の金属電極を前記半導体上へ第２の界面で付着させ
る工程であって、前記半導体合金組成の前記傾斜が、前
記金属−半導体界面及び前記半導体の結晶粒界において
選択されたフェルミ準位束縛位置を提供するように選択
され、前記結合電極全体にわたって選択された障壁高さ
を提供すると共に、半導体及び電極構造が選択された形
状の障壁となる工程と、を含む接合製造方法。 - 【請求項２】 前記傾斜されたマルチ合金多結晶半導体
障壁は、所望の形状の障壁を提供するように障壁高さが
前記第１及び第２の電極間で変化する接合構造を形成す
るために、前記第１及び第２電極間の様々な値で傾斜さ
れる請求項１記載の接合製造方法。 - 【請求項３】 前記傾斜された組成を有すると共に選択
されたマルチ合金多結晶半導体障壁を選択されたドープ
剤でドープする工程を、更に含む請求項２記載の接合製
造方法。 - 【請求項４】 前記傾斜された合金の前記付着工程及び
前記傾斜された合金のドーピング工程が、前記所望の形
状に造られた障壁を提供するように共同して作用する請
求項３記載の接合製造方法。 - 【請求項５】 前記付着されたマルチ合金多結晶半導体
障壁が、直径”ｄ”のオーダーの粒子サイズを有する多
結晶粒子を混合すると共に、前記第１及び第２の金属電
極が、距離”ｔ”だけ隔てられた前記第１及び第２の界
面で付着される請求項１記載の接合製造方法。 - 【請求項６】 前記直径”ｄ”の値が距離”ｔ”の値よ
りも実質的に大きい請求項５記載の接合製造方法。 - 【請求項７】 前記直径”ｄ”の値が距離”ｔ”の値よ
りも実質的に小さい請求項５記載の接合製造方法。 - 【請求項８】 前記第１及び第２の界面及び前記半導体
の結晶粒界におけるフェルミ準位束縛位置が、均一障壁
を提供するために均一である請求項３記載の接合製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/512,245 US5019530A (en) | 1990-04-20 | 1990-04-20 | Method of making metal-insulator-metal junction structures with adjustable barrier heights |
| US512245 | 1990-04-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0541551A JPH0541551A (ja) | 1993-02-19 |
| JPH0652812B2 true JPH0652812B2 (ja) | 1994-07-06 |
Family
ID=24038286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3056167A Expired - Lifetime JPH0652812B2 (ja) | 1990-04-20 | 1991-02-27 | 金属−絶縁体−金属接合構造の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5019530A (ja) |
| EP (1) | EP0452661B1 (ja) |
| JP (1) | JPH0652812B2 (ja) |
| DE (1) | DE69110080T2 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0660635A (ja) * | 1992-08-06 | 1994-03-04 | Olympus Optical Co Ltd | 強誘電体メモリ装置 |
| JP3051627B2 (ja) * | 1993-02-03 | 2000-06-12 | シャープ株式会社 | 表示装置およびその製造方法 |
| GB9317256D0 (en) * | 1993-08-19 | 1993-10-06 | Boc Group Plc | Molecular processes and apparatus therefore |
| JP2995284B2 (ja) * | 1995-08-25 | 1999-12-27 | 工業技術院長 | 電極作成方法 |
| US6396191B1 (en) | 1999-03-11 | 2002-05-28 | Eneco, Inc. | Thermal diode for energy conversion |
| RU2233509C2 (ru) | 1999-03-11 | 2004-07-27 | Энеко, Инк. | Гибридный термоэлектронный преобразователь энергии и способ |
| US7109408B2 (en) | 1999-03-11 | 2006-09-19 | Eneco, Inc. | Solid state energy converter |
| US6198113B1 (en) | 1999-04-22 | 2001-03-06 | Acorn Technologies, Inc. | Electrostatically operated tunneling transistor |
| WO2001025807A2 (en) * | 1999-10-05 | 2001-04-12 | Seagate Technology Llc | Integrated on-board device and method for the protection of magn etoresistive heads from electrostatic discharge |
| US7615402B1 (en) | 2000-07-07 | 2009-11-10 | Acorn Technologies, Inc. | Electrostatically operated tunneling transistor |
| US6507046B2 (en) * | 2001-05-11 | 2003-01-14 | Cree, Inc. | High-resistivity silicon carbide substrate for semiconductor devices with high break down voltage |
| US6779347B2 (en) | 2001-05-21 | 2004-08-24 | C.P. Baker Securities, Inc. | Solid-state thermionic refrigeration |
| US7388276B2 (en) * | 2001-05-21 | 2008-06-17 | The Regents Of The University Of Colorado | Metal-insulator varactor devices |
| US6967347B2 (en) * | 2001-05-21 | 2005-11-22 | The Regents Of The University Of Colorado | Terahertz interconnect system and applications |
| US7126151B2 (en) * | 2001-05-21 | 2006-10-24 | The Regents Of The University Of Colorado, A Body Corporate | Interconnected high speed electron tunneling devices |
| US6563185B2 (en) * | 2001-05-21 | 2003-05-13 | The Regents Of The University Of Colorado | High speed electron tunneling device and applications |
| US7173275B2 (en) * | 2001-05-21 | 2007-02-06 | Regents Of The University Of Colorado | Thin-film transistors based on tunneling structures and applications |
| WO2003038499A1 (fr) * | 2001-11-01 | 2003-05-08 | Mitsubishi Rayon Co.,Ltd. | Multiplexeur/demultiplexeur optique, procede de multiplexage/demultiplexage optique et filtre optique |
| US7084423B2 (en) | 2002-08-12 | 2006-08-01 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US6833556B2 (en) | 2002-08-12 | 2004-12-21 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| US6946596B2 (en) | 2002-09-13 | 2005-09-20 | Kucherov Yan R | Tunneling-effect energy converters |
| KR20070083457A (ko) * | 2004-07-08 | 2007-08-24 | 미쉘 제이. 에스테스 | 금속-절연체 버랙터 디바이스 |
| KR100639990B1 (ko) * | 2004-12-08 | 2006-10-31 | 한국전자통신연구원 | 급격한 금속-절연체 전이 소자 및 그 제조방법 |
| US7615385B2 (en) | 2006-09-20 | 2009-11-10 | Hypres, Inc | Double-masking technique for increasing fabrication yield in superconducting electronics |
| US7977668B2 (en) * | 2007-05-23 | 2011-07-12 | Northwestern University | Multilayer structure with zirconium-oxide tunnel barriers and applications of same |
| WO2009011113A1 (ja) * | 2007-07-18 | 2009-01-22 | Panasonic Corporation | 電流制限素子とそれを用いたメモリ装置およびその製造方法 |
| EP2232559B1 (en) | 2007-09-26 | 2019-05-15 | STMicroelectronics N.V. | Adjustable field effect rectifier |
| US8148748B2 (en) * | 2007-09-26 | 2012-04-03 | Stmicroelectronics N.V. | Adjustable field effect rectifier |
| US8633521B2 (en) | 2007-09-26 | 2014-01-21 | Stmicroelectronics N.V. | Self-bootstrapping field effect diode structures and methods |
| WO2010127370A2 (en) * | 2009-05-01 | 2010-11-04 | Lakota Technologies, Inc. | Series current limiting device |
| JP5598015B2 (ja) * | 2010-02-23 | 2014-10-01 | 株式会社デンソー | ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法 |
| WO2012037474A1 (en) | 2010-09-17 | 2012-03-22 | The Governors Of The University Of Alberta | Two-and three-terminal molecular electronic devices with ballistic electron transport |
| KR101898027B1 (ko) | 2011-11-23 | 2018-09-12 | 아콘 테크놀로지스 인코포레이티드 | 계면 원자 단일층의 삽입에 의한 ⅳ족 반도체에 대한 금속 접점의 개선 |
| US9553163B2 (en) | 2012-04-19 | 2017-01-24 | Carnegie Mellon University | Metal-semiconductor-metal (MSM) heterojunction diode |
| WO2014039550A1 (en) | 2012-09-04 | 2014-03-13 | Carnegie Mellon University | A hot-electron transistor having metal terminals |
| US9019744B2 (en) * | 2012-12-27 | 2015-04-28 | Intermolecular, Inc. | Barrier design for steering elements |
| US9620611B1 (en) | 2016-06-17 | 2017-04-11 | Acorn Technology, Inc. | MIS contact structure with metal oxide conductor |
| WO2018094205A1 (en) | 2016-11-18 | 2018-05-24 | Acorn Technologies, Inc. | Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3056073A (en) * | 1960-02-15 | 1962-09-25 | California Inst Res Found | Solid-state electron devices |
| GB1145075A (en) * | 1965-04-07 | 1969-03-12 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| FR2086887A5 (ja) * | 1970-04-13 | 1971-12-31 | Air Liquide | |
| US3938243A (en) * | 1973-02-20 | 1976-02-17 | Signetics Corporation | Schottky barrier diode semiconductor structure and method |
| US4107724A (en) * | 1974-12-17 | 1978-08-15 | U.S. Philips Corporation | Surface controlled field effect solid state device |
| US4163677A (en) * | 1978-04-28 | 1979-08-07 | Rca Corporation | Schottky barrier amorphous silicon solar cell with thin doped region adjacent metal Schottky barrier |
| US4176365A (en) * | 1978-05-08 | 1979-11-27 | Sperry Rand Corporation | Josephson tunnel junction device with hydrogenated amorphous silicon, germanium or silicon-germanium alloy tunneling barrier |
| US4220959A (en) * | 1979-03-23 | 1980-09-02 | Sperry Corporation | Josephson tunnel junction with polycrystalline silicon, germanium or silicon-germanium alloy tunneling barrier |
| JPS56144577A (en) * | 1980-04-10 | 1981-11-10 | Fujitsu Ltd | Production of semiconductor device |
| US4421577A (en) * | 1980-11-10 | 1983-12-20 | The Board Of Trustees Of The Leland Stanford, Junior University | Method for making Schottky barrier diodes with engineered heights |
| US4371884A (en) * | 1981-01-23 | 1983-02-01 | The United States Of America As Represented By The Secretary Of The Army | InAs-GaSb Tunnel diode |
| US4449140A (en) * | 1981-12-24 | 1984-05-15 | National Research Development Corporation | Semi-conductor barrier switching devices |
| US4638342A (en) * | 1982-09-17 | 1987-01-20 | International Business Machines Corporation | Space charge modulation device |
| US4490733A (en) * | 1982-10-15 | 1984-12-25 | Sperry Corporation | Josephson device with tunneling barrier having low density of localized states and enhanced figures of merit |
| US4946803A (en) * | 1982-12-08 | 1990-08-07 | North American Philips Corp., Signetics Division | Method for manufacturing a Schottky-type rectifier having controllable barrier height |
| JPH0624251B2 (ja) * | 1986-01-08 | 1994-03-30 | 富士通株式会社 | 光半導体装置 |
| FR2813310B1 (fr) * | 2000-08-25 | 2002-11-29 | Inst Francais Du Petrole | Procede de separation de paraffines multibranchees utilisant un absorbant zeolitique de structure mixte |
-
1990
- 1990-04-20 US US07/512,245 patent/US5019530A/en not_active Expired - Fee Related
-
1991
- 1991-02-27 JP JP3056167A patent/JPH0652812B2/ja not_active Expired - Lifetime
- 1991-03-08 EP EP91103562A patent/EP0452661B1/en not_active Expired - Lifetime
- 1991-03-08 DE DE69110080T patent/DE69110080T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0452661A2 (en) | 1991-10-23 |
| DE69110080T2 (de) | 1995-12-21 |
| DE69110080D1 (de) | 1995-07-06 |
| JPH0541551A (ja) | 1993-02-19 |
| EP0452661B1 (en) | 1995-05-31 |
| EP0452661A3 (en) | 1991-11-27 |
| US5019530A (en) | 1991-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5019530A (en) | Method of making metal-insulator-metal junction structures with adjustable barrier heights | |
| US4173763A (en) | Heterojunction tunneling base transistor | |
| US4792832A (en) | Superlattice semiconductor having high carrier density | |
| US4410902A (en) | Planar doped barrier semiconductor device | |
| JP2512422B2 (ja) | 半導体デバイス | |
| US6218677B1 (en) | III-V nitride resonant tunneling | |
| US4845049A (en) | Doping III-V compound semiconductor devices with group VI monolayers using ALE | |
| Allyn et al. | New rectifying semiconductor structure by molecular beam epitaxy | |
| Chu et al. | Thermionic injection and space‐charge‐limited current in reach‐through p+ np+ structures | |
| US20060267007A1 (en) | Devices incorporating heavily defected semiconductor layers | |
| US4794440A (en) | Heterojunction bipolar transistor | |
| US4697202A (en) | Integrated circuit having dislocation free substrate | |
| US20070018192A1 (en) | Devices incorporating heavily defected semiconductor layers | |
| US4471367A (en) | MESFET Using a shallow junction gate structure on GaInAs | |
| US4801984A (en) | Semiconductor ohmic contact | |
| US5285089A (en) | Diamond and silicon carbide heterojunction bipolar transistor | |
| JP3058345B2 (ja) | 半導体素子 | |
| US5723872A (en) | Mixed barrier resonant tunneling | |
| US5371378A (en) | Diamond metal base/permeable base transistor and method of making same | |
| EP0042066A2 (en) | Intermetallic semiconductor devices | |
| US4532533A (en) | Ballistic conduction semiconductor device | |
| US4885619A (en) | HgCdTe MIS device having a CdTe heterojunction | |
| US5793109A (en) | Structure of ohmic electrode for semiconductor by atomic layer doping | |
| US5912480A (en) | Heterojunction semiconductor device | |
| US4814837A (en) | Quantum well electron barrier diode |