JPH02294858A - キャッシュメモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、ｃｐｕ　（中央演算処理装置）の処理速度を
速くするため、主メモリのデータの内、使用頻度の高い
データをコピーして保持するようにされているキャッシ
ュメモリに関するものである。

【従来の技術】

第２図に、キャッシュメモリが設けられているデータ処
理装置を用いて構成されたデータ処理システムを示す。 第２図において、２０はシステムバス、２１はデータ処
理装置、２２はＣＰＵ，２３はキ十ツシュメモリ、２４
は主メモリである。 キャッシュメモリ２３としては、小容量だが高速にアク
セスできるメモリが使用される。 データ処理装置２ｌのＣＰＵ２２が成る処理Ｐを実行し
ようとする時、キャッシュメモリ２３には、該処理Ｐを
実行するに際し頻繁に使用されるデータが、主メモリ２
４からコピーされる。 ＣＰＵ２２は、処理Ｐを実行するに当たり、所要のデー
タを得るには、先ずデータ処理装置２ｌ内にあるキャッ
シュメモリ２３にアクセスする。 もしそこに無ければ、キャッシュメモリ２３に空き領域
を作り、主メモリ２４から取り寄せる。 しかし、キャッシュメモリ２３で得られる確率が高いの
で、データを得るまでの時間は短くて済む。そのため、
全てのデータを主メモリ２４にアクセスして得るものに
比べて．処理が高速に行える。 第３図に、そのようなキャッシュメモリの従来のブロッ
ク構成を示す。第３図において、１はＣＰＵからキャッ
シュメモリに対して発っせられる論理アドレス、２はタ
グアドレス、３はセットアドレス、４はワードアドレス
、５はリプレースメント回路、６はタグアドレスメモリ
部、６−１〜６−４はメモリエレメント、７はデータメ
モリ部、７−１〜７−４はメモリエレメント、８はアド
レス比較部、８−１〜８−４はアドレス比較器、９はＷ
ａｙセレクタ部、９−１〜９−４は阿ａｙセレク夕、１
０はヒント信号線、ＩＩはＷａｙセレクタ信号線、ｌ２
はデータ出力線である。 データメモリ部７には、主メモリ２４（第２図参照）の
データの一部がコピーして格納される。 タグアドレスメモリ部６には、データメモリ部７に格納
されたデータが主メモリ２４のどのアドレスにあるデー
タなのかを示す情報等（タグアドレス）が格納される。 この例では、タグアドレスメモリ部６は、４つのメモリ
エレメント６−１〜６−４で構成されているものとした
。データメモリ部７も、メモリエレメント６−１〜６−
４ｐこ対応した４つのメモリエレメント７−１〜７−４
で構成される。このような構成は、４Ｗａｙ構成と言わ
れる。 それに伴い、アドレス比較部８も４つのアドレス比較器
８−１〜８−４で構成され、Ｗａｙセレクタ部９も４つ
のＷａｙセレクタ９−１〜９−４で構成される。 新しいデータをロードするためキャソシュメモリに空き
エリアをつくる際には、キャソシュメモリきデータの一
部を主メモリに書き戻さなければならないが、リプレー
スメント回路５は、データを書き戻すＷａｙを適宜切り
換える作用をする回路である。 ＣＰＵ２２からキャッシュメモリ２３にアクセスする際
には、ＣＰＵ２　２は論理アドレスｌを発する。論理ア
ドレス１は、タグアドレス２，セントアドレス３および
ワードアドレス４から構成されている。 タグアドレス２は、アドレス比較器８−１〜８４の全て
に供給される。 セントアドレス３は、タグアドレスメモリ部６に供給さ
れる。メモリエレメント６−１〜６−４は、リプレース
メント回路５によって適宜切り換えられ、入力されたセ
ットアドレス３で指定されたメモリに格納されているタ
グアドレスを、それぞれアドレス比較器８−１〜８−４
へ出力する。 これらは、タグアドレス２と比較される。 もし、キャッシュメモリ２３内に求めているデータが格
納されていれば、どれか１つのアドレス比較器から一致
信号（ヒット信号）が出る。格納されていなければ、出
て来ない。 今仮に、アドレス比較器１３−１からヒント信号が出た
とすると、アドレス比較器８−１からは、Ｗａｙセレク
ク信号線１ｌを通して、対応するＷａｙセレクタ９−１
を選択するところのＷａｙセレクタ信号（どのＩｐｔａ
ｙセレクタをデータ通過可能状態にするかの信号）を、
Ｗａｙセレクタ部９へ送る。 一方、データメモリ部７においても、リプレースメント
回路５によって、各メモリエレメント７１〜７−４が切
り換えられるが、セントアドレス３は、各メモリエレメ
ント７−１の或るメモリブロツクを指定する。 メモリブロツクには、幾つかの（例えば、４つ）のデー
タが格納されており、その中の特定の１つのデータを指
定することは、ワードアドレス４によって行われる。そ
の結果、メモリエレメント７−１〜７−４からは、それ
ぞれデータが１つづつ選び出され、対応するＨａｙセレ
クタ９−１〜９−４へ送られる。 そして、’ｖｒａｙセレクタ信号によってセレクトされ
ているＷａｙセレクタに入力したデータのみが、データ
出力線１２を通じてＣＰＵ２　２へ取り出される。この
ようにして、ＣＰＵ２　２は、所要のデータを得る。

【発明が解決しようとする課題】

（問題点） しかしながら、前記した従来のキャッシュメモリでは、
ＣＰＵ２２が実行する処理の種類が異なる度に、データ
を入れ換えなければならず、種類の異なる処理を連続し
て行う時間全体で考えた場合、入れ換え時間の存在によ
り、処理時間が長くなるという問題点があった． （問題点の説明） 例えば、或る種類の処理Ｐを実行した後、異なった種類
の処理Ｑを行うとする．処理Ｑを行うのに頻繁に使用す
るデータ群は、処理Ｐを行うのに頻繁に使用するデータ
群とは異なる． 従って、キャッシュメモリのデータを消し（無効化し）
、その代わりに処理Ｑ′？：′頻繁に使用するデータを
入れる必要がある。 次に、別の種類の処理Ｒを行う場合も同様である。また
、前にやっていた処理Ｐを再度行う場合でも、処理Ｑを
行う際に所要のデータはいったん消してしまっているか
ら、再び取り入れなければならない。 このように、異なる種類の処理を行う毎に、データの入
れ換えをする必要があるので、その分時間が取られ、処
理時間が長くなってしまっていた。 なお、このような点を改善する提案も見受けられる（特
開昭６２−２７６６４４号公報）が、これによれば、論
理アドレスとタグ内のアドレスとを比較するコンパレー
タ（アドレス比較器）　．　キャソシュメモリを制御す
る回路を数多く設けなければならないという難点があっ
た。 本発明は、上記したような問題点を解決することを課題
とするものである。

【課題を解決するための手段】

前記課題を解決するため、本発明では、タグアドレスが
一致しているかどうかを検出するアドレス比較部と、主
メモリのデータの一部を格納するデータメモリ部と、該
データメモリ部の格納状態を示すタグアドレスを格納す
るタグアドレスメモリ部と、該タグアドレスメモリ部や
データメモリ部のメモリエレメントを適宜切り換えるリ
プレースメント回路と、該データメモリ部の各メモリエ
レメントからのデータを選択するーａｙセレクタ部とを
備えたキャンシュメモリにおいて、前記リプレースメン
ト回路５前記タグアドレスメモリ部および前記データメ
モリ部から成るグループを実行する処理毎に設け、実行
しようとする処理に応じたグループを選択し使用するこ
ととした。 り所要のデータを得る。 次に別の処理を実行する場合は、それに対応した別のグ
ループを選択する信号を発して、所要のデータを得る。 処理に対応したグループがキャッシュメモリに用意され
ていない時は、どれか１つのグループの中身を無効化し
て、そこへ主メモリより所要のデータを取り入れる。 前記のようなグループの数を多くすることにより、処理
の種類が変わっても、キャソシュメモリのデータを入れ
換える必要がない場合が多くなる。 その結果、データの入れ換えに時間を費やさなければな
らない場合が少なくなり、処理時間全体を短縮すること
が可能となる。

【作　　用】

データ処理装置内のＣＰＵが或る処理を実行しようとす
る場合、ＣＰＵは、該処理に対応した前記グループ，を
選択する信号をキャッシュメモリに対して送出する。そ
して、選択されたグループよ

【実　施　例】

以下、本発明の実施例を図面に基づいて詳細に説明する
。 第１図に、本発明の実施例にかかわるキャッシュメモリ
のブロック構成を示す。符号は、第３図のものに対応す
る。そして、１３．１４はグループ選択信号線、５０．
５１はリプレースメント回路、６０−１〜６１−４　　
７０−１〜７１−４はメモリエレメントである。なお、
図中に付したＡＢは、グループ名を示す。 本発明では、しばしば実ｊテする処理に関しては、処理
の種類毎に所要のデータを１つのグループとして予めキ
ャッシュメモリ２３に用意しておき、異なった種類の処
理を実行しようとする時には、グループを切り換えて使
用するようにしたものである。 第１図では、２つの異なった処理ａ，ｂを想定し、グル
ープＡとグループＢを用意したものを示している。 処理ａを実行しようとする時は、グループ選択信号線１
３にアクティブの信号が流され、グループＡに属するリ
プレースメント回路５０，メモリエレメント６０−１〜
６０−４およびメモリエレメント７０−１〜７０−４が
選択される。メモリエレメント７０−１〜７０−４には
、処理ａで頻繁に使用されるデータが予め格納してある
。 処理ａの実行中は、選択された上記のもの、およびアド
レス比較部３，Ｗａｙセレクタ部９を使用して、第３図
と同様の動作により所要のデータを得る。 次に、処理ｂが実行されるとなると、グループ選択信号
線ｌ４にアクティブの信号が流され、グループＢに属す
るリプレースメント回路５１，メモリエレメント６１−
１〜６１−４およびメモリエレメント７１−１〜７１−
４が選択される。メモリエレメント７１−１〜７１−４
には、処理ｂで頻繁に使用されるデータが予め格納して
ある。 処理ｂの実行も、処理ａと同様にして行われる。 処理ｂの後、再び処理ａに戻るのであれば、再びグルー
プ選択信号線１３にアクティブの信号を流して、グルー
プＡのものを選択すればよい。 以上のように、処理に対応ずるグループを選択する信号
を発しさえすれば、所要のデータが使用可能な状態にな
り、直ちに処理の実行を開始することが出来る。 もし、予めデータが用意してない処理Ｃをするとなると
、グループＡまたはグループＢのいずれか（いずれにす
るかは、予め決めておくことが出来る）の中身を無効化
して、処理Ｃに対応したデータに入れ換える。この時だ
けは、従来と同様である。 なお、第１図では、２つのグループの場合を示したが、
グループの数は、必要に応じて増やすことが可能である
。そうすれば、数多くの異なった種類の処理を、キャッ
シュメモリのデータの入れ換えをする時間待たされるこ
となく、実行することが出来る。データの入れ換えは、
予めデータが用意してない処理をする時だけ行えばよい
から、毎回入れ換えを行っていた従来のものに比し、処
理時間が短縮される。 また、グループ数が増えても、アドレス比較部８および
Ｗａｙセレクタ部９は共通して使用するから、これらの
回路を増設する必要はない。 以上述べた如く、本発明のキャッシュメモリによれば、
実行する処理毎に、リプレースメント回路，タグアドレ
スメモリ部およびデータメモリ部から成るグループを設
け、実行しようとする処理に対応したグループを選択し
使用することとしたので、次のような効果を奏する。 ■　幾つもの処理を連続して行う場合に、それら全体を
処理する時間を短縮することが出来る。 前記グループを多数用意しておくことにより、処理の種
類が変わっても、キャッシュメモリのデータをいちいち
入れ換える必要がないようにすることが出来る。その結
果、データの入れ換えに時間を費やす必要がなくなり、
処理時間全体を短縮することが出来るからである。 ■　どのグループを選択した場合でも、アドレス比較部
，　Ｈａｙセレクタ部は共通に使用できるので、本発明
はこれらの回路を増設することなく実現できる。

【発明の効果】 【図面の簡単な説明】

第Ｉ図・・・本発明の実施例にかかわるキャソシュメモ
リのブロック構成図 第２図・・・キャッシュメモリが設けられているデータ
処理装置を用いて構成されたデータ処理システム 第３図・・・従来のキャンシュメモリのブロソク構成図 図において、１は論理アドレス、２はタグアドレス、３
はセントアドレス、４はワードアドレス、５．５０５１
はリプレースメント回路、６はタグアトレスメモリ部、
６−１〜６−４はメモリエレメント、７はデータメモリ
部、７−１〜７−４はメモリエレメント、８はアドレス
比較部、８−１〜８−４はアドレス比較器、９はＷａｙ
セレクタ部、９１〜９−４はＷａｙセレクタ、１０はヒ
ノト信号線、ｌ１はＨａνセレクタ信号線、１２はデー
タ出力線、１３．１４はメモリ選択信号線、２０はシス
テムバス、２ｌはデータ処理装置、２２はＣＰＵ　（中
央演算処理装置）、２３はキャンシュメモリ、２４は主
メモリ、６０−１〜６１−４１〜７１ ４はメモリエレメントである。 特許出願人　　　富士ゼロックス株式会社代理人弁理士
　　本　庄　富　雄

Claims (1)

【特許請求の範囲】
1. タグアドレスが一致しているかどうかを検出するアドレ
   ス比較部と、主メモリのデータの一部を格納するデータ
   メモリ部と、該データメモリ部の格納状態を示すタグア
   ドレスを格納するタグアドレスメモリ部と、該タグアド
   レスメモリ部やデータメモリ部のメモリエレメントを適
   宜切り換えるリプレースメント回路と、該データメモリ
   部の各メモリエレメントからのデータを選択するＷａｙ
   セレクタ部とを備えたキャッシュメモリにおいて、前記
   リプレースメント回路、前記タグアドレスメモリ部およ
   び前記データメモリ部から成るグループを実行する処理
   毎に設け、実行しようとする処理に応じたグループを選
   択し使用するようにしたことを特徴とするキャッシュメ
   モリ。