JPH02294830A - 命令実行方法及びそのシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は電子データ処理、更に詳細に説明すれば、単一
のストリーム中の異なるタイプの命令を並行的に実行す
る密結合されたメイン・プロセッサ及びコプロセッサを
有するデータ処理システムに関する． Ｂ，従来の技術 一定のレパートリの命令を有するシステムを提供したり
、第２の命令のセットで要求される動作ヲ実行スるコプ
ロセッサを堤供して当該レパートリを広げたりすること
は時には便利である．この最も一般的な例は浮動小数点
演算を実行するためのマイクロプロセッサ及びコプロセ
ッサの組合せである．他の例は図形動作及びテキスト動
作を実行するコプロセッサを含む． 通常は，コプロセッサはメイン・プロセッサに”密結合
”される．メイン・プロセッサは実際にメイン・プロセ
ッサ及びコプロセッサの双方の全ての命令及びオペラン
ドを取出す．コプロセッサは拡張命令で要求される動作
、例えばメイン・プロセッサによって取出された浮動小
数点オペランドの加算、減算５乗算又は除算を実行する
だけである．コプロセッサが”保留”信号をメイン・プ
ロセッサに返送すると、メイン・プロセッサは後続命令
をどちらのタイプであっても取出さない又は少なくとも
実行を開始しない．そして，コプロセッサは、現在の命
令の実行を完全に終了すると．保留を解除し、該ストリ
ームからの次の命令を開始するようにメイン・プロセッ
サに合図する． Ｃ．発明が解決しようとする課題 前記密結合されたプロセッサ／コプロセッサ対は外部か
らは拡張命令セットを実行するシングル・プロセッサの
ように見えるが，この組合せからは性能の向上は得られ
ない．通常、コプロセッサによって実行される命令は長
く且つ複雑になる傾向があるので、実際には不利になる
．又、コプロセッサがその動作の１つを実行している間
のメイン・プロセッサの遊休状態にある動作機構からは
何の利点も得られない． Ｄ．課題を解決するための手段 本発明は密結合されたプロセッサの対に関係し、場合に
よっては、コプロセッサが先行命令の実行を完了する前
に、共有のストリーム中の別の命令を実行するためにメ
イン・プロセッサの動作機楕を利用できるようにする．
即ち、２つの命令が時間的に並行する、換言すれば，同
時に実行することができ、従って、命令ストリームの実
行に必要な見かけの時間を全体として減少させる．複数
の命令を異なるプロセッサで並行して実行させるだけな
ら難しくはないが、その上に，ストリーム中の命令が厳
格に順次に実行されているように見せることが重要であ
る．即ち、複数のプロセッサの存在は透明でなければな
らない．これはもし下記の２つの基準が満たされれば達
成される．（１）順次動作：後続する命令が先行する命
令の結果を、この結果が使用可能になる前に用いてはな
らない． （２）正確な例外割込み：どの命令によって生成される
例外又は誤りも、これらの条件によって生成された割込
みを処理するハンドラ・ルーチンによって当該命令に帰
属可能でなければならない． 第１の基準はそれを処理する従来の方法があり、本発明
はそれが満たされることを保証する．従って，本発明の
主な目標は第２の基準である．さて、命令が終了する前
に、その実行が明白に例外を生成することを知ることが
できないことがよくある．しかしながら、しばしば、た
ぶん例外が生じるか」Ｌ知」ｋな」ご条件があり、これ
らの条件は時には該命令の実行の終了前に知ることがで
きる．更に．多くの場合、これらの条件は人が考えるほ
ど多くはないことが判明している．即ち．例外がとても
生じることのない実際の命令実行の数は，しばしば、１
又は２以上の例外が生じることがある命令実行の数より
もずっと多い．更に，例外が生じる可能性がない非常に
多くのケースは命令実行の終了前に余裕を持って決定す
ることができるので，前記条件のどちらにも違反する恐
れなしにかなりの並行処理を行うことができる．よって
、本発明はメイン・プロセッサ及び密結合されたコプロ
セッサが命令ストリームの順次動作及び正確な例外割込
みを維持しながら異なる命令を並行して実行することを
可能にする．概括的に言えば、本発明は命令の異なるメ
イン・プロセッサ及びコプロセッサを有する．コプロセ
ッサのロジックは、それが現に実行中の命令を終了する
前に、たぶん前記基準の１つに違反することがある一定
の条件が存在するかも知れないことを検出する．これら
の基準の存在は、現在の命令が該基準に違反する点を通
過するまで、通常は命令の実行の終了まで、メイン・プ
ロセッサが共有のストリームからの別の命令を実行する
ことを禁止する．（換言すれば，コプロセッサの状態が
現在の命令をそれ以上実行しても基準に違反しないよう
になるまで禁止又は保留信号が活動状態に維持される．
） Ｅ．実施例 第１図は異なるタイプの命令を実行する異なるプロセッ
サを有するデータ処理システム１００を示す．メイン・
プロセッサ１１０は′通常の′　（即ち，非浮動小数点
の）命令を実行するのに対し、コプロセッサ１２０は命
令コードが浮動小数点命令として指定する特別なタイプ
の命令だけを実行する．下記の通常の命令及び特別の命
令の両者の幾つかの代表的な命令のリストは各々のタイ
プの特色を示す． 岨ヨ；：１■ ＭＶＣ ＢＣ ＡＤＤ 釘ヨ】：１下 ＡＬＦ ＳＳＦ ＭＬＦ 通常のタイプの命令 −一 文字移動 条件付き分岐 固定小数点オペランド加算 浮動小数点タイプの命令 動 長精度ＦＰオペランドの加算 短精度ＦＰオペランドの減算 長精度ＦＰオベランドの乗算 浮動小数点演算及びオペランド数形式は米国規格″２進
浮動小数点数演算（７）　ＩＥＥＥ規格”、ＡＮＳＩ／
ＩＥＥＥ規格７５４−１９８５の仕様に従う． 制御記憶１３０は水平マイクロコード（　ＩＩ　Ｍ　Ｃ
　）制御ワードを保持する．これらの制御ワードは、プ
ロセッサのデータ経路及び動作に影響を及ぼし，且つ実
行すべき次の制御ワードのアドレスを指定するビット・
フィールドを有する，クロック１３１はライン１３２の
信号により従来の方法で制御記憶を順序づける．制御記
憶（ＣＳ）バス１３３は現在の制御ワードの適当なビッ
ト・フィールドを両プロセッサに供給し、次のアドレス
選択のため制御記憶に条件を戻す．あるフィールドはプ
ロセッサの一方に対してだけ意味を持ち、あるフィール
ドは両方のプロセッサに使用され，あるフィールドは該
ワード内の特定のビットの状態に応答してプロセッサ毎
に異なる意味を有する． 通常のプロセッサ・バス１１１は２つのプロセッサの間
でデータを転送する．保留ライン１１２は本発明の並行
プロセスで用いられ，メイン・プロセッサ１１０での制
御ワード実行を禁止する．主記憶装置１４０は命令及び
データの両方を保持する通常の読取／書込メモリである
．主記憶（ＭＳ）バス１４１はアドレス，データ及び制
御ラインを有し，命令及びデータをプロセッサ１１０及
び１２０に（から）転送する．チャネル・ロジック１５
０は，バス１４１を介して，プロセッサ及び記憶装置を
任意の既知の方法で入出力装置（図示せず）とインタフ
ェースさせる． プロセッサ１１０及び１２０は０密結合”されている．
即ち、それらはシステム１００の残りの部分に関する限
りシングル・プロセッサのように作動する．それらは、
該システムの残りの部分と共用されない、１１１のよう
な内部データ経路を有する．それらは同じマイクロコー
ド制御装置１３〇　　一物理的には．その一部又は全て
がプロセッサの１つ、通常はメイン・プロセッサの一部
を構成することがある一によって制御される．コプロセ
ッサ１２０はシステム内で単独で用いられることはない
．それは命令、又はオペランドさえも外部のソースから
取出す機能を備えていない．それはメイン・プロセッサ
１１０の寄生的存在であり、追加又は特殊な動作を実行
することにより，その命令セットの拡張オプションをメ
イン・プロセッサに提供するだけである． 第２図は、本発明の理解に役立つ、代表的なメイン・プ
ロセッサ１１０の部分の概略図を示す．これは、例えば
，市販のＩＢＭ　ＡＳ／４００データ処理システムのメ
イン・プロセッサでもよい．このようなプロセッサは、
他の装置を種々の構成で相互接続する通常の内部データ
経路２００，演算／論理機構（ＡＬＵ）２１０、レジス
タ２２０、及び主記憶装置１４０へのアクセスを制御す
る装置２３０を含む．この装置はバス１４１を介して主
記憶装置に送られるアドレスを保持するための主記憶ア
ドレス・レジスタ（ＭＳＡＲ）２３１及び主記憶装置へ
（から）のデータを保持するための主記憶データ・レジ
スタ（ＭＳＯＲ）２３２を有する． 命令アドレス（ＩＡ）レジスタ２４０は現在実行中の命
令の主記憶アドレスを、当該命令がメイン・プロセッサ
１１０又はコブロセソサ１２０のどちらで実行中であっ
ても保持する．命令レジスタ２５０は実行すべき実際の
命令ワードを保持している．　ＩＢレジスタ２５１は後
続の命令を待合せさせるためのバッファ・レジスタであ
る．　ＩＳレジスタ２５２は現に実行中の命令を保持す
る．レジスタ２５２にある命令の命令コード　（ＯＰコ
ード）は、プロセッサ間バス１ｌ１を介してコプロセッ
サ１２０に直に使用可能にすることができる．このバス
はレジスタ２２０の内容がコブ口セッサへ（から）転送
されることを可能にする． 記憶装置１３０からバス１３３を経由する制御ワードは
これらの装置の間のデータの流れのシーケンス及び種々
の機能素子における動作のタイプを確立する．制御ライ
ン２０１はこれらの装置自身にあるゲート及びロジック
（図示せず）に作用する．これらの装置は次にどの制御
ワードが取出されるかを左右する条件信号をライン２０
２に生成することができる． 従来の標準的な方法のように、マイクロコード制御ワー
ドは主記憶装置からの命令ワード及び必要なオペランド
の取出しを開始する．現在の命令の命令コードは，当該
特定の命令の解釈又は実行を開始する制御ワードのアド
レスを選択するように、特定の１組のライン２０２を介
して制御記憶ｌ３０にゲートされる．（川語”解釈”及
び”実行”はこの領域では技術的にいくらか異なる意味
を有する．しかしながら，本発明の目的に関しては，そ
れらは互換的に用いることができる．）もし命令が通常
のタイプであるならば、当該最初の制御ワードはメイン
・プロセッサでその機能を実行し，次いで制御ワードの
シーケンスでもう１つのワードを呼出し該命令を完了さ
せる．該命令の終りに、ＩＡレジスタ２４０は次の命令
の主記憶アドレスを、又はもし誤りないしは割込みが生
じているならば、当該特定の状況を処理する命令のアド
レスを保持する． もし命令がＦＰタイプであるならば、バス１３３を経由
する最初の制御ワードのビットはメイン・プロセッサ１
１０に該命令を復号させる．後続の制御ワードは通常の
命令の場合と同じようにオペランドの取出しを開始する
であろう．しかし、該命令によって実行される動作を指
定する制御ワードの部分即ちフィールドはコプロセッサ
１２０にこのコプロセッサ内の当該特定の機能：浮動小
数点加算、減算、乗算、除算等を実行させる．このワー
ドはメイン・プロセッサ１１０にも届くが，浮動小数点
演算に関連したビット・パターンはそこで実行される動
作は指定しない．プロセッサ１１０に関する限り、それ
は“ノー・オペレーション”（Ｎｏ−ＵＰ）である．　
ＦＰ演算は通常の命令と同じように制御ワードのシーケ
ンスを必要とすることがあるけれども、第３図に示すコ
プロセッサは、制御装置１３０からのシングル制御ワー
ド内の複数のサイクルを実行するシーケンサ３０１を含
む．本実施例では，これらのサイクルの各々はクロック
１３１が１制御ワードに割当てる時間と同じ時間を必要
とする．保留ロジック３０２は保留信号３０３を制御記
憶に送り．次の制御ワードを禁止する．これは従来のど
の方法によっても一例えば，クロック信号１３２が制御
記憶アドレスを次の制御ワードに進むことを禁止するこ
とによって一実行することができる．従来の技術では、
このタイプの信号はシーケンサ３０１がＦＰ演算の実行
を完全に終了するまでメイン・プロセッサを保留するた
めに用いられる．そして該ＦＰ命令の解釈を，例えば、
その結果を記憶することによって完了するために１又は
それ以上の後続の制御ワードが用いられるかも知れない
．しかしながら，メイン・プロセッサが現在の命令に関
連した何らかの他の動作（例えば割込み又は例外）をす
ることを必要とする例外を検出せずに現在の命令が終了
すると判定しつる時はいつでもロジック３０２はコプロ
セッサの実行の終了前に保留を解除することができる．
保留信号の除去は制御記憶１３０が次の制御ワードをア
クセスし実行することを可能にし、このワードは命令ス
トリーム中のもう１つの命令の解釈を開始することがで
きる．同様に、命令ストリーム全体は、たとえ内部的に
は幾つかの命令が互いに同時に実行されていても、外部
のａ察者には、厳格なシーケンスで実行されているよう
に見える．これらの２つの要求は′正確な例外割込み′
及び′順次動作′と呼ばれる． ロジック３０２の入力はコプロセッサ】２０の他の素子
から得られる．コプロセッサ１２０の楕造及び動作は米
国特許出願第３３９２６１号（１９８９年４月１７日出
願）、同第３３９２６８号（１９８９年４月１７日出１
１１ｉ）　．同第３３９２７９号（１９８９年４月１７
日出願）、同第３３９３４７号（　１９８９年４月１７
日出願），同第３３９３４８号（　１９８９年４月１７
日出願）に更に詳細に記述されている．本明細書では，
その機能部分は大幅に簡略化されている．ＭＳバス１４
１のデータ・ライン及び内部バス３０４と通信する１組
のレジスタ３１０はＦＰ命令の幾つかの可能なオペラン
ドを保持する．プロセッサ間バス１１１を経由するメイ
ン・プロセッサからのアドレスによって特定のレジスタ
が選択される．作業用レジスタ３２０はバス３０４から
データを受取るとともに，現在のオペランド及び結果を
保持する．レジスタ３２１及び３２２からの指数部分Ｅ
Ａ及びＥＢは、浮動小数点演算で要求されたように指数
を処理する演算装置３３０に結合される．装置３３０の
出力はレジスタ３２１に戻される．小数演算装置３４０
は小数、即ちレジスタ３２１．３２２及び３２３に記憶
された数の小数部を受取る．この装置の出力は、レジス
タ３２０又は３１０に記憶するため５又はバス１４１を
介して転送するため，バス３０４に戻される．通常の条
件コード（ＣＣ）レジスタ３５０は種々の条件、例えば
オーバフロー，正規化されない結果等の検出器を含む．
その出力はメイン・プロセッサへのプロセッサ間バス１
１１によって後続の命令の動作に影響を及ぼすことがで
きる．起こりうる一定の誤り又は例外はプログラム制御
の下に命令ストリーム中の命令によってマスクすること
ができる．例外マスク・レジスタ３６０は例外のタイプ
毎に当該例外が許可されるかマスクされるかを示すビッ
トを含む．このレジスタはＣＳバス１３３及びプロセッ
サ間バス１１１の両方から入力を受取る．このレジスタ
により，プログラマは一定の種類の誤りが該プログラマ
にとって重要ではなく、且つそれらの発生は無視できる
と指定することができる．例えば、前述の浮動小数点規
格は正確な表示のために演算結果が追加ビットを必要と
するとき、”不正確結果”例外のセッティングを指定す
る．これは通常はアプリケーション・プログラムにとっ
ては重要ではなく、大抵の場合，この例外はマスクされ
る． 保留ロジック３０２はシーケンサ３０１，バス・ライン
３０４及び例外マスク・レジスタ３６０からの入力を受
取る．ロジック３０２は複数の条件の論理ＯＲを形成す
る通常の形式のロジックーコプロセッサ１２０で現に実
行中の命令に関連して起こりうる例外の存在を知らせる
一を用いることができる．保留信号を解除する実際の条
件を下記に示す．全てのこれらの条件の存在は並行動作
を可能にする．″Ｏｐｌｅｘｐ”及び″Ｑｐ２ｅｘｐ″
はレジスタ３２０に記憶されたオペランドの指数であり
、”Ｏｐ２ｅｘｐ″は除算の場合の除数である．　”Ｒ
ｅｓｅｘｐ″は装置３３０からの結果の指数である．斜
線で分割された数はそれぞれ単精度命令及び倍精度命令
の値を表わす．それらの値は前述のＩＥＥＥ規格で指定
されている．それらは算術演算の計算それ自身とは無関
係であり、システムによって異なっていてもよい．これ
らの条件は正確な例外割込みを保証する． ［Ａｄｄ　（加算）　ＯＲ　Ｓｕｂｔｒａｃｔ（減算）
］　ＡＮＤ　［Ｏｐｌｃｘｐ＜＝２５１／２０４３　　
ＡＮＤ　　Ｏｐ２ｅｘｐ（＝２５１／２０４３　　ＡＮ
Ｄ　　（Ｏｐｌｃｘｐ＝＞３２／６４　０Ｒ　Ｏｐ２ｅ
ｘｐ＝＞３２／６４）］　ＡＮＤ［ＩｎｅｘａｃｔＥｘ
ｃｅｐｔｉｏｎ　（不正確例外）＝Ｍａｓｋｅｄ　（マ
スクされる）］ ［Ｍｕｌｔｉｐｌｙ　　（乗算）コ　ＡＮＤ　　［Ｒｅ
ｓｅｘｐ＜＝２５２／２０４／Ｉ　ＡＮＤＲｅｓｅｘｐ
＝＞２　　ＡＮＤ　　ＯｐｌＥｘｐ＜＞２５５／２０４
７　　ＡＮＤ　　Ｏｐ２Ｅｘｐ＜＞２５５／２０４７］
　　ＡＮＤ　　［ＩｎｅｘａｃｔＥｘｃｅｐｔｉｏｎ＝
Ｍａｓｋｅｄ］［Ｄｉｖｉｄｅ　（除算）］　ＡＮＤ　
［Ｒｅｓｃｘｐ＜＝２５０／２０４２　ＡＮＤＲｅｓｅ
ｘｐ＝＞３　　ＡＮＤ　　Ｏｐ２ｅｘｐ＜＞０　　０ｐ
ｌＥｘｐ＜＞２５５／２０４７ＡＮＤ　　Ｏｐ２Ｅｘｐ
０２５５／２０４７］　　ＡＮＤ　　［Ｉｎｅｘａｃｔ
Ｅｘｃｅｐｔｉｏｎ＝Ｍａｓｋｅｄ］ ［ＳｑｕａｒｅＲｏｏｔ　（平方根）］　ＡＮＤ　［Ｏ
ｐｌｓｉｇｎ＝Ｐｏｓｉｔｉｖｅ（正）　　ＡＮＤ　　
ＯｐｌＥｘｐ＜＞２５５／２０４７］　　ＡＮＤ［Ｉｎ
ｅｘａｃｔＥｘｃｅｐｔｉｏｎ＝Ｍａｓｋｅｄコこれら
の条件は順次動作を保証する． ［命令ＯＰコード制御ワードは条件コード・レジスタ設
定を指定する］ＡＮＤ［浮動小数点シーケンサは終了し
ていない］ ［命令ＯＰコード制御ワードは主記憶装置への結果の記
憶を指定する］ＡＮＤ［浮動小数点シーケンサは終了し
ていない］ ［命令ＯＰコードは現在の命令の結果の宛先であるＦＰ
レジスタのロード／記憶を指定する］［命令ＯＰコード
はＦＰ算術演算を指定する］　ＡＮＤ［浮動小数点シー
ケンサは終了していない］　（即ち、現在のＦＰ命令は
まだ実行を終了していない）これらの条件の全てが満足
される場合以外は，コプロセッサ１２０で現に実行中の
命令が例外を生成するかも知れないこと、又は現在の命
令からはまだ使用可能ではない何らかの資源（例えば結
果）を後続の命令が必要とすることを，それらの条件の
どれかが示すので、保留信号３０３を生成する．しかし
，１つの条件が満たされなくても例外が発生したり順次
動作が乱されるとは限らない．これらの条件は並行動作
の許容性の範囲を決めるものであるが、この範囲は厳密
に必要とする範囲よりもやや大きい． 保留信号を解除する条件及び厳密に並行動作に必要な条
件の間の相違は２つの原因から生じる．第一の理由はロ
ジック３０２が簡略化されていることである．例えば、
数以外のオペランドが算術演算を試みられるとき例外が
生じる．前述のＩＥＥＥ規格では，（単精度／倍精度の
）　２５５／２０４７の指数及び全Ｏの小数値を有する
オペランドは”非数”（ＮａＮ）である．しかし、小数
値の検査は５２人力のＡＮＤゲートの追加を必要とする
ので、ロジック３０２は指数（０ρＩｅｘｐ及びＯｐ２
ｅｘｐは２５１／２０４３よりも小さいか又はそれに等
しい）の存在だけを検査する．検査条件及び実際の条件
が異なる第二の理由は、検査条件は実際の条件の評価を
必要とする時以前に例外の可能性を予測させることがあ
ることである．例えば、僅かの例外を除いて、結果それ
自身が完全に生成される以前に不正確な結果の存在を知
ることはできない．不正確結果例外は大抵はマスクされ
るから，この例外がマスクされないときは必ず並行動作
を禁止するようにしてもパフォーマンスの損失は殆どな
い．もう１つの例として、除算におけるＯｐ２ｅｘｐ＜
２は、除数がＯに等しいが、又は商に桁あふれが生じる
ことを必ずしも意味せず、除数中の０の指数でさえも単
に正規化されない数を表わし、真の０ではないことがあ
る．しかし，この条件からの桁あふれは後の機会までは
知られないであろう．よって，一定の最小指数値の場合
にだけ並行動作させることは，より早い時点での並行動
作の開始を可能にする． 従って，例外の多くは検査条件で確実に生じる訳ではな
く、事実、多くの場合、それらは生起しない．しかし、
それらの存在が不可能なことは、コプロセッサ１２０で
の現在の命令の実行でがなり初期に判定されるので，保
留信号はメイン・プロセッサ１１０がそのストリーム中
の次の命令を確実に実行し得るできるだけ早い時期にオ
フにする，即ち解除する必要がある．これは、メイン・
プロセッサ１１０が後続の命令を実行する間に、浮動小
数点コプロセッサ１２０が命令の実行を続行することを
可能にし、しかも正確な例外割込みを保証する． 本実施例では、保留信号は通常は、シーケンサ３０１が
そのサイクルを実行している間は、該シーケンサからの
信号３０５によりオン（即ち，活動状態、並行動作を禁
止する）にラッチされるが，前記条件の存在により最初
のサイクルの終りでオフにすることができる．即ち．必
要な条件の存在は最初のサイクルの終りまでに知る必要
がある．前記条件のうちには、現在の動作の結果の指数
についての知識を必要とするものがある．前記米国特許
出願第３３９２７９号に記述されているような指数演算
装置３３０はこの結果の指数を単一のシーケンサ・サイ
クルで生成することができる．しかしながら，シーケン
サ３０１の動作中の異なる時点で又はいくつかの時点で
も一定の条件の存在又は不在を検出することも可能であ
る．従って、保留信号３０３は一定の並行動作阻止条件
が明確に除外されることがわかれば必ず解除される（又
は決して活動状態にされない）．例えば，もし装置３３
０が指数の結果を生成するために２つのシーケンサ・サ
イクルを必要としたならば，どちらかのオペランドの指
数が最大結果値の半分を越えた場合には，保留信号は乗
算命令の最初のサイクルの終りに活動状態であることが
あり，続いて、もし実際に結果の指数（即ち，オペラン
ド指数の合計）が最大値を越えなかったならば、保留信
号は二番目のサイクルの終りに降ろされるであろう．乗
算は１７のシーケンサ・サイクルまで必要とすることが
あるから、これはなお後続の命令とかなりの並行を可能
にするであろう． 第４図の流れ図４００は本発明に使用されるメイン・プ
ロセッサ１１０及びコプロセッサ１２０におけるＩＩＭ
Ｃマイクロコードの流れを示す．第４図では，メイン・
プロセッサの事象は左側に、コプロセッサの事象は右側
に配置されている．これらの２つのシーケンスの事象は
．明示されているものを除き、相互に非同期である． マイクロコード・ループ４１０はメイン・プロセッサ１
１０に送られた命令ストリーム中の１つの命令を解釈す
る．あらゆる命令の最初のマイクロコー下・ワードは命
令のＯＰコードを復号するブロック４１１で解釈される
制御ワードであり、それは命令全体を実行する制御ワー
ドのシーケンスを選択する．ブロック４１３は、ブロッ
ク４１１で実行されたワード中のアドレスから，このシ
ーケンスの最初の制御ワード（ＣＷ）のアドレスを決定
する．ブロック４１２はこの制御ワードを読取る．前述
のように、このワードはメイン・プロセッサ１１０の素
子及びコプロセッサの素子によりバス１３３（第１図）
を介して同時に読取られる．もしライン１１２の保留信
号が活動状態であるならば，該保留が解除されるまで、
ブロック４１６はメイン・プロセッサでのそれ以上の解
釈を阻止する． もしこのワードがメイン・プロセッサ（ＭＰυ）内の活
動を指定しなければ、ブロック４１７からブロック４１
５に移る．しかし、もしメイン・プロセッサがこの制御
ワードのフィールドのどれかに応答すれば，ブロック４
１４は要求された活動を実行又は解釈する．コプロセッ
サ１２０もこの制御ワードを　”調べる”が、シーケン
サ３０１はそれをノー・オペレーションとして復号する
，従って，このワードに応答してメイン・プロセッサ１
１０だけが機能のどれかを実行する．ブロック４１４は
クロック信号が生じるまで続行する．そして、もし現在
の制御ワードが該シーケンス中の最後のものではないな
らば，ブロック４１５は制御をブロック４１３に戻す．
そして、ブロック４１３は、該シーケンスで、前のワー
ドによる指定に従って次の制御ワードのアドレスを取得
する． 現在の制御ワードがそのシーケンス中の最後の制御ワー
ドであることを、ブロック４１５が該ワード内のビット
によって検出するまで、このルーブ４１０はブロック４
１１〜４１７を続行する．この場合、ブロック４１５は
制御をブロック４１１に戻し、それによって制御記憶１
３０は主記憶装置１４０からのストリーム中の次の命令
の解釈を開始する制御ワードを取得する．これは、従来
のように、当該命令のＯＰコードの制御ワード・シーケ
ンス即ちマイクロルーチンの最初の制御ワードを捕捉す
ることによって行われる． 前述のように．メイン・プロセッサ１１０はＦＰタイプ
の命令並びに′通常′のタイプの命令のオペランド取出
し及び結果の記憶を実行する．よって、ＦＰ命令の制御
ワードのなかには実際にループ４１０で実行されるもの
がある．コプロセッサはＦＰタイプ命令の算術演算を指
定する制御ワードを実行する．ブロック４１２がこのよ
うな制御ワードを読取ると，コプロセッサはループ４２
０を実行することによって応答する．即ち，シーケンサ
３０１によりコプロセッサ１２０は該ワードに応答する
が、該ワ一ドはメイン・プロセッサ１１０内のどの動作
も指定しない．ブロック４３１はこの活動を表わす．も
し制御ワードがコプロセッサ内の活動を指定すれば，ブ
ロック４２１が実行され、さもなければ，手順４２０は
ブロック４３２で終了する．この時点で，コプロセッサ
は前の命令をなお実行中である，即ちＦＰレジスタ３１
０（第３図）が使用中であることがありうる．この条件
はコプロセッサ資源についての現在のゲートを指定する
シーケンサ３０１内の一定のビットの状態によって指定
される．もしそうなら、ブロック４２１からブロック４
２２に進み、保留信号３０３が活動状態にされる．シー
ケンサ３０１が保留を解除するまで，ブロック４２１自
身はループし続ける．解除されると、コプロセッサは該
ＦＰ動作の実行に移ることができる．（この保留条件の
下ではプロセッサはどちらも進行するのを阻止される．
） ブロック４２１がコプロセッサは使用可能であることを
示すと、ブロック４２３は，コプロセッサのシーケンサ
３０１を．その最初のサイクルにリセットし当該サイク
ルの信号３０５をコプロセッサ１２０の素子の全てに送
信することによって始動させる．このシーケンサ・サイ
クル中に、ブロック４２５は保留信号を活動状態にラッ
チする．該サイクルの終りで、ロジック３０２がこの動
作中に例外の可能性はないと判定するかも知れない．も
しそうなら、ブロック４２６は保留を解除する．どちら
の場合にも、ブロック４２７はシーケンサを次のサイク
ルに増分しそれを実行する．該サイクルが終了すると，
クロック周期の終りで、最後のシーケンサ・サイクルが
終了するまでブロック４２８を経由してループする．当
該時点で．ブロック４２９は保留を解除し該制御ワード
の処理を終了する５ 保留信号は、もしそれが活動状態であるならば、常に最
後のシーケンサ・サイクルの終りで解除される．従って
，メイン・プロセッサは、もしそれがブロック４１６で
待機しているならば、ループ４ｌＯの実行を継続するこ
とができる．（さもなければ，それは，当然，ルーチン
４２０と並行して実行し続ける．） 前述のように，本実施例は１つの制御ワードだけを用い
てＦＰタイプの命令の全算術演算を実行する．代りに，
複数の制御ワードを有するシーケンスがコプロセッサ１
２０でＦＰ演算を実行するように手ＪＩＱｉ４００を変
更することができる．最初のシーケンサ・サイクルの終
り以外の時点で、たぶん１つのシーケンスのサイクル中
に２回以上の時点で、保留信号を活動化したり解除した
りすることもできる． 下記の表はコプロセッサ１２０で浮動小数点乗算命令を
実行する簡略化された一連のシーケンサ・サイクルを示
す．第１のセクションの動作は最初のサイクル、サイク
ル１の間にだけ実行される．第２のセクションに示す動
作はあらゆるサイクル、サイクル１〜サイクルＮの間に
生じる．第３のセクションの動作は最後のサイクル、サ
イクルＮの間にだけ起きる．最初に，レジスタ３２３は
乗数の小数部ＦＣを保持し，レジスタ３２２は乗数の小
数部ＦＢ及び指数ＥＢを保持し、且つレジスタ３２１は
被乗数の小数部ＦＡ及び指数ＥＡを保持する．動作中、
レジスタ３２１は結果の指数を保持し、レジスタ３２２
は部分積の小数部を保持する．乗算の終りで、それらは
完全な積を保持する．コプロセッサ１２０はシーケンサ
・サイクル毎に乗数の４ビットを廃棄する反復再符号化
アルゴリズムを用いる．結果の事後正規化及び丸めはサ
イクルＮの間に実行される． ｉ乙久兼ユ ＥＡ　−−＞指数演算装置 ＥＢ　一＞指数演算装置 指数演算装置一＞ＥＡ 例外マスク・レジスタ　ー〉保留ロジック保留ロジック
を活動化する ノ　　レ　１　〜　Ｎ ＦＡ　−−＞小数演算装置 ＦＢ　−−＞小数演算装置 ＦＣ　−−＞小数演算装置 小数演算装置一＞　ＦＡ ＦＣ右４ビット　ー＞　ＦＣ サ」５グＪヒＮ ＥＡ　−−＞指数演算装置 小数演算装置−〉指数演算装置 指数演算装置一＞　ＥＡ 保留信号を解除する １涌記米国特許出願第３３９２７９号はこのシーケンス
の更に詳細な説明を含む． Ｆ．９！明の効果 本発明によれば、メイン・プロセッサ及びコプロセッサ
は命令ストリームの順次動作及び正確な例外割込みを維
持しながら異なる命令の実行を並行させることができる
．

【図面の簡単な説明】

第１図は本発明によるデータ処理システムのブロック図
である． 第２図は第１図のシステムのメイン・プロセッサの一部
分のブロック図である． 第３図は第１図のシステムのコプロセッサの一部分のブ
ロック図である． 第４図は第２図及び第３図のプロセッサの間で命令実行
を並行するためのマイクロコードの流れ図である． １００・・・・データ処理システム、１１０・・・・メ
イン・プロセッサ、１２０・・・・コプロセッサ，　１
３０・・・・制御記憶／マイクロコード制御装置、１３
１・・・・クロック、１４０・・・・主記憶装置、１５
０・・・・チャネル・ロジック、２１０・・・・演算論
理機構、２２０・・・・レジスタ、２３０・・・・主記
憶ｒＤｑ御機楕、２３１・・・・主記憶アドレス・レジ
スタ、２３２・・・・主記憶データ・レジスタ、２４０
・・・・命令アドレス・レジスタ、２５０・・・・命令
レジスタ、２５１・・・・ＩＢレジスタ、２５２・・・
・ＩＳレジスタ、３０１・・・・シーケンサ、３０２・
・・・保留ロジック、３１０・・・・レジスタ、３２０
・・・・作業用レジスタ、３３０・・・・演算装置、３
４０・・・・小数演算装置，３５０・・・・条件コード
・レジスタ、３６０・・・・例外マスク・レジスタ．

Claims (2)

【特許請求の範囲】
1. （１）１つの順次命令ストリームにある命令をメイン・
   プロセッサ及びコプロセッサで実行する方法であって、
   前記命令は２つの異なるタイプがあり、少なくとも第１
   のタイプの命令の一部は前記コプロセッサで実行され第
   ２のタイプの命令は前記メイン・プロセッサで実行され
   、前記命令は少なくとも１つのオペランドおよび命令コ
   ードを有し、前記方法が 前記命令ストリームから第１の命令を取得するステップ
   、 前記第１の命令が前記第１のタイプであることを決定す
   るステップ、 前記コプロセッサで前記第１の命令の実行を開始するス
   テップ、 前記第１の命令の実行中に、可能性のある例外条件の存
   在を前記コプロセッサ内で検査するステップ、 前記第１の命令の実行中に、前記命令ストリームから前
   記第２の命令を取得するステップ、前記第１の命令の実
   行中に、前記第２の命令が前記第２のタイプであること
   を決定するステップ、もし前記コプロセッサに前記例外
   条件が存在しなければ、前記コプロセッサでの前記第１
   の命令の実行の完了前に前記メイン・プロセッサで前記
   第２の命令の実行を開始するステップ、及びもし前記コ
   プロセッサに前記例外条件が存在すれば、前記メイン・
   プロセッサでの前記第２の命令の実行を保留するステッ
   プ を含む命令実行方法。
2. （２）第１のセットの命令を実行するメイン・プロセッ
   サ、 前記第１のセットの命令と異なる第２のセットの命令の
   少なくとも一部分を実行するコプロセッサ、 前記メイン・プロセッサで１つのシーケンスに混合され
   た前記２つのセットの命令を取得するための取出し手段
   、 前記取出し手段に結合され、前記第１のセットの命令を
   前記メイン・プロセッサで及び前記第２のセットの命令
   を前記コプロセッサでそれぞれ開始し、前記第２のセッ
   トの後続命令を前記命令ストリームの前記第１のセット
   の先行命令の終了前に開始させる開始手段。 前記メイン・プロセッサで前記開始手段に応答して前記
   第１のセットの命令を実行する第１の実行手段、 前記コプロセッサで前記開始手段に応答して前記第２の
   セットの命令を実行する第２の実行手段、及び 前記取出し手段に結合され、前記第２の実行手段で実行
   中の命令で複数の条件を感知し且つ前記第２の実行手段
   が該命令の実行を完了する前に前記条件の論理関数とし
   て保留信号を生成し、前記開始手段に結合されて前記命
   令ストリームで前記後続命令の前記メイン・プロセッサ
   での実行を遅らせる検出手段 を含むデータ処理システム。