JPH02290154A - 位相制御回路 - Google Patents
位相制御回路Info
- Publication number
- JPH02290154A JPH02290154A JP11094789A JP11094789A JPH02290154A JP H02290154 A JPH02290154 A JP H02290154A JP 11094789 A JP11094789 A JP 11094789A JP 11094789 A JP11094789 A JP 11094789A JP H02290154 A JPH02290154 A JP H02290154A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- angle control
- time constant
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000007257 malfunction Effects 0.000 abstract description 2
- 238000001514 detection method Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く発明の分野〉
この発明はサイリスタやトライアック等のゲート極付半
導体スイッチング素子で負荷へ供給する電力を位相制御
する位相制御回路に関するものである。
導体スイッチング素子で負荷へ供給する電力を位相制御
する位相制御回路に関するものである。
〈従来技術と課題〉
従来の位相制御回路として，特開昭５９− １５２１１
号公報に示すように交流電源電圧の周波数に同期した鋸
歯状波電圧と基準電圧とから位相制御パルスを作成し、
このパルスに対応するトリガ電流で負荷開閉用のサイリ
スタを点弧し、負荷への供給電力を位相制御するように
したものがある。
号公報に示すように交流電源電圧の周波数に同期した鋸
歯状波電圧と基準電圧とから位相制御パルスを作成し、
このパルスに対応するトリガ電流で負荷開閉用のサイリ
スタを点弧し、負荷への供給電力を位相制御するように
したものがある。
ところで、この種位相制御回路で制御される負荷として
、たとえば１７００〜２０００℃の高温を得る電気炉で
は，タングステンやモリブデンのヒータが多く用いられ
る．これらのヒータは、一般に温度変化が激しく．それ
にともない投入電流も非常に大きく、上記従来の制御回
路では、ヒータ寿命の延命化は期待することができなか
った。
、たとえば１７００〜２０００℃の高温を得る電気炉で
は，タングステンやモリブデンのヒータが多く用いられ
る．これらのヒータは、一般に温度変化が激しく．それ
にともない投入電流も非常に大きく、上記従来の制御回
路では、ヒータ寿命の延命化は期待することができなか
った。
く発明の目的〉
この発明は上記従来のものの不具合を解消するためにな
されたもので，負荷の長寿命化を図り得る位相制御回路
を提供することを目的としている． く発明の構成と効果〉 この発明に係る位相制御回路は、交流電源電圧のセロク
ロスに同期して発生された鋸山状電圧と入力信号に応じ
た入力回路からの基準電圧とから位相角制御パルスを作
成し、この位相角ｖ１御パルスに対応したトリガ電流で
負荷開閉用のゲート極付半導体スイッチング素子を点弧
して負荷への供給電力を位相制御するものにおいて、時
定数回路と、この時定数回路を介して入力される所定の
電源電圧と設定電圧とを上記時定数回路を経た電位が設
定電圧に達するまで比較回路の出力で充電される充電回
路とを有し、かつ充電回路の出力端を位相角制御回路の
入力側に接続して，電源投入時から位相角制御回路への
入力を一定時間遅らせるソフトスタート回路を備えたも
のである。
されたもので，負荷の長寿命化を図り得る位相制御回路
を提供することを目的としている． く発明の構成と効果〉 この発明に係る位相制御回路は、交流電源電圧のセロク
ロスに同期して発生された鋸山状電圧と入力信号に応じ
た入力回路からの基準電圧とから位相角制御パルスを作
成し、この位相角ｖ１御パルスに対応したトリガ電流で
負荷開閉用のゲート極付半導体スイッチング素子を点弧
して負荷への供給電力を位相制御するものにおいて、時
定数回路と、この時定数回路を介して入力される所定の
電源電圧と設定電圧とを上記時定数回路を経た電位が設
定電圧に達するまで比較回路の出力で充電される充電回
路とを有し、かつ充電回路の出力端を位相角制御回路の
入力側に接続して，電源投入時から位相角制御回路への
入力を一定時間遅らせるソフトスタート回路を備えたも
のである。
この発明によれば、電源投入時から一定時間，ソフトス
タート回路で位相角制御パルス回路の入力が１１止され
るため、電源投入時の負荷電流が上配所定時間抑制され
て負荷を保護することができる． く実施例の説明〉 以下，この発明の一実施例を図面にしたがって説明する
。
タート回路で位相角制御パルス回路の入力が１１止され
るため、電源投入時の負荷電流が上配所定時間抑制され
て負荷を保護することができる． く実施例の説明〉 以下，この発明の一実施例を図面にしたがって説明する
。
第１図はこの発明に係る位相制御回路の一例を示すブロ
ック図である。
ック図である。
同図において、宜は交流電源電圧を所定値に降圧する電
源トランス、２，３．４は電源トランスｌの１次側の交
流電源入力端子、５は電源トランス嘗の２次側に接続さ
れた整流回路、たとえば全波整流用のブリッジ整流回路
、６はブリッジ整流回路５に接続されて各回路への所定
電圧を作成する基準電圧回路である。
源トランス、２，３．４は電源トランスｌの１次側の交
流電源入力端子、５は電源トランス嘗の２次側に接続さ
れた整流回路、たとえば全波整流用のブリッジ整流回路
、６はブリッジ整流回路５に接続されて各回路への所定
電圧を作成する基準電圧回路である。
７は上記ブリッジ整流回路５の出力端に接続されたゼロ
クロス検出回路、８はセロクロス検出回路７に接続され
た交流電源電圧のセロクロスに同期した鋸山状波電圧を
出力する鋸歯状波発生・検出回路である。９は入力回路
１０からの入力信号を基準電圧として上記鋸歯状波電圧
により位相角制御パルスを出力する位相角制御回路、１
１は上記位相制御回路９に接続されたトリガ回路であり
，負荷開閉回路ｌ２を制御するようになっている．１３
．１４は１対の負荷端子である．１５は上記入力回路１
０と位相角制御回路９との間に介挿された．上記構成に
おいて、第２図（Ａ）に示す交流電源電圧は、ブリッジ
整流回路５で第２図（Ｂ）に示すように全波整流される
。この全波整流はセロクロス検出回路７で一定電圧Ｅ（
たとえばｌ．２Ｖ）と比較されることにより、セロクロ
スが検出される．すなわち、ヤロクロス検出回路７から
第２図（Ｃ）に示すようにゼロクロスに対応した検出パ
ルスが出力される．このヤロクロス検出パルスは鋸歯状
波発生・検出回路８に印加されることにより，第２図（
Ｄ）に示す鋸南状波電圧が作成される． この鋸山状波電圧と入力回路ｌＯからの入力信号Ｖとに
より，位相角制御回路９から第２図（Ｄ）に示す位相角
制御パルスが出力される。このパルスに対応してトリガ
回路１１では、第２図（Ｆ）に示すトリガ電流が作成さ
れる。このトリガ電流で負荷開閉回路璽２におけるトラ
イアツク等のゲート極付半導体スイッチング素子（図示
せず）が点弧されることにより、図示しない負荷には、
第２図（Ｇ）に示す負荷電流が流れる。上記入力信号Ｖ
のレベルを変えることにより、位相角が変化して負荀へ
の電力が位相Ｉｌ１御される。
クロス検出回路、８はセロクロス検出回路７に接続され
た交流電源電圧のセロクロスに同期した鋸山状波電圧を
出力する鋸歯状波発生・検出回路である。９は入力回路
１０からの入力信号を基準電圧として上記鋸歯状波電圧
により位相角制御パルスを出力する位相角制御回路、１
１は上記位相制御回路９に接続されたトリガ回路であり
，負荷開閉回路ｌ２を制御するようになっている．１３
．１４は１対の負荷端子である．１５は上記入力回路１
０と位相角制御回路９との間に介挿された．上記構成に
おいて、第２図（Ａ）に示す交流電源電圧は、ブリッジ
整流回路５で第２図（Ｂ）に示すように全波整流される
。この全波整流はセロクロス検出回路７で一定電圧Ｅ（
たとえばｌ．２Ｖ）と比較されることにより、セロクロ
スが検出される．すなわち、ヤロクロス検出回路７から
第２図（Ｃ）に示すようにゼロクロスに対応した検出パ
ルスが出力される．このヤロクロス検出パルスは鋸歯状
波発生・検出回路８に印加されることにより，第２図（
Ｄ）に示す鋸南状波電圧が作成される． この鋸山状波電圧と入力回路ｌＯからの入力信号Ｖとに
より，位相角制御回路９から第２図（Ｄ）に示す位相角
制御パルスが出力される。このパルスに対応してトリガ
回路１１では、第２図（Ｆ）に示すトリガ電流が作成さ
れる。このトリガ電流で負荷開閉回路璽２におけるトラ
イアツク等のゲート極付半導体スイッチング素子（図示
せず）が点弧されることにより、図示しない負荷には、
第２図（Ｇ）に示す負荷電流が流れる。上記入力信号Ｖ
のレベルを変えることにより、位相角が変化して負荀へ
の電力が位相Ｉｌ１御される。
前記ソフトスタート回路１５およびその周辺部の具体的
構成を第３図で説明する． 同図において． ３ｌは前記基準電圧回路６の所定の出
力端に接続された時定数回路であり、たとえば抵抗体３
２〜３４、コンデンサ３５、スイッチングトランジスタ
３６およびこのトランジスタ３６の逆バイアス保護用ダ
イ才一ド３７等からなる．３Ｂは上記時定数回路３Ｉを
介して入力される電源電圧と設定電圧Ｖ， （８．４Ｖ
）とを比較する比較回路としての才ベアンブである。
構成を第３図で説明する． 同図において． ３ｌは前記基準電圧回路６の所定の出
力端に接続された時定数回路であり、たとえば抵抗体３
２〜３４、コンデンサ３５、スイッチングトランジスタ
３６およびこのトランジスタ３６の逆バイアス保護用ダ
イ才一ド３７等からなる．３Ｂは上記時定数回路３Ｉを
介して入力される電源電圧と設定電圧Ｖ， （８．４Ｖ
）とを比較する比較回路としての才ベアンブである。
３９は才ベアンブ３８の出力端と位相角制御回路９の入
力端との間に介挿された充電回路であり、抵抗体４０、
ダイオード４ｌ、コンデンサ４２およびツエナーダイオ
ード４３からなり、入力回路１０側の減算出力用オペア
ンブ４４の出力端レベルを強ｉｌ，Ｉｌ的にＬげて位相
角制御回路９の入力側才ベアンブ４５の負入力端レベル
を一定時間Ｏ Ｆ Ｆレベルに保たせるためのものであ
る。４６． ４７はそれぞれ上記才ベアンブ４４の出力
端側と位相角制御回路９のオペアンブ４５の負入力端と
の間に介挿された可変抵抗体および固定抵抗体である。
力端との間に介挿された充電回路であり、抵抗体４０、
ダイオード４ｌ、コンデンサ４２およびツエナーダイオ
ード４３からなり、入力回路１０側の減算出力用オペア
ンブ４４の出力端レベルを強ｉｌ，Ｉｌ的にＬげて位相
角制御回路９の入力側才ベアンブ４５の負入力端レベル
を一定時間Ｏ Ｆ Ｆレベルに保たせるためのものであ
る。４６． ４７はそれぞれ上記才ベアンブ４４の出力
端側と位相角制御回路９のオペアンブ４５の負入力端と
の間に介挿された可変抵抗体および固定抵抗体である。
上記才ベアンブ３８の出力端は、位相角制御回路９にお
けるダイオード４８を介して、トリガ回路！１における
フォトカブラ４９を制御するスイッチングトランジスタ
５ロのベース側に接続されている。５１は上記トランジ
スタ５０のＯＮ−ＯＦＦ時の誤動作防止用ツエナーダイ
才一ド、５２は上記位相角制御回路９のオペアンブ４５
とフォトカブラ４９の入力側との間に介挿された抵抗体
である。
けるダイオード４８を介して、トリガ回路！１における
フォトカブラ４９を制御するスイッチングトランジスタ
５ロのベース側に接続されている。５１は上記トランジ
スタ５０のＯＮ−ＯＦＦ時の誤動作防止用ツエナーダイ
才一ド、５２は上記位相角制御回路９のオペアンブ４５
とフォトカブラ４９の入力側との間に介挿された抵抗体
である。
つぎに、上記ソフトスタート回路ｌ５の動作について説
明する． 第４図（Ａ）に示す電源投入時、スイッチングトランジ
スタ３６がＯＦＦ状態で、オペアンプ３８の負入力側が
抵抗体３２とコンデンサ３５どの時定数をもっているた
め，第４図（Ｂ）に示すように正入力側の設定電位Ｖ
． ＋８． ４Ｖ）に達するまでの一定時間Ｔ （たと
えば約２５０ｍＳ ）の間、Ｌ記才ベアンブ３Ｂの出力
は第４図（Ｃ）示すように“Ｈ”状態となる。
明する． 第４図（Ａ）に示す電源投入時、スイッチングトランジ
スタ３６がＯＦＦ状態で、オペアンプ３８の負入力側が
抵抗体３２とコンデンサ３５どの時定数をもっているた
め，第４図（Ｂ）に示すように正入力側の設定電位Ｖ
． ＋８． ４Ｖ）に達するまでの一定時間Ｔ （たと
えば約２５０ｍＳ ）の間、Ｌ記才ベアンブ３Ｂの出力
は第４図（Ｃ）示すように“Ｈ”状態となる。
Ｌ記才ベアンブ３８の出力の“］１”状態では、抵抗体
４０．ダイオード４１を通してコンデンサ４２が充電さ
れ，ツエナーダイ才一ド４３により、入力回路側のオペ
アンブ４４の出力レベルを強制的にツエナーダイ才一ド
４３で決まる一定電位（４． ７Ｖｌまで−Ｌげるため
、入力信号が全ＯＮを指示しても、位相角制御回路４５
の入力側才ベアンブ４５の入力は０１・゛Ｆ状態のまま
に保たれる。
４０．ダイオード４１を通してコンデンサ４２が充電さ
れ，ツエナーダイ才一ド４３により、入力回路側のオペ
アンブ４４の出力レベルを強制的にツエナーダイ才一ド
４３で決まる一定電位（４． ７Ｖｌまで−Ｌげるため
、入力信号が全ＯＮを指示しても、位相角制御回路４５
の入力側才ベアンブ４５の入力は０１・゛Ｆ状態のまま
に保たれる。
上記オペアンプ３８の負入力側の電位レベルが設定電位
Ｖ．を越えると，この才ベアンブ３Ｂの出力は”Ｌ“ど
なるため、コンデンサ４２に充電された電荷は抵抗体４
７，可変抵抗体４６および才ベアンブ４４を通して放電
され、第４図（Ｄ）に示すように才ベアンブ４４の出力
で指示された電位■，達して安定する。上記才ベアンブ
３８の出力“Ｌ”による放電開始とともに、位相角制御
回路９の才ベアンブ４５の負入力が印加され始め、トリ
ガ回路！！側のフォトカブラ４９の信号は第４図（Ｇ）
のようになる。−Ｌ記電源ＯＮ時から上記安定時期まで
の間Ｔがソフトスタート時間Ｔ．どなる．上記ソフトス
タート時間′ｒ．により、負荷への投入電流が抑制され
て、たとえば負荷がタングステンヒータ等の場合でも，
その寿命を延ばすことが可能となる。
Ｖ．を越えると，この才ベアンブ３Ｂの出力は”Ｌ“ど
なるため、コンデンサ４２に充電された電荷は抵抗体４
７，可変抵抗体４６および才ベアンブ４４を通して放電
され、第４図（Ｄ）に示すように才ベアンブ４４の出力
で指示された電位■，達して安定する。上記才ベアンブ
３８の出力“Ｌ”による放電開始とともに、位相角制御
回路９の才ベアンブ４５の負入力が印加され始め、トリ
ガ回路！！側のフォトカブラ４９の信号は第４図（Ｇ）
のようになる。−Ｌ記電源ＯＮ時から上記安定時期まで
の間Ｔがソフトスタート時間Ｔ．どなる．上記ソフトス
タート時間′ｒ．により、負荷への投入電流が抑制され
て、たとえば負荷がタングステンヒータ等の場合でも，
その寿命を延ばすことが可能となる。
また、上記可変抵抗体４［＋の調整により、この可変抵
抗体４６、固定抵抗体４７およびコンデンサ４２の時定
数を変えられるため、入力信号変化の大きい場合の急激
なエネルギ変化を有効に防止することができる． ところで、電源ＯＮ時に、時定数をもった才ベアンブ４
４の出力（オペアンブ４５の負入力）はフォトカブラ４
９を瞬時にＯＮさせようとする。これに対し，上記ソフ
トスタート回路１５における才ベアンブ３８の出力“［
１”を利用して前記位相角制御回路９のスイッチングト
ランジスタ５０をＯＦＦさせるようにしてあるから，上
記電源ＯＮ時にフォトカブラ４９が誤動作するのが防市
される。
抗体４６、固定抵抗体４７およびコンデンサ４２の時定
数を変えられるため、入力信号変化の大きい場合の急激
なエネルギ変化を有効に防止することができる． ところで、電源ＯＮ時に、時定数をもった才ベアンブ４
４の出力（オペアンブ４５の負入力）はフォトカブラ４
９を瞬時にＯＮさせようとする。これに対し，上記ソフ
トスタート回路１５における才ベアンブ３８の出力“［
１”を利用して前記位相角制御回路９のスイッチングト
ランジスタ５０をＯＦＦさせるようにしてあるから，上
記電源ＯＮ時にフォトカブラ４９が誤動作するのが防市
される。
第１図はこの発明に係る位相制御回路の一例を示すブロ
ック図、第２図は同位相制御回路の各部の信号波形図、
第３図は同位相制御回路におけるソフトスタート回路お
よびその周辺部の具体的構成を示す回路図，第４図は同
ソフトスタート回路の動作説明用の信号波形図である。 ７・・・セロクロス検出回路、８・・・鋸南状波発生・
検出回路、９・・・位相角制御回路． １Ｇ・・・入力
回路，１ｌ・・・トリガ回路、１２・・・負荷開閉回路
、ｌ５・・・ソフトスタート回路。 １図 第３図 ３１：時定数回路 ３８：比較回路 ３９：充＠匣路 溶２図 ？Ｆ）トリカ■＠流 第４図
ック図、第２図は同位相制御回路の各部の信号波形図、
第３図は同位相制御回路におけるソフトスタート回路お
よびその周辺部の具体的構成を示す回路図，第４図は同
ソフトスタート回路の動作説明用の信号波形図である。 ７・・・セロクロス検出回路、８・・・鋸南状波発生・
検出回路、９・・・位相角制御回路． １Ｇ・・・入力
回路，１ｌ・・・トリガ回路、１２・・・負荷開閉回路
、ｌ５・・・ソフトスタート回路。 １図 第３図 ３１：時定数回路 ３８：比較回路 ３９：充＠匣路 溶２図 ？Ｆ）トリカ■＠流 第４図
Claims (1)
- （１）交流電源電圧のゼロクロスに同期して発生された
鋸歯状波電圧と入力信号に応じた入力回路からの基準電
圧とから位相角制御パルスを作成し、この位相角制御パ
ルスに対応したトリガ電流で負荷開閉用のゲート極付半
導体スイッチング素子を点弧して負荷への供給電力を位
相制御するものにおいて、時定数回路と、時定数回路を
介して入力される所定の電源電圧と設定電圧とを比較す
る比較回路と、上記時定数回路を経た電位が設定電位に
達するまで上記比較回路の出力で充電される充電回路と
を有し、かつこの充電回路の出力端を位相角制御回路の
入力側に接続して、電源投入時から位相角制御回路への
入力を一定時間遅らせるソフトスタート回路を備えたこ
とを特徴とする位相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11094789A JPH02290154A (ja) | 1989-04-28 | 1989-04-28 | 位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11094789A JPH02290154A (ja) | 1989-04-28 | 1989-04-28 | 位相制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02290154A true JPH02290154A (ja) | 1990-11-30 |
Family
ID=14548581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11094789A Pending JPH02290154A (ja) | 1989-04-28 | 1989-04-28 | 位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02290154A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100387993B1 (ko) * | 2000-01-26 | 2003-06-18 | 마츠시다 덴코 가부시키가이샤 | 교류전력 제어방법 및 장치 |
-
1989
- 1989-04-28 JP JP11094789A patent/JPH02290154A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100387993B1 (ko) * | 2000-01-26 | 2003-06-18 | 마츠시다 덴코 가부시키가이샤 | 교류전력 제어방법 및 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10103637B2 (en) | Power converter for a switching power supply and manner of operation thereof | |
| JP2019530406A (ja) | 安定性補償を使用した電力コンバーター制御装置 | |
| JPH01103158A (ja) | スイツチング電源回路 | |
| JPH03503592A (ja) | フィードフォワード及びフィードバックの制御機能を備えたｄｃ／ｄｃコンバータ | |
| JPH03118761A (ja) | 固定周波数のブロツキング発振式スイツチングレギユレータ用回路装置 | |
| US4233558A (en) | Regulated dual DC power supply | |
| US4219761A (en) | Incandescent lamp dimmer providing control voltage IES square law compliance correction | |
| GB2147162A (en) | Gas discharge lamp control circuits for absorbance monitors | |
| JPH02290154A (ja) | 位相制御回路 | |
| JP3372146B2 (ja) | 位相制御回路 | |
| EP0104744A2 (en) | Regulation circuit | |
| JP3168683B2 (ja) | スイッチング電源装置 | |
| JPH0371180B2 (ja) | ||
| JPS6037033Y2 (ja) | 交流定電圧制御回路 | |
| JPS6360622B2 (ja) | ||
| JPS59188565A (ja) | 瞬断検知装置 | |
| SU1018189A1 (ru) | Устройство дл управлени тиристорным инвертором | |
| JPH07163156A (ja) | 電流形インバータ | |
| JPS63271274A (ja) | 電源の位相制御回路 | |
| JPH01114917A (ja) | 電源装置 | |
| JPH07245551A (ja) | パルス発生回路 | |
| JPH02290155A (ja) | 位相制御回路 | |
| JPS5842952B2 (ja) | ソフトスタ−ト回路 | |
| JPH0283605A (ja) | 導通角制御回路 | |
| JPS60131075A (ja) | 電源入力装置 |