JPS6125353Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は特に交流誘導負荷をサイリスタ等の半
導体制御素子で位相制御を行う場合の位相制御回
路に関する。

点弧信号の位相角を定める位相制御回路には各
種あり、その中でも特に交流誘導負荷をサイリス
タ等の半導体制御素子で制御する場合の位相制御
回路においては、サイリスタを点弧させる瞬間だ
け幅の狭いパルスのゲート信号Ｇを第１図に示す
ように与えた場合、サイリスタが点弧して流れた
電流ｉは電源電圧ｅに対して遅れたものとなる。
ゲート信号Ｇが与えられてから電源電圧ｅが０に
なるまでの期間、すなわち通流角θを少しづつ大
きくし、第２図に示すように、180゜通流になる
点以上に第２のゲート信号G₂を進めた場合に
は、ゲート信号G₁によつてサイリスタが既に点
弧している状態のところへさらに第２のゲート信
号G₂が与えられることになり、ゲート信号の幅
が狭いならば、その時導通していたサイリスタが
OFFになるより早くゲート信号G₂は消滅してし
まい、実質的にはゲート信号G₂を与えなかつた
のと同じことになり、その半サイクルは点弧せ
ず、次の半サイクルでようやく点弧することにな
り、半波整流制御になつてしまう。

このような現象を防ぐには、ゲート信号を充分
に幅の大きな信号にして与える方式と、パルス列
を作つて一定期間連続してゲート信号を与える方
式がある。前者の方式では、第３図に示すよう
に、幅の広い矩形波パルスのゲート信号Ｇ_Wをサ
イリスタに与える。サイリスタは電流ｉの極性が
変る時点ｔでOFFとなるが引き続きゲート信号
Ｇ_Wにより逆側のサイリスタに点弧する。しかし
この方式には一般にゲート制御回路とサイリスタ
ゲートとを絶縁するための絶縁トランスが用いら
れていて周波数成分が低くなつているため、トラ
ンスの形状を小さくすることができず、また連続
した出力となるため電力量も大きくなり、小型化
および低コスト化には適していない。そこで、現
在では主として後者の方式が用いられている。こ
れは第４図に示すように、パルス列のゲート信号
Ｇ_Pが与えられると、時点ｔでサイリスタがOFF
になつても、OFF後の最初のパルスで逆側のサ
イリスタが直ちに点弧するようになつている。こ
の方式では高周波伝達となるため伝達用パルスト
ランスは非常に小型化され、しかも伝達電力量も
小さな値でよいが、従来回路は一般に複雑な構成
ものであつた。

第５図は従来の位相制御回路の一例の電気回路
図を示す。同図において、Ｔ_P，Ｔ_Nは電源端子、
Ｔ_Cはある一定の直流レベルの制御信号が印加さ
れる端子、Ｔ_Sは第６図Ａに示す如くに交流波形
を全波整流して得た同期信号ａが印加される端
子、Q₁〜Q₆はトランジスタ、PUTはプログラマ
ブルユニジヤンクシヨントランジスタのことでゲ
ート電位よりアノード電位が高くなるとスイツチ
ングする負特性サイリスタ素子である。R₁〜R₆
は抵抗で、このうち抵抗R₃はコンデンサＣとと
もに時定数回路を構成している。OSは抵抗R₅を
介してトランジスタQ₄のコレクタに出力が印加
されるように接続されている発振回路、PTはサ
イリスタゲートへゲート信号を送出するパルスト
ランスである。

トランジスタQ₁のベースに同期信号ａが印加
されると、その出力側のトランジスタQ₂のベー
スに第６図Ｂに示す如き同期パルスｂが印加さ
れ、この時点よりコンデンサＣの充電が開始され
る。素子PUTのゲートは端子Ｔ_cに接続され、ア
ノードは抵抗R₃とコンデンサＣの間に接続され
ており、コンデンサＣが抵抗R₃を通じて充電さ
れコンデンサＣの電圧が抵抗R₃とコンデンサＣ
の時定数で上昇して第６図Ｃに示すように、制御
信号のレベルＥ_cより高くなると素子PUTがON
になりトランジスタQ₃を通じて放電される。こ
のため、トランジスタQ₃のコレクタ側には第６
図Ｄに示す信号ｄが現われる。従つて常時パルス
列を発振している発振回路OSの出力がトランジ
スタQ₄のCFFのときのみトランジスタQ₅のベー
ス点に第６図Ｅに示すようなパルス列ｅで印加さ
れ、トランジスタQ₅，Q₆の出力側に夫々第６図
Ｆ，Ｇに示すパルス列ｆ，ｇの出力が得られる。

しかしながら上記構成の位相制御回路は発振回
路OS、素子PUT、トランジスタQ₁〜Q₆等多くの
部品点数を要して複雑になり、またゲート信号の
発生時点の検出に素子PUTのようなスイツチン
グ素子を用いているため、ノイズに弱く誤動作し
やすい欠点があつた。従つて実際に使用する回路
ではノイズフイルタ回路を設けるなど補助的な手
段を必要としさらに回路構成が複雑化するもので
あつた。

本考案は上記の欠点を除去したもので、移相−
発振を一つの回路部品で行い、ノイズに強く小型
で簡単、かつ安価な回路構成にした位相制御回路
を提供することを目的とする。

以下本考案の実施例を図面を参照しながら説明
する。

第７図は本考案になる位相制御回路の一実施例
の電気回路図を示す。本実施例回路においても、
同期信号からリセツトパルスを得るためのトラン
ジスタＴ_r1，Ｔ_r2の２段接続が採用されており、
その入力側は抵抗R₁を通じて同期信号用端子Ｔ_S
に、その接続点は抵抗R₂を通じて電源端子Ｔ_Pに
接続され、また出力側には移相用コンデンサＣが
接続されている。演算増幅器OP（或いはコンパ
レータ）などの２入力比較素子が使用されてい
て、その非反転入力端は抵抗R₄を通じて制御信
号端子Ｔ_cに接続され、また出力端との間に抵抗
R₅が接続されている。演算増幅器OPの反転入力
端は前記トランジスタＴ_r2の出力側にけられた移
相用コンデンサＣに接続されているとともに、出
力端との間にはコンデンサＣと時定数回路を構成
する抵抗R₃が接続されている。また演算増幅器
OPの出力端は抵抗R₆を通じてトランジスタＴ_r3
のベースに接続されている。トランジスタＴ_r3の
コレクタ側に設けられたパルストランスPTの出
力端がサイリスタのゲートに接続されるようにな
つている。

上記構成の回路動作は、まず、第８図Ａに示す
同期信号ａをトランジスタＴ_r1に印加することに
よつてそのコレクタ側点Ｐ_bに現れた第８図Ｂに
示すリセツトパルスｂの発生時点のコンデンサＣ
が零の状態にリセツトされ、直ちにトランジスタ
Ｔ_r1，Ｔ_r2が夫々ON，OFFとなつてリセツトパ
ルスｂの立下り時点よりコンデンサＣの充電が開
始され、点Ｐ_cにおける電位はコンデンサＣと抵
抗R₃より決る時定数により上昇していく。この
点Ｐ_cの電位は演算増幅器OPで常時非反転入力端
に印加されている制御信号のレベルＥ_cと比較さ
れていて、制御信号レベルＥ_cより低い間は演算
増幅器OPはプラス電位の出力を出して抵抗R₃を
通じコンデンサＣを充電しつづける。点Ｐ_cの電
位が制御信号のレベルＥ_cより少し高い電位に達
したとき、演算増幅器OPの出力は反転してマイ
ナス電位になり、抵抗R₃を通じて逆にコンデン
サＣの電荷を放電するようになる。この場合、演
算増幅器OPの抵抗R₄，R₅による正帰還ループが
設けられているため、演算増幅器OPのプラス出
力とマイナス出力とにヒステリシスを生じ、点Ｐ
_cの電位は第８図Ｃに示すように一旦制御御号の
レベルＥ_cに達した後はリセツトパルスｂが入来
するまでコンデンサＣの充放電を繰り返す波形Ｃ
となる。演算増幅器OPの出力点Ｐ_dにおける波形
は第８図Ｄに示す波形ｄとなるため、トランジス
タＴ_r3のコレクタ側点Ｐ_eにはこれを反転した第
８図Ｅに示すようなパルス列のゲート信号ｅが得
られる。このパルス列は点Ｐ_cの電位が一旦制御
信号のレベルＥ_cに達した時点から同期信号ａが
０となるまで、すなわち次のリセツトパルスｂが
入来してトランジスタＴ_r2を通じてコンデンサＣ
の電荷が全て放電されＯレベルとなるまでの通流
角θの間に、コンデンサＣの充放電の繰り返し数
だけのパルス数を有している。

コンデンサＣへの充放電電流は演算増幅器OP
の動作レベルによつて変化するため、点Ｐ_eにお
ける出力パルス幅が変化するが同期点におけるコ
ンデンサＣのリセツト電位と制御信号のレベルＥ
_cとの関係を考慮しておけば事実上問題はない。

上記実施例回路において、同期信号によるリセ
ツト回路はトランジスタ２段を用いて構成してい
るが、第９図に示すように、これらトランジスタ
Ｔ_r3，Ｔ_r2のエミツタが接続されている端子Ｔ_Nと
コンデンサＣの負極が接続されている端子Ｔ_N′と
の間に定電圧ダイオードZD（又は抵抗器）を接
続し、コンデンサＣの電位のリセツト時と動作時
の電位変化幅を小さく設定すれば、コンデンサＣ
の充放電電流の変化率を小さく押えることができ
る。コンデンサＣの充放電特性の変化を防ぐ方法
としてはその他に、コンデンサＣへの充放電用抵
抗R₃の代りに第１０図に示すように、定電流ダ
イオードCDのような定電流特性を有する素子を
使用すれば、コンデンサＣのレベルに関係なく常
に一定の充放電特性が得られる。

また、第７図に示す実施例回路では、制御信号
を演算増幅器OPの非反転入力端に与えている
が、反転入力端に与えるようにしてもよい。この
場合は、第１１図に示すように、演算増幅器OP
の非反転入力端を抵抗R₄を通じて基準電位端子
Ｔ_Eに接続し、抵抗R₃とコンデンサＣとによる時
定数回路と一電源との間、端子Ｔ_N，Ｔ_N′間にレ
ベルＥ_cの制御信号を与えるようにすればよい。
この制御信号は同期信号でコンデンサＣがリセツ
トされて後に、演算増幅器OPが発振を開始する
までの時間（位相角）を定める指令として用いら
れ、コンデンサＣの電位が演算増幅器OPのONレ
ベルに達した後はコンデンサＣの充放電が常に基
準電位を中心にして繰り返され、制御信号のレベ
ルに無関係になる。

上述の如く、本考案になる位相制御回路によれ
ば、移相用コンデンサと２入力比較演算素子を用
いるだけで移相一発振が行われるため、従来回路
に比べて回路構成が簡単で部品点数も少く、従つ
て小型化が可能であるとともに大幅に低コスト化
でき、またPUT素子等のスイツチング素子を葉
用いていないためノイズによる影響がなく誤動作
の心配がなく信頼性が大きい等の特長を有する。

【図面の簡単な説明】

第１図は交流誘導負荷をサイリスタで位相制御
する場合の電圧、電流波形図、第２図は幅の狭い
ゲート信号をサイリスタが導通している時に与え
た場合の電圧、電流波形図、第３図は幅の広いゲ
ート信号を与えた場合の電圧、電流波形図、第４
図はパルス列からなるゲート信号を与えた場合の
電圧、電流波形図、第５図は従来回路の一例の電
気回路図、第６図Ａ〜Ｇは第５図に示す回路にお
ける各部の信号波形図、第７図は本考案回路の一
実施例の電気回路図、第８図は第７図に示す回路
における各部の信号波形図、第９図は本考案回路
の他の実施例の電気回路図、第１０図本考案回路
の更に他の実施例の電気回路図、第１１図は本考
案回路の更に別の実施例の要部電気回路図であ
る。 OP……演算増幅器（２入力比較素子）、Ｔ_r1〜
Ｔ_r3トランジスタ、PT……パルストランス、Ｃ
……移相用コンデンサ、R₁〜R₆……抵抗、Ｔ_P，
Ｔ_N……電源端子、Ｔ_c…………制御信号用端子、
Ｔ_s……同期信号用端子、ZD……定電圧ダイオー
ド、CD……定電流ダイオード、Ｅ_c……制御信号
レベル、θ……通流角、ａ〜ｅ……各部信号、Ｔ
_E…Ｔ_PとＴ_Nの中間になる基準電位。

Claims (1)

【実用新案登録請求の範囲】
1. 交流誘導負荷を点弧位相を定めてサイリスタ等
   の半導体制御素子を点弧信号を与えて制御する位
   相制御回路において、同期信号が与えられるとオ
   フされる第１トランジスタと、この第１トランジ
   スタのオフによりオンされ、出力にリセツト信号
   を送出する第２トランジスタと、この第２トラン
   ジスタに接続され、前記リセツト信号により零電
   位にされる移相用コンデンサと、このコンデンサ
   の電位が反転入力端に与えられるとともに非反転
   入力端に直流の制御信号が与えられ、コンデンサ
   の電位が制御信号のレベルに応じて充放電制御さ
   れるように動作する演算増幅器と、この演算増幅
   器の出力端と反転入力端間を接続する電路に介挿
   され、前記コンデンサと時定数を構成する時定数
   回路とを備え、前記コンデンサの電位が制御信号
   のレベルより低いとき、前記時定数回路を介して
   前記コンデンサを充電し、前記制御信号のレベル
   より高くなつたとき演算増幅器の出力側に前記コ
   ンデンサの電荷を放電し、該充放電動作を次の前
   記同期信号が与えられるまで繰り返し、前記演算
   増幅器の出力側でパルス列の点弧信号を発生する
   ようにした位相制御回路。