JPH02288723A - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JPH02288723A JPH02288723A JP11157489A JP11157489A JPH02288723A JP H02288723 A JPH02288723 A JP H02288723A JP 11157489 A JP11157489 A JP 11157489A JP 11157489 A JP11157489 A JP 11157489A JP H02288723 A JPH02288723 A JP H02288723A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- output
- voltage comparator
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007493 shaping process Methods 0.000 title claims description 11
- 239000000284 extract Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 241001122767 Theaceae Species 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は波形整形回路に関し、特にディジタル機器のク
ロック信号発生回路などに用いられるパルス発生回路と
して有益な波形整形回路に関する。
ロック信号発生回路などに用いられるパルス発生回路と
して有益な波形整形回路に関する。
（従来の技術）
従来ディジタル機器のクロック信号発生回路用のパルス
発生回路として第３図に示すような波形整形回路が採用
されている。第３図の回路において電圧比較器１には入
力信号Ｖｉｎと、しきい値電圧発生器５から発生される
しきい値電圧信号Ｖｒｅｆとが入力され、両信号が比較
され、その大小関係によりハイ又はローの２値のディジ
タル信号Ｖｏｕｔが出力されるように構成されている。
発生回路として第３図に示すような波形整形回路が採用
されている。第３図の回路において電圧比較器１には入
力信号Ｖｉｎと、しきい値電圧発生器５から発生される
しきい値電圧信号Ｖｒｅｆとが入力され、両信号が比較
され、その大小関係によりハイ又はローの２値のディジ
タル信号Ｖｏｕｔが出力されるように構成されている。
（発明が解決しようとする課題）
上述した従来の波形整形回路では、しきい値電圧Ｖｒｅ
ｆが電圧比較器１の出力波形にかかわらず常に一定であ
るため、入力信号Ｖｉｎの波形、回路定数のばらつき等
により出力信号Ｖｏｕｔのデユーティサイクルが変化し
てしまうという欠点があった。
ｆが電圧比較器１の出力波形にかかわらず常に一定であ
るため、入力信号Ｖｉｎの波形、回路定数のばらつき等
により出力信号Ｖｏｕｔのデユーティサイクルが変化し
てしまうという欠点があった。
（課題を解決するための手段）
本発明による波形整形回路は、交流入力電圧としきい値
電圧とを比較して、両電圧の大小関係によりハイまたは
ローの２値のパルス信号を出力する電圧比較器と、前記
電圧比較器の論理レベルを反転する反転器と、前記電圧
比較器の出力電圧の実数倍信号と前記反転器の出力電圧
の実数倍信号との差信号成分から前記交流入力電圧の周
波数よりも低い周波数成分を取り出し増幅した信号を前
記しきい値電圧として前記電圧比較器に負帰還する低域
通過型差動増幅器を備える。
電圧とを比較して、両電圧の大小関係によりハイまたは
ローの２値のパルス信号を出力する電圧比較器と、前記
電圧比較器の論理レベルを反転する反転器と、前記電圧
比較器の出力電圧の実数倍信号と前記反転器の出力電圧
の実数倍信号との差信号成分から前記交流入力電圧の周
波数よりも低い周波数成分を取り出し増幅した信号を前
記しきい値電圧として前記電圧比較器に負帰還する低域
通過型差動増幅器を備える。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は本発明による波形整形回路の一実施例を示すブ
ロック図であり、電圧比較器１、反転器２および低域通
過型差動増幅器３を備える。
ロック図であり、電圧比較器１、反転器２および低域通
過型差動増幅器３を備える。
電圧比較器１は、交流入力電圧Ｖｉｎと低域通過型差動
増幅器（以下ローパス差動アンプ）３の出力電圧Ｖｒｅ
ｆとを比較し、ＶｉｎがＶｒｅｆよりも大きい時ハイレ
ベル、そうでない時ローレベルのディジタル信、号Ｖｏ
ｕｔを出力する。反転器２は、電圧比較器１の出力Ｖｏ
ｕｔの反転信号Ｖｏｕｔをローパス差動アンプ３に出力
する。
増幅器（以下ローパス差動アンプ）３の出力電圧Ｖｒｅ
ｆとを比較し、ＶｉｎがＶｒｅｆよりも大きい時ハイレ
ベル、そうでない時ローレベルのディジタル信、号Ｖｏ
ｕｔを出力する。反転器２は、電圧比較器１の出力Ｖｏ
ｕｔの反転信号Ｖｏｕｔをローパス差動アンプ３に出力
する。
ローパス差動アンプ３は、Ｖｏｕｔの実数倍の信号とＶ
ｏｕｔの実数倍の信号との差信号成分から直流分を取り
出して増幅した信号を出力電圧Ｖ「ｅｆとして電圧比較
器１に負帰還する。
ｏｕｔの実数倍の信号との差信号成分から直流分を取り
出して増幅した信号を出力電圧Ｖ「ｅｆとして電圧比較
器１に負帰還する。
今、ローパス差動アンプ３の伝達関数Ｆを、出力電圧Ｖ
ｒｅｆと２つの入力電圧Ｖ、、Ｖ２とを用いて次のよう
におく。
ｒｅｆと２つの入力電圧Ｖ、、Ｖ２とを用いて次のよう
におく。
Ｖｒｅｆ−Ｆ （Ｖｌ、Ｖ２）
＝Ａ （（Ａｔ Ｖｌ ） ｏｃ （Ａ２ Ｖ２ ）
ｏｃｌ＝Ａ （Ａｔ （Ｖｌ ） ＤＣ−Ａ２
（Ｖ２ ） ｏｃｔ（ここで、（Ｖ）ｏｃは■の直流成
分を表す。）また、 Ｖ、−Ｖｏｕ ｔ、ｖ２−Ｖｏｕ ｔ （２
）とし、Ａが限りなく大きく、入力信号Ｖｉｎは正弦波
、三角波、のこぎり波、もしくはそれらに近い波形とす
る。
ｏｃｌ＝Ａ （Ａｔ （Ｖｌ ） ＤＣ−Ａ２
（Ｖ２ ） ｏｃｔ（ここで、（Ｖ）ｏｃは■の直流成
分を表す。）また、 Ｖ、−Ｖｏｕ ｔ、ｖ２−Ｖｏｕ ｔ （２
）とし、Ａが限りなく大きく、入力信号Ｖｉｎは正弦波
、三角波、のこぎり波、もしくはそれらに近い波形とす
る。
この時、系の安定条件は次式で表される。
Ａｔ （Ｖｏｕ ｔ）ＤＣ−Ａ２ （Ｖ ｏ ｕ
ｔ）ｏｃ（３）特にＡ、−Ａ、の時、 （Ｖｏｕ ｔ） ｏｃ−（Ｖ Ｏｕ ｔ） ｏｃ
（４）（４）式は、Ｖｏｕｔがデユーティサイクル５０
％のパルス信号であることを意味する。同様にＡ Ｉ−
２Ａ ２の時の安定状態では、Ｖｏｕｔはデイ−ティサ
イクル２５％のパルス信号となる。
ｔ）ｏｃ（３）特にＡ、−Ａ、の時、 （Ｖｏｕ ｔ） ｏｃ−（Ｖ Ｏｕ ｔ） ｏｃ
（４）（４）式は、Ｖｏｕｔがデユーティサイクル５０
％のパルス信号であることを意味する。同様にＡ Ｉ−
２Ａ ２の時の安定状態では、Ｖｏｕｔはデイ−ティサ
イクル２５％のパルス信号となる。
一方、入力信号Ｖｉｎが方形波、またはそれに近い波形
の時はループが不安定となる。このように入力信号Ｖｉ
ｎが方形波に近い波形であるときにも有効な実施例が第
２図に示されている。
の時はループが不安定となる。このように入力信号Ｖｉ
ｎが方形波に近い波形であるときにも有効な実施例が第
２図に示されている。
第２図に示す実施例では、入力信号Ｖｉｎは低域フィル
タまたは帯域フィルタ４でフィルタ処理され正弦波信号
に近い信号Ｖｉｎに変換される。
タまたは帯域フィルタ４でフィルタ処理され正弦波信号
に近い信号Ｖｉｎに変換される。
この変換された信号Ｖｉｎは、第１図と同様、構成の回
路に入力され、前述したような処理が施される。
路に入力され、前述したような処理が施される。
（発明の効果）
以上説明したように、本発明では電圧比較器の出力波形
をしきい値電圧に負帰還しているので出力信号のデイ−
ティサイクルを任意にコントロールできる効果がある。
をしきい値電圧に負帰還しているので出力信号のデイ−
ティサイクルを任意にコントロールできる効果がある。
したがって、本発明をディジタル回路、例えばメモリア
クセス回路等に用いることにより、タイミング設計の簡
略化、処理の高速化、高能率化を容易に実現することが
できる。
クセス回路等に用いることにより、タイミング設計の簡
略化、処理の高速化、高能率化を容易に実現することが
できる。
第１図は本発明による波形整形回路の一実施例を示すブ
ロック図、第２図は人力信号が方形波に近い波形の場合
の本発明の他の実施例を示すブロック図、第３図は従来
の波形整形回路のブロック図である。 １・・・電圧比較器、２・・・反転器、３・・・低域３
波型差動増幅器（ローパス差動アンプ）、４・・・低域
フィルタ又は帯域フィルタ、５・・・しきい値電圧発生
器。
ロック図、第２図は人力信号が方形波に近い波形の場合
の本発明の他の実施例を示すブロック図、第３図は従来
の波形整形回路のブロック図である。 １・・・電圧比較器、２・・・反転器、３・・・低域３
波型差動増幅器（ローパス差動アンプ）、４・・・低域
フィルタ又は帯域フィルタ、５・・・しきい値電圧発生
器。
Claims (2)
- （１）交流入力電圧としきい値電圧とを比較して、両電
圧の大小関係によりハイまたはローの２値のパルス信号
を出力する電圧比較器と、前記電圧比較器の論理レベル
を反転する反転器と、前記電圧比較器の出力電圧の実数
倍信号と前記反転器の出力電圧の実数倍信号との差信号
成分から前記交流入力電圧の周波数よりも低い周波数成
分を取り出し増幅した信号を前記しきい値電圧として前
記電圧比較器に負帰還する低域通過型差動増幅器とを備
えて成ることを特徴とする波形整形回路。 - （２）前記交流入力電圧をフィルタ処理する低域フィル
タまたは帯域フィルタを備え、このフィルタの出力を前
記電圧比較器に入力電圧として印加することを特徴とす
る請求項第（１）項記載の波形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11157489A JPH02288723A (ja) | 1989-04-28 | 1989-04-28 | 波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11157489A JPH02288723A (ja) | 1989-04-28 | 1989-04-28 | 波形整形回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02288723A true JPH02288723A (ja) | 1990-11-28 |
Family
ID=14564827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11157489A Pending JPH02288723A (ja) | 1989-04-28 | 1989-04-28 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02288723A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58142620A (ja) * | 1982-02-18 | 1983-08-24 | Mitsubishi Electric Corp | 波形整形回路 |
| JPS6331250A (ja) * | 1986-07-25 | 1988-02-09 | Nec Corp | 呼出信号検出回路 |
-
1989
- 1989-04-28 JP JP11157489A patent/JPH02288723A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58142620A (ja) * | 1982-02-18 | 1983-08-24 | Mitsubishi Electric Corp | 波形整形回路 |
| JPS6331250A (ja) * | 1986-07-25 | 1988-02-09 | Nec Corp | 呼出信号検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5397945A (en) | Duty cycle control circuit | |
| JPH02288723A (ja) | 波形整形回路 | |
| KR950704855A (ko) | 능동 임피던스 종단 회로(active impedance termination) | |
| TW201918035A (zh) | 用於電流積分的方法和電路 | |
| JPS5814095B2 (ja) | 波形整形回路 | |
| KR0179854B1 (ko) | 랜덤펄스 발생회로 | |
| JPH0410807A (ja) | クロック信号発生回路 | |
| SU1499446A1 (ru) | Генератор пр моугольных и треугольных колебаний | |
| KR890001042Y1 (ko) | 캐스케이딩방식의 스위칭 레귤레이터 | |
| SU1522116A1 (ru) | Измерительный преобразователь мощности | |
| SU1709284A1 (ru) | Источник посто нного напр жени | |
| JPH03265468A (ja) | 位相制御回路 | |
| JPS57175964A (en) | Frequency detector | |
| SU1197055A1 (ru) | "уcилиteль зapядa" | |
| KR890006056A (ko) | 수직 편향용 톱니파 발생회로 | |
| JPS61189173A (ja) | 整流装置 | |
| JPH04317213A (ja) | 波形整形器 | |
| JPS63275219A (ja) | 逓倍回路 | |
| JPS63128811A (ja) | 信号２値化回路 | |
| JPS54151362A (en) | Pulse converter | |
| JPH0476243B2 (ja) | ||
| KR940012993A (ko) | 링 발생기의 사인파 변환회로 | |
| JPS62199106A (ja) | 時定数ミユ−ト回路 | |
| JPH03110919A (ja) | 波形変換回路 | |
| JPS59220830A (ja) | デイジタル処理装置のアナログ入力方式 |