JPH02287885A - 階層的仮想配線容量対応遅延解析装置 - Google Patents
階層的仮想配線容量対応遅延解析装置Info
- Publication number
- JPH02287885A JPH02287885A JP1111534A JP11153489A JPH02287885A JP H02287885 A JPH02287885 A JP H02287885A JP 1111534 A JP1111534 A JP 1111534A JP 11153489 A JP11153489 A JP 11153489A JP H02287885 A JPH02287885 A JP H02287885A
- Authority
- JP
- Japan
- Prior art keywords
- virtual wiring
- wiring capacity
- information signal
- information
- virtual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 description 2
- 239000004235 Orange GGN Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、論理回路の遅延解析装置に関し、特に階層設
計された回路配線容量の編集高速化に関する。
計された回路配線容量の編集高速化に関する。
従来、この種の遅延解析装置では、階層展開後又は一階
層だけに仮想配線容量を付加した遅延解析装置となって
いた。
層だけに仮想配線容量を付加した遅延解析装置となって
いた。
上述した従来の遅延解析装置の場合、階層設計された論
理回路においては、特定の階層にしか仮想配線容量を付
加した遅延解析しか行われないので、回路設計された回
路においては高精度な遅延解析が行わないという欠点が
ある。
理回路においては、特定の階層にしか仮想配線容量を付
加した遅延解析しか行われないので、回路設計された回
路においては高精度な遅延解析が行わないという欠点が
ある。
本発明の仮想配線容量に対応した遅延解析装置は、各階
層毎の回路図情報と、仮想配線容量を入力し、回路図情
報に対して仮想配線容量を付加する手段と、階層展開時
に仮想配線容量を加算する手段とを備えている。
層毎の回路図情報と、仮想配線容量を入力し、回路図情
報に対して仮想配線容量を付加する手段と、階層展開時
に仮想配線容量を加算する手段とを備えている。
次に本発明の装置について図面を参照して説明する。
第１図は、本発明の一実施例の主要部を示すブロック図
である。第１図に示される様に、本実施例は仮想配線容
量付加器１と、仮想配線容量加算器２と、遅延解析器３
とを備えている。
である。第１図に示される様に、本実施例は仮想配線容
量付加器１と、仮想配線容量加算器２と、遅延解析器３
とを備えている。
第１図において仮想配線容量付加器１には、階層的に記
述された回路図情報信号１０１と、各階層毎の仮想配線
容量を示す仮想配線情報信号１０２とが入力される。仮
想配線容量付加器１においては、各階層毎の回路図情報
信号１０１に対応して仮想配線容量情報信号１０２を参
照し、回路図情報に対して仮想配線容量情報を付加する
処理が行われ、仮想配線容量情報を含んだ各階層毎の回
路接続情報信号１０３が出力される。
述された回路図情報信号１０１と、各階層毎の仮想配線
容量を示す仮想配線情報信号１０２とが入力される。仮
想配線容量付加器１においては、各階層毎の回路図情報
信号１０１に対応して仮想配線容量情報信号１０２を参
照し、回路図情報に対して仮想配線容量情報を付加する
処理が行われ、仮想配線容量情報を含んだ各階層毎の回
路接続情報信号１０３が出力される。
仮想配線容量加算器２には、仮想配線容量付加器１から
送られてしる各階層毎の回路接続情報信号１０３と、最
上位階層での回路接続情報信号１０４とが入力される。
送られてしる各階層毎の回路接続情報信号１０３と、最
上位階層での回路接続情報信号１０４とが入力される。
仮想配線容量加算器２においては、最上位階層回路接続
情報信号１０４に対応し、各階層毎の回路接続情報信号
１０３を参照して、回路を展開する処理を行いつつ各階
層に付加されている仮想配線容量情報を加算する処理が
行われ、仮想配線容量情報を含み展開された回路接線情
報信号１０５が出力される。
情報信号１０４に対応し、各階層毎の回路接続情報信号
１０３を参照して、回路を展開する処理を行いつつ各階
層に付加されている仮想配線容量情報を加算する処理が
行われ、仮想配線容量情報を含み展開された回路接線情
報信号１０５が出力される。
遅延解析器３には、仮想配線容量加算器２から送られて
くる回路接続情報信号１０５が入力される。遅延解析器
３においては、加算・展開処理された回路接続情報信号
を参照し、仮想配線容量情報より仮想配線遅延時間を算
出する処理を行い、仮想配線遅延時間を含んだ遅延解析
処理を行う。
くる回路接続情報信号１０５が入力される。遅延解析器
３においては、加算・展開処理された回路接続情報信号
を参照し、仮想配線容量情報より仮想配線遅延時間を算
出する処理を行い、仮想配線遅延時間を含んだ遅延解析
処理を行う。
第２図により、仮想配線容量付加器１を説明すると、回
路図情報信号１０１および仮想配線容量情報信号１０２
のそれぞれに対応する階層的に記述された回路接続情報
Ａ４、各階層毎に一律に付加された仮想配線容量情報Ａ
５を入力として仮想配線容量付加器１から出力される回
路接続情報信号１０３に対応する各階層毎に一律に仮想
配線容量を定義した回路接続情報Ｂ６が出力される。
路図情報信号１０１および仮想配線容量情報信号１０２
のそれぞれに対応する階層的に記述された回路接続情報
Ａ４、各階層毎に一律に付加された仮想配線容量情報Ａ
５を入力として仮想配線容量付加器１から出力される回
路接続情報信号１０３に対応する各階層毎に一律に仮想
配線容量を定義した回路接続情報Ｂ６が出力される。
第３図により、仮想配線容量加算器２を説明すると、回
路接続情報信号１０３および回路接続情報信号１０４の
それぞれに対応する各階層毎の回路接続情報Ｃ８、最上
位階層回路接続情報Ｄ９を入力とし、仮想配線容量加算
器２から出力される回路接続情報信号１０５に対応する
展開された回路図情報に、−律に付加された仮想配線容
量Ｂ１１と、仮想配線容量Ｃ１２とを加算した仮想配線
容量Ｄ１３を定義した回路接続情報Ｅ ］、 ０が出力
される。
路接続情報信号１０３および回路接続情報信号１０４の
それぞれに対応する各階層毎の回路接続情報Ｃ８、最上
位階層回路接続情報Ｄ９を入力とし、仮想配線容量加算
器２から出力される回路接続情報信号１０５に対応する
展開された回路図情報に、−律に付加された仮想配線容
量Ｂ１１と、仮想配線容量Ｃ１２とを加算した仮想配線
容量Ｄ１３を定義した回路接続情報Ｅ ］、 ０が出力
される。
第４図は本発明の他の実施例の仮想配線付加器１の説明
図である。第１図の仮想配線容量情報信号１０２および
仮想配線容量情報信号１０２のそれぞれに対応する階層
的に記述された回路接続情報Ｆ１４、各階層毎に任意に
付加された仮想配線容量Ｅ１７を入力として、仮想配線
容量付加器１から出力される回路接続情報信号１０３に
対応する各階層内毎に任意に付加した回路接続情報０１
６が出力される。
図である。第１図の仮想配線容量情報信号１０２および
仮想配線容量情報信号１０２のそれぞれに対応する階層
的に記述された回路接続情報Ｆ１４、各階層毎に任意に
付加された仮想配線容量Ｅ１７を入力として、仮想配線
容量付加器１から出力される回路接続情報信号１０３に
対応する各階層内毎に任意に付加した回路接続情報０１
６が出力される。
第５図は本実施例の仮想配線加算器２の説明図である。
第１図の回路接続情報信号１０３および回路接続情報信
号１０４のそれぞれに対応する任意に仮想配線容量を付
加された各階層毎の回路接続情報Ｈ１９、最上位階層回
路接続情報１２１を入力とし、仮想配線容量加算器２か
ら出力される回路接続情報信号１０５に対応する展開さ
れた回路図情報に任意に付加された仮想配線容量Ｇ２２
゜Ｈ２３と、仮想配線容量１２４とを加算した仮想、５
− 配線容量Ｊ２５．に２６を付加した回路図接続情報Ｊ２
１が出力される。
号１０４のそれぞれに対応する任意に仮想配線容量を付
加された各階層毎の回路接続情報Ｈ１９、最上位階層回
路接続情報１２１を入力とし、仮想配線容量加算器２か
ら出力される回路接続情報信号１０５に対応する展開さ
れた回路図情報に任意に付加された仮想配線容量Ｇ２２
゜Ｈ２３と、仮想配線容量１２４とを加算した仮想、５
− 配線容量Ｊ２５．に２６を付加した回路図接続情報Ｊ２
１が出力される。
この実施例では、仮想配線容量を各階層内で任意に付加
できることから、配線長が長いと予想される配線に対し
て重み付けができるという利点がある。
できることから、配線長が長いと予想される配線に対し
て重み付けができるという利点がある。
以上説明したように本発明は、階層的に記述された回路
図情報と、仮想配線容量とを参照して、各階層毎に仮想
配線容量を付加し、階層展開時に仮想配線容量を加算す
ることにより各階層における仮想配線容量を取り扱うこ
とが可能となり、階層的に記述された回路図情報に対し
て遅延解析をより精度よく解析が行えるという効果があ
る。
図情報と、仮想配線容量とを参照して、各階層毎に仮想
配線容量を付加し、階層展開時に仮想配線容量を加算す
ることにより各階層における仮想配線容量を取り扱うこ
とが可能となり、階層的に記述された回路図情報に対し
て遅延解析をより精度よく解析が行えるという効果があ
る。
【図面の簡単な説明】
第１図は本発明の一実施例の主要部を示すブロック図、
第２図は階層回路図情報の仮想配線容量−律値定義の処
理内容説明の一例を示す図、第３図は回路図情報展開・
−律仮想配線容量加算の処理内容説明の一例を示す図、
第４図は階層回路情報の任意仮想配線容量定義の処理内
容説明を示す図、第５図は回路図情報展開・任意仮想配
線容量加算の処理内容説明を示す図である。 図において、１・・・・・・仮想配線容量付加器、２・
・・・・・仮想配線加算器、３・・・・・・遅延解析器
、４・・・・・・回路接続情報Ａ、５・・・・・・仮想
配線情報Ａ、６・・・・・・回路接続情報Ｂ、７・・・
・・・仮想配線容量Ａ、８・・・・・・回路接続情報Ｃ
１９・・・・・・回路接続情報Ｄ、１０・・・・・・回
路接続情報Ｅ１１１・・・・・・仮想配線容量Ｂ、１２
・・・・・・仮想配線容量Ｃ１１３・・・・・・仮想配
線容量Ｄ１１４・・・・・・回路接続情報Ｆ１１５・・
・・・・仮想配線情報Ｂ、１６・・・・・・回路接続情
報Ｇ、１７・・・・・・仮想配線容量Ｅ、１８・・・・
・・仮想配線容量Ｆ、１９・・・・・・回路接続情報Ｈ
１２０・・・・・・回路接続情報■、２１・・・・・・
回路接続情報Ｊ、２２・・・・・・仮想配線容量Ｇ１２
３・・・・・・仮想配線容量Ｈ１２４・・・・・・仮想
配線加算器、２５・・・・・・仮想配線容量Ｊ１２６・
・・・・・仮想配線容量Ｋ。 代理人 弁理士 内 原 晋 一 ４゛口８躇綺情板Ａ １４０路絽、続情釈「 第４図 ０了り妾続１ｔｈＩ艮Ｃ 第５区
第２図は階層回路図情報の仮想配線容量−律値定義の処
理内容説明の一例を示す図、第３図は回路図情報展開・
−律仮想配線容量加算の処理内容説明の一例を示す図、
第４図は階層回路情報の任意仮想配線容量定義の処理内
容説明を示す図、第５図は回路図情報展開・任意仮想配
線容量加算の処理内容説明を示す図である。 図において、１・・・・・・仮想配線容量付加器、２・
・・・・・仮想配線加算器、３・・・・・・遅延解析器
、４・・・・・・回路接続情報Ａ、５・・・・・・仮想
配線情報Ａ、６・・・・・・回路接続情報Ｂ、７・・・
・・・仮想配線容量Ａ、８・・・・・・回路接続情報Ｃ
１９・・・・・・回路接続情報Ｄ、１０・・・・・・回
路接続情報Ｅ１１１・・・・・・仮想配線容量Ｂ、１２
・・・・・・仮想配線容量Ｃ１１３・・・・・・仮想配
線容量Ｄ１１４・・・・・・回路接続情報Ｆ１１５・・
・・・・仮想配線情報Ｂ、１６・・・・・・回路接続情
報Ｇ、１７・・・・・・仮想配線容量Ｅ、１８・・・・
・・仮想配線容量Ｆ、１９・・・・・・回路接続情報Ｈ
１２０・・・・・・回路接続情報■、２１・・・・・・
回路接続情報Ｊ、２２・・・・・・仮想配線容量Ｇ１２
３・・・・・・仮想配線容量Ｈ１２４・・・・・・仮想
配線加算器、２５・・・・・・仮想配線容量Ｊ１２６・
・・・・・仮想配線容量Ｋ。 代理人 弁理士 内 原 晋 一 ４゛口８躇綺情板Ａ １４０路絽、続情釈「 第４図 ０了り妾続１ｔｈＩ艮Ｃ 第５区
Claims (1)
- 階層的に記述された回路図情報に対し、各階層又は、回
路図面毎に、仮想配線容量を付加し階層展開時に仮想配
線容量を加算することを特徴とする階層的仮想配線容量
対応遅延解析装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1111534A JPH02287885A (ja) | 1989-04-28 | 1989-04-28 | 階層的仮想配線容量対応遅延解析装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1111534A JPH02287885A (ja) | 1989-04-28 | 1989-04-28 | 階層的仮想配線容量対応遅延解析装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02287885A true JPH02287885A (ja) | 1990-11-27 |
Family
ID=14563787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1111534A Pending JPH02287885A (ja) | 1989-04-28 | 1989-04-28 | 階層的仮想配線容量対応遅延解析装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02287885A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6377134A (ja) * | 1986-09-19 | 1988-04-07 | Fujitsu Ltd | 半導体装置の仮配線容量見積り方式 |
| JPH01235249A (ja) * | 1988-03-15 | 1989-09-20 | Matsushita Electric Ind Co Ltd | 階層的配置配線システムの遅延解析方法 |
-
1989
- 1989-04-28 JP JP1111534A patent/JPH02287885A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6377134A (ja) * | 1986-09-19 | 1988-04-07 | Fujitsu Ltd | 半導体装置の仮配線容量見積り方式 |
| JPH01235249A (ja) * | 1988-03-15 | 1989-09-20 | Matsushita Electric Ind Co Ltd | 階層的配置配線システムの遅延解析方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2758901A2 (en) | Mechanism for updates in a database engine | |
| Guo et al. | The perturbed Riemann problem and delta contact discontinuity in chromatography equations | |
| Agrawal et al. | A hardware logic simulation system | |
| Li et al. | Fast double-parallel image processing based on FPGA | |
| JPH02287885A (ja) | 階層的仮想配線容量対応遅延解析装置 | |
| Ali et al. | Exploring HLS optimizations for efficient stereo matching hardware implementation | |
| JPH03257624A (ja) | 画面言語方式 | |
| JP2013145476A (ja) | 半導体回路設計支援装置及び方法、並びに半導体回路設計支援プログラム | |
| US20070250803A1 (en) | High-level synthesis method and high-level synthesis system | |
| US10586005B1 (en) | Incremental synthesis for changes to a circuit design | |
| JP4205525B2 (ja) | 並列シミュレーション装置および並列シミュレーション方法 | |
| US5677996A (en) | Fuzzy computer | |
| CN110020765B (zh) | 一种业务流程的切换方法和装置 | |
| CN112380612B (zh) | 适用于船舶舾装平台的快速设计方法、装置、介质及终端 | |
| JP2800709B2 (ja) | Ｆｅｍ解析モデルの領域分割方法 | |
| JPH04250586A (ja) | 辞書検索ｌｓｉの構成方法 | |
| US11507490B2 (en) | Throughput estimation device and throughput estimation system | |
| JPH05225277A (ja) | 設計支援装置 | |
| JPH03129475A (ja) | 画像処理装置の設計方法及びその装置 | |
| CN116227408A (zh) | 一种芯片模块自动导入方法 | |
| CN115272058A (zh) | 基于转换模型的图片处理方法、装置、电子设备及介质 | |
| JPH04233068A (ja) | スケジューリング方法 | |
| JPH0384676A (ja) | 論理回路の自動合成装置 | |
| JPH04192065A (ja) | イベント型シミュレーション方式 | |
| JPH0293859A (ja) | データ検索方法及び検索装置 |