JPS6377134A - 半導体装置の仮配線容量見積り方式 - Google Patents
半導体装置の仮配線容量見積り方式Info
- Publication number
- JPS6377134A JPS6377134A JP61222418A JP22241886A JPS6377134A JP S6377134 A JPS6377134 A JP S6377134A JP 61222418 A JP61222418 A JP 61222418A JP 22241886 A JP22241886 A JP 22241886A JP S6377134 A JPS6377134 A JP S6377134A
- Authority
- JP
- Japan
- Prior art keywords
- block
- information
- wiring capacity
- counting
- gates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 238000007796 conventional method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 2
- 210000003734 kidney Anatomy 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は半導体装置の仮配線容量見積り方式において、
仮配線容量を正確に見積りできない従来方式の問題点を
解決するため、 論理階層情報及びグー１〜数情報及びファンアウト数情
報の諸情報から仮配線容量を見積ることにより、 仮配線容量を従来方式に比してより正確に見積り得るよ
うにしたものである。
解決するため、 論理階層情報及びグー１〜数情報及びファンアウト数情
報の諸情報から仮配線容量を見積ることにより、 仮配線容量を従来方式に比してより正確に見積り得るよ
うにしたものである。
（産業上の利用分野〕
本発明は半導体装置の仮配線容量見積り方式に関する。
半導体装置を設４するにあたってその仮配線容量を見積
る場合、実際の配線容量に極力近い値を求めることが望
ましく、この見積りを自動的に行なうことが必要である
。
る場合、実際の配線容量に極力近い値を求めることが望
ましく、この見積りを自動的に行なうことが必要である
。
第４図は一般の半導体装置の回路図を示す。このものは
、■ブロックＡ、■ブロックＡの下の階層のブロックＢ
及びブロックＣ２■ブロツクＢの更に下の階層のブロッ
クＤ及びブロックＥ、ブロックＣの更に下の１ｍのブロ
ックＦ、つまり■・・・■の論理階層にて構成されてい
る。ブロックＡ〜Ｆの構成を模式的に示すと第５図の如
くとなる。
、■ブロックＡ、■ブロックＡの下の階層のブロックＢ
及びブロックＣ２■ブロツクＢの更に下の階層のブロッ
クＤ及びブロックＥ、ブロックＣの更に下の１ｍのブロ
ックＦ、つまり■・・・■の論理階層にて構成されてい
る。ブロックＡ〜Ｆの構成を模式的に示すと第５図の如
くとなる。
ここで、第４図示の半導体装置の仮配線容量を見積るに
際し、従来では、第５図に示すようなブロックＡ−Ｆの
構成から得られる論理階層情報と、最下層ブロックＤ、
Ｅ、Ｆのネット数から得られるファンアウト数情報との
２つの情報のみで見積っていた。この場合、最下層ブロ
ックＤ、Ｅ、Ｆのゲート数情報を考慮に入れておらず、
例えば１０００ゲートのものも１００００ゲートのもの
も区別なく同じ仮配線容量として見積っていた。
際し、従来では、第５図に示すようなブロックＡ−Ｆの
構成から得られる論理階層情報と、最下層ブロックＤ、
Ｅ、Ｆのネット数から得られるファンアウト数情報との
２つの情報のみで見積っていた。この場合、最下層ブロ
ックＤ、Ｅ、Ｆのゲート数情報を考慮に入れておらず、
例えば１０００ゲートのものも１００００ゲートのもの
も区別なく同じ仮配線容量として見積っていた。
（発明が解決しようとする問題点）
上記従来の方式では、ゲート数情報を考慮しないで仮配
線審〕を見積っていたため、実際の配線容量とかけ離れ
た値となってしまい、正確な仮配線容Ｒ見積りとは言え
ない問題点があった。特に、カスタムＬＳＩの大規模化
、多様化に伴ってゲート数情報を厳密に考慮する必要が
でてきた。
線審〕を見積っていたため、実際の配線容量とかけ離れ
た値となってしまい、正確な仮配線容Ｒ見積りとは言え
ない問題点があった。特に、カスタムＬＳＩの大規模化
、多様化に伴ってゲート数情報を厳密に考慮する必要が
でてきた。
本発明方式は、第１図に示す如く、論理階層をカウント
する手段７、ゲート数をカウントする手段８、ファンア
ウト数をカウントする手段９よりなる。
する手段７、ゲート数をカウントする手段８、ファンア
ウト数をカウントする手段９よりなる。
論理設計データの論理階層及びゲート数及びファンアウ
ト数から仮配線容重の見積りを自動的に行なっているた
め、仮配線古漬をより実際の配線容量に近い正確な見積
りを行ない行る。
ト数から仮配線容重の見積りを自動的に行なっているた
め、仮配線古漬をより実際の配線容量に近い正確な見積
りを行ない行る。
第１図は本発明方法の一実施例を説明するだめのブロッ
ク図を示す。第２図及び第３図は第１図中見積り手段の
動作を説明するフローチャートで、第２図は論理階層情
報及びゲート数情報を大々１９る動作、第３図はファン
アウト数情報を得る動作を夫々示す。
ク図を示す。第２図及び第３図は第１図中見積り手段の
動作を説明するフローチャートで、第２図は論理階層情
報及びゲート数情報を大々１９る動作、第３図はファン
アウト数情報を得る動作を夫々示す。
第１図中、１は論理階層情報第１フアイルで、第５図に
示すようなブロックＡ〜Ｆの構成が格納されている。２
は論理階層情報第２フアイルで、論理階層情報第１フア
イル１を処理しているとき最下層ブロックＤ、Ｅ、Ｆの
ネツ１へ情報が格納される構成をなす。３は物理情報フ
ァイルで、最下層ブロック［）、Ｅ、Ｆのゲート数情報
が予め格納されている。４は見積り手段で、第２図及び
第３図に示すフローチャートに従って動作する構成とさ
れている。
示すようなブロックＡ〜Ｆの構成が格納されている。２
は論理階層情報第２フアイルで、論理階層情報第１フア
イル１を処理しているとき最下層ブロックＤ、Ｅ、Ｆの
ネツ１へ情報が格納される構成をなす。３は物理情報フ
ァイルで、最下層ブロック［）、Ｅ、Ｆのゲート数情報
が予め格納されている。４は見積り手段で、第２図及び
第３図に示すフローチャートに従って動作する構成とさ
れている。
第１図において、見積り手段４の制御回路５の動作によ
り、ブロック検出手段６において論理階層情報第１フア
イル１からトップブロック八を見て（第２図中ステップ
２０）これに子ブロックがあるか否かが判断される（ス
テップ２１）。この場合はブロックＢという子ブロック
があるので論理ｌ！ｉＩｉ腎カウント手段７において論
理階層がカウントされ（ステップ２２）、再びこれに子
ブロックがあるか否かが判断され（ステップ２１）、更
にブロックＤ、Ｅという子ブロックがあるので論理階層
カウント手段７にて論理ｒＪＩｄＭがカウントされる（
ステップ２２）。
り、ブロック検出手段６において論理階層情報第１フア
イル１からトップブロック八を見て（第２図中ステップ
２０）これに子ブロックがあるか否かが判断される（ス
テップ２１）。この場合はブロックＢという子ブロック
があるので論理ｌ！ｉＩｉ腎カウント手段７において論
理階層がカウントされ（ステップ２２）、再びこれに子
ブロックがあるか否かが判断され（ステップ２１）、更
にブロックＤ、Ｅという子ブロックがあるので論理階層
カウント手段７にて論理ｒＪＩｄＭがカウントされる（
ステップ２２）。
次に、ブロックＤに子ブロックがないことが判断され（
ステップ２１）、物理情報ファイル３からブロックＤの
ゲート数が引出されてゲート数カウント手段８にて加算
される（ステップ２３）。
ステップ２１）、物理情報ファイル３からブロックＤの
ゲート数が引出されてゲート数カウント手段８にて加算
される（ステップ２３）。
ブロック検出手段６においてブロックＤと同一階層に他
のブロックＥがあることが判断され（ステップ２４）、
更に、ブロックＥに子ブロックがないことが判断され（
ステップ２１）、物理情報ファイル３からブロックＥの
ゲート数が引出されてゲート数カウント手段８にて加算
される（ステップ２３）。
のブロックＥがあることが判断され（ステップ２４）、
更に、ブロックＥに子ブロックがないことが判断され（
ステップ２１）、物理情報ファイル３からブロックＥの
ゲート数が引出されてゲート数カウント手段８にて加算
される（ステップ２３）。
次に、ブロックＥには同一階層に他のブロックがないこ
とが判断され（ステップ２４）、すぐ上層の親ブロック
Ｂに戻され（ステップ２５）、これが１ヘツブブロツク
Ａでないことが判断される（ステップ２６）。ここで、
ブロックＢと同一階層に他のブロックＣがあることが判
断され（ステップ２４）、更に、ブロックＣに子ブロッ
クＦがあることが判断され（ステップ２１）、論理階層
がカウントされる（ステップ２２）。
とが判断され（ステップ２４）、すぐ上層の親ブロック
Ｂに戻され（ステップ２５）、これが１ヘツブブロツク
Ａでないことが判断される（ステップ２６）。ここで、
ブロックＢと同一階層に他のブロックＣがあることが判
断され（ステップ２４）、更に、ブロックＣに子ブロッ
クＦがあることが判断され（ステップ２１）、論理階層
がカウントされる（ステップ２２）。
ブロックＦには子ブロックがないことが判断され（ステ
ップ２１）、物理情報ファイル３からブロックＦのゲー
ト数が引出されてゲート数カウント手段８にて加算され
る（ステップ２３）。ブロックＦには同一階層に他のブ
ロックがないことが判断され（ステップ２４）、すぐ上
層の親ブロックＣに戻され（ステップ２５）、トップブ
ロックＡでないことが判断される（ステップ２６）ａブ
ロックＣには同一階層に他のブロックがないことが判断
され（ステップ２４）、すぐ上層の親ブロックＡに戻さ
れ（ステップ２５）、これがトップブロックであること
が判断され（ステップ２６）、動作が終了する。
ップ２１）、物理情報ファイル３からブロックＦのゲー
ト数が引出されてゲート数カウント手段８にて加算され
る（ステップ２３）。ブロックＦには同一階層に他のブ
ロックがないことが判断され（ステップ２４）、すぐ上
層の親ブロックＣに戻され（ステップ２５）、トップブ
ロックＡでないことが判断される（ステップ２６）ａブ
ロックＣには同一階層に他のブロックがないことが判断
され（ステップ２４）、すぐ上層の親ブロックＡに戻さ
れ（ステップ２５）、これがトップブロックであること
が判断され（ステップ２６）、動作が終了する。
以上の動作により、論理階層情報とゲート数情報とを得
ることができる。
ることができる。
一方、この動作と同時に、第３図に示すフローチャート
に従った処理が行なわれる。処理されているブロックを
見て（ステップ３０）、例えばブロックＤの処理が行な
われている時、論理階層情報第２ファイル２から引出さ
れたそのブロックＤに接続されているピンをみてネット
名が記憶され（ステップ３１）、次に、同一ネット名が
あるか否かが判断され（ステップ３２）、同一ネット名
がある場合はファンアウト数カウント手段９においてフ
ァンアウト数がカウントされる（ステップ３３）。次に
、ブロックＥ、Ｆも上記と同様にして処理され、ファン
アウト数がカウントされる。
に従った処理が行なわれる。処理されているブロックを
見て（ステップ３０）、例えばブロックＤの処理が行な
われている時、論理階層情報第２ファイル２から引出さ
れたそのブロックＤに接続されているピンをみてネット
名が記憶され（ステップ３１）、次に、同一ネット名が
あるか否かが判断され（ステップ３２）、同一ネット名
がある場合はファンアウト数カウント手段９においてフ
ァンアウト数がカウントされる（ステップ３３）。次に
、ブロックＥ、Ｆも上記と同様にして処理され、ファン
アウト数がカウントされる。
なお、前記論理階層及びファンアウト数のカウントは従
来方法において行なわれていたのと同様の処理によって
行なわれる。
来方法において行なわれていたのと同様の処理によって
行なわれる。
このようにして、論理１！ａＥ情報、ゲート数情報、フ
ァンアウト数情報が個々に得られ、これらの各情報から
仮配線容量が見積られる。
ァンアウト数情報が個々に得られ、これらの各情報から
仮配線容量が見積られる。
本発明によれば、論理階層情報及びゲート数情報及びフ
ァンアウト数情報から仮配線容■を見積っているので、
論理階層情報及びファンアウト数情報のみで見積ってい
た従来方式に比してより実際の配？！容０に近い正確な
仮配線容量を見積り得る笠の特長を右する。
ァンアウト数情報から仮配線容■を見積っているので、
論理階層情報及びファンアウト数情報のみで見積ってい
た従来方式に比してより実際の配？！容０に近い正確な
仮配線容量を見積り得る笠の特長を右する。
第１図は本発明方式の一実施例を説明するためのブロッ
ク図、 第２図は論理階層情報及びゲート数情報を得る動作のフ
ローチャート、 第３図はファンアウト数情報を１与る動作のフローチャ
ート、 第４図は一般の半埒体装置の回路図、 第５図はブロックの構成を模式的に示す図である。 図において、 １．２は論理階層情報ファイル、 ３は物理情報ファイル、 ４は見積り手段、 ５は制御回路、 ６はブロック検出手段、 ７は論理階層カラン１へ手段、 ８はゲート数カウント手段、 ９はツーアンアウト数カウント手段である。 ／て１ 杢発朗オ繊を説明１１７℃・１２図 第■図 第２図 ７フシアウ賞（傅ｉ焚荒李墜ろフロー＋ヤーＦ第３図 月１ 第５図
ク図、 第２図は論理階層情報及びゲート数情報を得る動作のフ
ローチャート、 第３図はファンアウト数情報を１与る動作のフローチャ
ート、 第４図は一般の半埒体装置の回路図、 第５図はブロックの構成を模式的に示す図である。 図において、 １．２は論理階層情報ファイル、 ３は物理情報ファイル、 ４は見積り手段、 ５は制御回路、 ６はブロック検出手段、 ７は論理階層カラン１へ手段、 ８はゲート数カウント手段、 ９はツーアンアウト数カウント手段である。 ／て１ 杢発朗オ繊を説明１１７℃・１２図 第■図 第２図 ７フシアウ賞（傅ｉ焚荒李墜ろフロー＋ヤーＦ第３図 月１ 第５図
Claims (1)
- 論理設計データの論理階層及びゲート数及びファンアウ
ト数から仮配線容量の見積りを自動的に行なうことを特
徴とする半導体装置の仮配線容量見積り方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61222418A JPS6377134A (ja) | 1986-09-19 | 1986-09-19 | 半導体装置の仮配線容量見積り方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61222418A JPS6377134A (ja) | 1986-09-19 | 1986-09-19 | 半導体装置の仮配線容量見積り方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6377134A true JPS6377134A (ja) | 1988-04-07 |
Family
ID=16782075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61222418A Pending JPS6377134A (ja) | 1986-09-19 | 1986-09-19 | 半導体装置の仮配線容量見積り方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6377134A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02287885A (ja) * | 1989-04-28 | 1990-11-27 | Nec Corp | 階層的仮想配線容量対応遅延解析装置 |
-
1986
- 1986-09-19 JP JP61222418A patent/JPS6377134A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02287885A (ja) * | 1989-04-28 | 1990-11-27 | Nec Corp | 階層的仮想配線容量対応遅延解析装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7159202B2 (en) | Methods, apparatus and computer program products for generating selective netlists that include interconnection influences at pre-layout and post-layout design stages | |
| US9904755B2 (en) | Legalizing a multi-patterning integrated circuit layout | |
| Liu et al. | Timing-aware layer assignment for advanced process technologies considering via pillars | |
| WO2000067163A2 (en) | Placement-based pin optimization method and apparatus for computer-aided circuit design | |
| US10831972B2 (en) | Capacity model for global routing | |
| JP4587520B2 (ja) | 半導体集積回路の自動配置配線方法 | |
| US6192508B1 (en) | Method for logic optimization for improving timing and congestion during placement in integrated circuit design | |
| WO2016130289A1 (en) | Intellectual property block design with folded blocks and duplicated pins for 3d integrated circuits | |
| US9940422B2 (en) | Methods for reducing congestion region in layout area of IC | |
| US20050193354A1 (en) | Method of extraction of wire capacitances in LSI device having diagonal wires and extraction program for same | |
| JP2005149273A (ja) | 半導体集積回路のフロアプラン装置及びフロアプラン方法 | |
| JPS6377134A (ja) | 半導体装置の仮配線容量見積り方式 | |
| JPH07261372A (ja) | パターン検証方法および検証装置 | |
| US7073152B2 (en) | System and method for determining a highest level signal name in a hierarchical VLSI design | |
| US8132141B2 (en) | Method and apparatus for generating a centerline connectivity representation | |
| US9092587B2 (en) | Congestion estimation techniques at pre-synthesis stage | |
| US20150052492A1 (en) | Routing method | |
| Oh et al. | Efficient logic-level timing analysis using constraint-guided critical path search | |
| Ghaida et al. | Random yield prediction based on a stochastic layout sensitivity model | |
| JPH0327474A (ja) | 半導体集積回路用ネットリストの修正方法 | |
| JPH06310601A (ja) | レイアウト設計方法 | |
| JP3863423B2 (ja) | 論理回路の故障箇所推定方法、および、論理回路の故障箇所推定プログラム | |
| Li et al. | Efficient computation of small abstraction refinements | |
| JP3177958B2 (ja) | レイアウト設計システムおよびレイアウト設計方法 | |
| JP2996153B2 (ja) | Ａｓｉｃ検証方法 |