JPH02285644A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH02285644A JPH02285644A JP10823289A JP10823289A JPH02285644A JP H02285644 A JPH02285644 A JP H02285644A JP 10823289 A JP10823289 A JP 10823289A JP 10823289 A JP10823289 A JP 10823289A JP H02285644 A JPH02285644 A JP H02285644A
- Authority
- JP
- Japan
- Prior art keywords
- type
- insulating film
- gate
- semiconductor device
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 13
- 238000000992 sputter etching Methods 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 19
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000001704 evaporation Methods 0.000 abstract 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 239000007769 metal material Substances 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 241000238557 Decapoda Species 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の構造およびその製造方法に関し
、特にHEMT (High Electron Mo
bility Transistor)またはM E
S F E T (Metal Sem1conduc
tor Field Effect Transist
or)のそれに関するものである。
、特にHEMT (High Electron Mo
bility Transistor)またはM E
S F E T (Metal Sem1conduc
tor Field Effect Transist
or)のそれに関するものである。
第2図(a)〜(d)は従来のHEMTの製造方法を示
す断面図であり、図において、1は半絶縁性GaAs基
板、2はアンドープGaAs層で、厚さ約5000人で
ある。3は2次元電子ガス、4はn型AlGaAs層で
、厚さ約1000人、不純物濃度約3X10”cm−”
である。5はn型GaAs層で、厚さ約2000人、不
純物濃度約3×10 ” c m−3である。6はドレ
イン電極、7はソース電極、8はゲート電極形成用のレ
ジストパターン、9はゲート電極である。
す断面図であり、図において、1は半絶縁性GaAs基
板、2はアンドープGaAs層で、厚さ約5000人で
ある。3は2次元電子ガス、4はn型AlGaAs層で
、厚さ約1000人、不純物濃度約3X10”cm−”
である。5はn型GaAs層で、厚さ約2000人、不
純物濃度約3×10 ” c m−3である。6はドレ
イン電極、7はソース電極、8はゲート電極形成用のレ
ジストパターン、9はゲート電極である。
次に動作について説明する。
n型AlGaAs層4からアンドープGaAs層2に電
子が供給され、アンドープGaAs層2に2次元電子ガ
ス3を発生させる。
子が供給され、アンドープGaAs層2に2次元電子ガ
ス3を発生させる。
この2次元電子ガス3の移動をゲート電極9で制御し、
ドレイン電極6とソース電極7の間の電流値を制御する
。
ドレイン電極6とソース電極7の間の電流値を制御する
。
2次元電子ガス3はアンドープG a A s層2中を
移動するので、不純物による散乱を受けない。
移動するので、不純物による散乱を受けない。
そのため、非常に低雑音のFETが実現できる。
次に製造方法について説明する。
まず、分子線エピタキシ法(Molecular Be
am Epitaxy)または有機金属気相成長法(M
etal Organic Chemical Vap
or Deposition)により第2図(a)に示
すエビ構造を形成する。次に蒸着リフトオフによりソー
ス、ドレイン電極6.7を形成する。
am Epitaxy)または有機金属気相成長法(M
etal Organic Chemical Vap
or Deposition)により第2図(a)に示
すエビ構造を形成する。次に蒸着リフトオフによりソー
ス、ドレイン電極6.7を形成する。
ゲート電極用レジストパターン8を形成し、これをマス
クとして硫酸系、酒石酸系のエツチング液を用いてウェ
ットエツチングを行い、n型GaAs層5にリセスを形
成する。上記リセスに蒸着リフトオフによりゲート電極
9を形成し、本装置を完成する。
クとして硫酸系、酒石酸系のエツチング液を用いてウェ
ットエツチングを行い、n型GaAs層5にリセスを形
成する。上記リセスに蒸着リフトオフによりゲート電極
9を形成し、本装置を完成する。
一般にHEMTあるいはMESFET半導体装置では、
素子の高速化等性能向上のためにはゲート長の微細化が
要求されるが、上記のように構成された従来の半導体装
置では、ゲート長はレジストパターンの寸法で限定され
、その微細化は困難であった。また、微細化に伴いゲー
ト抵抗が増加するという問題があった。
素子の高速化等性能向上のためにはゲート長の微細化が
要求されるが、上記のように構成された従来の半導体装
置では、ゲート長はレジストパターンの寸法で限定され
、その微細化は困難であった。また、微細化に伴いゲー
ト抵抗が増加するという問題があった。
また、HEMTあるいはMESFET半導体装置では、
素子の性能向上のためには、寄生容量寄生抵抗の低減が
必要であり、とりわけソース。
素子の性能向上のためには、寄生容量寄生抵抗の低減が
必要であり、とりわけソース。
ゲート電極間のソースシリーズでいこう低く抑えること
が重要であるが、上記構成の従来の半導体装置では、ゲ
ート電極とソースおよびドレイン電極との間が大きく離
れているので、ソースシリーズ抵抗を低減するためには
、n型GaAs層のリセスエッチングが必要であり、該
リセスエッチングを行うと、エツチングのばらつきに起
因して素子を流れる電流値、およびピンチオフ電圧の均
一性、再現性に問題を生ずることとなった。
が重要であるが、上記構成の従来の半導体装置では、ゲ
ート電極とソースおよびドレイン電極との間が大きく離
れているので、ソースシリーズ抵抗を低減するためには
、n型GaAs層のリセスエッチングが必要であり、該
リセスエッチングを行うと、エツチングのばらつきに起
因して素子を流れる電流値、およびピンチオフ電圧の均
一性、再現性に問題を生ずることとなった。
また、従来の他のGaAsMESFETとして特開昭6
3−36577号記載のものがあり、これはGaAs半
絶縁性基板にInをイオン注入した後、熱処理を施して
表面における禁制帯幅が順次小さくなる■nXGa+−
x As層を形成し、この上に単に金属層を形成するこ
とにより、何ら合金化処理を行う必要なしに、n”
InGaAs層上にノンアロイオーミックなソース、ド
レイン電極を形成するようにしたものである。
3−36577号記載のものがあり、これはGaAs半
絶縁性基板にInをイオン注入した後、熱処理を施して
表面における禁制帯幅が順次小さくなる■nXGa+−
x As層を形成し、この上に単に金属層を形成するこ
とにより、何ら合金化処理を行う必要なしに、n”
InGaAs層上にノンアロイオーミックなソース、ド
レイン電極を形成するようにしたものである。
しかるに、この従来装置は、ゲートの微細化は図られて
おらず、また、ゲート電極とソースおよびドレイン電極
との距離が離れているので、ソースシリーズ抵抗を低減
することはできなかった。
おらず、また、ゲート電極とソースおよびドレイン電極
との距離が離れているので、ソースシリーズ抵抗を低減
することはできなかった。
また、従来のさらに他のGaAsMESFETとして特
開昭6(1−50967号記載のものがあり、これは上
記公報のn” InGaAs層と同一機能を持たせた
。即ち合金化処理なしに、ノンアロイオーミックなソー
ス、ドレイン電極を形成可能としたn”GeJiie膜
を活性層上Gこ積層し、さらに該Ge層層膜膜上形成し
たスペーサ用絶縁膜のゲート開口部から上記Ge層を選
択工・ンチング(横方向オーバーエツチング)してここ
にゲートを形成し、上記スペーサ用絶縁膜をゲート開口
部の両外側で写真製版してここにソース、ドレインを形
成することにより実効的なソース、ゲート間隔の制御を
行い、しかもソース、ゲート ドレイン電極を同一材料
で同時に形成することによって製造工程の短縮を図るよ
うにしたものである。
開昭6(1−50967号記載のものがあり、これは上
記公報のn” InGaAs層と同一機能を持たせた
。即ち合金化処理なしに、ノンアロイオーミックなソー
ス、ドレイン電極を形成可能としたn”GeJiie膜
を活性層上Gこ積層し、さらに該Ge層層膜膜上形成し
たスペーサ用絶縁膜のゲート開口部から上記Ge層を選
択工・ンチング(横方向オーバーエツチング)してここ
にゲートを形成し、上記スペーサ用絶縁膜をゲート開口
部の両外側で写真製版してここにソース、ドレインを形
成することにより実効的なソース、ゲート間隔の制御を
行い、しかもソース、ゲート ドレイン電極を同一材料
で同時に形成することによって製造工程の短縮を図るよ
うにしたものである。
しかるに、この従来装置においては、ゲートの微細化を
行ったとしてもゲート抵抗の増大なしにこれを行うこと
はできず、また、ソースおよびドレイン電極の形成をゲ
ート開口部の形成とは全く別にの後写真製版で行ってい
るため、ソースおよびドレイン電極の形成はゲート電極
とはセルファラインとはなっておらず、ソースシリーズ
抵抗の有効な低減は困難であった。
行ったとしてもゲート抵抗の増大なしにこれを行うこと
はできず、また、ソースおよびドレイン電極の形成をゲ
ート開口部の形成とは全く別にの後写真製版で行ってい
るため、ソースおよびドレイン電極の形成はゲート電極
とはセルファラインとはなっておらず、ソースシリーズ
抵抗の有効な低減は困難であった。
この発明は上記のような問題点を解決するためになされ
たもので、ゲート抵抗を増加させずにゲートを微細化す
ることができるとともに、n型GaAs層をリセスエッ
チングせずに、ソースシリーズ抵抗を低減でき、均一性
、再現性に優れた半導体装置およびその製造方法を得る
ことを目的としている。
たもので、ゲート抵抗を増加させずにゲートを微細化す
ることができるとともに、n型GaAs層をリセスエッ
チングせずに、ソースシリーズ抵抗を低減でき、均一性
、再現性に優れた半導体装置およびその製造方法を得る
ことを目的としている。
この発明にかかる半導体装置およびその製造方法は、L
型と逆り型の絶縁膜と該絶縁膜のサイドウオールを利用
することによって、T型の微細ゲートを形成したもので
ある。
型と逆り型の絶縁膜と該絶縁膜のサイドウオールを利用
することによって、T型の微細ゲートを形成したもので
ある。
また、L型と逆り型の絶縁膜を用いてゲート電極とソー
スおよびドレイン電極とをセルファライン的に短い距離
で位置決めするようにしたものである。
スおよびドレイン電極とをセルファライン的に短い距離
で位置決めするようにしたものである。
また、最表面に02型I nGaAs層を設け、ソース
およびドレイン電極をノンアロイオーミックコンタクト
とし、ゲート電極とソースおよびドレイン電極とを共通
の金属材料により形成したものである。
およびドレイン電極をノンアロイオーミックコンタクト
とし、ゲート電極とソースおよびドレイン電極とを共通
の金属材料により形成したものである。
さらに、n+型1 nGaAsの一部を直下のn−Ga
As層に対して選択エツチングし、露出したn−GaA
s層上にゲート金属を形成したものである。
As層に対して選択エツチングし、露出したn−GaA
s層上にゲート金属を形成したものである。
この発明においては、絶縁膜と絶縁膜のサイドウオール
を利用することによって、T型の微細ゲートを形成する
ようにしたから、ゲート抵抗の増加を抑制しつつゲート
を微細化できる。
を利用することによって、T型の微細ゲートを形成する
ようにしたから、ゲート抵抗の増加を抑制しつつゲート
を微細化できる。
また、ゲート電極とソースおよびドレイン電極をL型と
逆り型の絶縁膜を介してセルファライン的に短い距離で
位置決めでき、ソースシリーズ抵抗を下げることができ
る。
逆り型の絶縁膜を介してセルファライン的に短い距離で
位置決めでき、ソースシリーズ抵抗を下げることができ
る。
また、最表面にn1型I nGaAs層を設け、ソース
およびドレイン電極をノンアロイオーミックコンタクト
としたから、ゲート電極との金属材料の共通化ができ、
信頼性を向上できる。
およびドレイン電極をノンアロイオーミックコンタクト
としたから、ゲート電極との金属材料の共通化ができ、
信頼性を向上できる。
さらに、n+型1 nGaAsの選択エツチングによっ
てn型GaAsのリセスエッチングをせずにソースシリ
ーズ抵抗を下げることができ、電流値およびピンチオフ
電圧の均一性、再現性に優れたものとすることができる
。
てn型GaAsのリセスエッチングをせずにソースシリ
ーズ抵抗を下げることができ、電流値およびピンチオフ
電圧の均一性、再現性に優れたものとすることができる
。
以下本発明の一実施例を図について説明する。
第1図はこの発明の一実施例によるHEMTの製造方法
を示す断面図であり、図において、21は半絶縁性G
a A s基板、22はアンドープGaAs層で、膜厚
は約5000人である。23は2次元電子ガス、24は
n型AlGaAs層で、膜厚は約1000人、不純物濃
度は約3X10”cm−”である。25はn型GaAs
層で、膜厚は約2000人、不純物濃度は約3 X 1
0”cm−’である。27はSiOからなる第1種の絶
縁膜で、膜厚は約2000人である。28は第1種の絶
縁膜27を加工するためのレジストパターン、29はS
iNからなる第2種の絶縁膜で、膜厚は1500人であ
る。30はSiOからなる第1種の絶縁膜で加工したレ
ジストパターン、31はTi7M o / A uの積
層金属、32はゲート金属、33はドレイン電極、34
はソース電極である。
を示す断面図であり、図において、21は半絶縁性G
a A s基板、22はアンドープGaAs層で、膜厚
は約5000人である。23は2次元電子ガス、24は
n型AlGaAs層で、膜厚は約1000人、不純物濃
度は約3X10”cm−”である。25はn型GaAs
層で、膜厚は約2000人、不純物濃度は約3 X 1
0”cm−’である。27はSiOからなる第1種の絶
縁膜で、膜厚は約2000人である。28は第1種の絶
縁膜27を加工するためのレジストパターン、29はS
iNからなる第2種の絶縁膜で、膜厚は1500人であ
る。30はSiOからなる第1種の絶縁膜で加工したレ
ジストパターン、31はTi7M o / A uの積
層金属、32はゲート金属、33はドレイン電極、34
はソース電極である。
次に製造方法について説明する。
まず、分子線エピタキシ法(Molecular Be
am Epitaxy)または有機金属気相成長法(M
etal Chemical Vapor Depos
ition )により第1図(a)に示すエビ構造を形
成する。
am Epitaxy)または有機金属気相成長法(M
etal Chemical Vapor Depos
ition )により第1図(a)に示すエビ構造を形
成する。
次に第1図(b)に示すように、SiOからなる第1種
の絶縁膜27を約2000人の厚さにウェハ全面に形成
した後、レジストパターン28を形成し、該レジストパ
ターンを用いて第1種の絶縁膜27を図のようにC2F
6 十CHF3 +02 十Heのガスを用いたRlE
(リアクティブイオンエツチング)等で加工する。
の絶縁膜27を約2000人の厚さにウェハ全面に形成
した後、レジストパターン28を形成し、該レジストパ
ターンを用いて第1種の絶縁膜27を図のようにC2F
6 十CHF3 +02 十Heのガスを用いたRlE
(リアクティブイオンエツチング)等で加工する。
次に第1図(C)に示すように、レジスト28を除去し
たのち、SiNからなる第2種の絶縁膜29を約150
0人の厚さに全面に形成する。
たのち、SiNからなる第2種の絶縁膜29を約150
0人の厚さに全面に形成する。
次に第1図(d)に示すように、SiOからなる第1種
の絶縁膜を全面に形成し、Cz F b + CHF
3+0□+Heのガスを用いたRIE等でこれをエツチ
ングし、第2種の絶縁膜29の側壁に第1種の絶縁膜か
らなるサイドウオール30を形成する。
の絶縁膜を全面に形成し、Cz F b + CHF
3+0□+Heのガスを用いたRIE等でこれをエツチ
ングし、第2種の絶縁膜29の側壁に第1種の絶縁膜か
らなるサイドウオール30を形成する。
次に第1図(e)に示すように、RIEにより第1種の
絶縁膜27上のSiNからなる第2種の絶縁膜29を除
去する。この際にRIEはCHF3+0□のガスを用い
る。ただしこれらのエツチング条件は第2種の絶縁膜2
9だけをエンチングし、第1種の絶縁膜27および30
をエツチングしない条件(基板温度、ガスの混合比等の
条件)を選ぶ。
絶縁膜27上のSiNからなる第2種の絶縁膜29を除
去する。この際にRIEはCHF3+0□のガスを用い
る。ただしこれらのエツチング条件は第2種の絶縁膜2
9だけをエンチングし、第1種の絶縁膜27および30
をエツチングしない条件(基板温度、ガスの混合比等の
条件)を選ぶ。
次に第1図げ)に示すように、n″ InC;aAs層
26をn型GaAs層25に対して選択エツチングする
。これには沸騰した濃塩酸(concHC1)等を用い
ればよい。
26をn型GaAs層25に対して選択エツチングする
。これには沸騰した濃塩酸(concHC1)等を用い
ればよい。
次に第1図(g)に示すように、今度はSiOからなる
第1種の絶縁膜27および30だけをC2F6十CHF
3 +Oz +Heの混合ガスを用いたRIE等でエツ
チング除去し、第2種の絶縁膜からなるL型または逆り
型の絶縁膜29a、29bを形成する。
第1種の絶縁膜27および30だけをC2F6十CHF
3 +Oz +Heの混合ガスを用いたRIE等でエツ
チング除去し、第2種の絶縁膜からなるL型または逆り
型の絶縁膜29a、29bを形成する。
次に第1図(5)に示すように、全面にTi7M。
/Au、Ti/Au、あるいはT i / P t /
A u等からなる金属31を蒸着した後、第1図(i
)に示すように、L型および逆り型の第2種の絶縁膜2
9a 29bを利用し、Arガスを用いた斜めイオン
ミリングまたはエッチバックとイオンミリングとの併用
によって余分な金属を除去し、ソースおよびドレイン電
極33.34とゲート電極32とに分離する。これによ
り、第1図(j)に示すHEMTが完成する。
A u等からなる金属31を蒸着した後、第1図(i
)に示すように、L型および逆り型の第2種の絶縁膜2
9a 29bを利用し、Arガスを用いた斜めイオン
ミリングまたはエッチバックとイオンミリングとの併用
によって余分な金属を除去し、ソースおよびドレイン電
極33.34とゲート電極32とに分離する。これによ
り、第1図(j)に示すHEMTが完成する。
このような本実施例による半導体装置の製造方法では、
T型の微細ゲートを形成したので、ゲート抵抗の増加を
抑制してゲートを微細化でき、また、ゲート電極とソー
スおよびドレイン電極をL型と逆り型の絶縁膜によって
セルファライン的に短い距離で位置決めでき、ソースシ
リーズ抵抗を下げることができる。
T型の微細ゲートを形成したので、ゲート抵抗の増加を
抑制してゲートを微細化でき、また、ゲート電極とソー
スおよびドレイン電極をL型と逆り型の絶縁膜によって
セルファライン的に短い距離で位置決めでき、ソースシ
リーズ抵抗を下げることができる。
また、最表面にn+型1 nGaAs層を設け、ソース
およびドレイン電極をノンアロイオーミックコンタクト
としたので、ゲート電極との金属材料の共通化ができ、
工程を簡単化できるとともに、装置の信頼性を向上でき
る。
およびドレイン電極をノンアロイオーミックコンタクト
としたので、ゲート電極との金属材料の共通化ができ、
工程を簡単化できるとともに、装置の信頼性を向上でき
る。
さらに、n“型I nGaAsの選択エツチングによっ
てn型GaAsのリセスエッチングをせずにソースシリ
ーズ抵抗を下げることができ、電流値およびピンチオフ
電圧の均一性、再現性に優れたものが得られる。
てn型GaAsのリセスエッチングをせずにソースシリ
ーズ抵抗を下げることができ、電流値およびピンチオフ
電圧の均一性、再現性に優れたものが得られる。
なお、上記実施例、ではGaAs系HEMTについて説
明したが、これはGaAs系のMESFETであっても
よい。
明したが、これはGaAs系のMESFETであっても
よい。
また、GaAs系ではなく、InP系のHE MT又は
MESFETであってもよく、この場合GaAs層はI
nP層、AlGaAs層はI nGaAs層とすればよ
い。
MESFETであってもよく、この場合GaAs層はI
nP層、AlGaAs層はI nGaAs層とすればよ
い。
以上のように、この発明によれば、半導体装置およびそ
の製造方法において、L型と逆り型の絶縁膜と、絶縁膜
のサイドウオールを利用することによって、T型の微細
ゲ・−トを形成するようにしたので、ゲート抵抗の増加
を抑制しつつゲートを微細化できる。
の製造方法において、L型と逆り型の絶縁膜と、絶縁膜
のサイドウオールを利用することによって、T型の微細
ゲ・−トを形成するようにしたので、ゲート抵抗の増加
を抑制しつつゲートを微細化できる。
また、ゲート電極とソースおよびドレイン電極とをL型
と逆り型の絶縁膜を介してセルファライン的に短い距離
で位置決めでき、ソースシリーズ抵抗を下げることがで
きる。
と逆り型の絶縁膜を介してセルファライン的に短い距離
で位置決めでき、ソースシリーズ抵抗を下げることがで
きる。
また、最表面にn+型1 nGaAs層を設け、ソース
およびドレイン電極をノンアロイオーミンクコンタクト
としたから、ゲート電極との金属材料の共通化ができ、
工程を簡単化できるとともに、装置の信頼性を向上でき
る。
およびドレイン電極をノンアロイオーミンクコンタクト
としたから、ゲート電極との金属材料の共通化ができ、
工程を簡単化できるとともに、装置の信頼性を向上でき
る。
さらに、n+型T nGaAsの選択エツチングによっ
てn型GaAsのリセスエッチングをせずにソースシリ
ーズ抵抗を下げることができ、電流値およびピンチオフ
電圧の均一性、再現性に優れたものを得ることができる
。
てn型GaAsのリセスエッチングをせずにソースシリ
ーズ抵抗を下げることができ、電流値およびピンチオフ
電圧の均一性、再現性に優れたものを得ることができる
。
第1図はこの発明の一実施例による半導体装置の製造方
法を示す図である。 第2図は従来の半導体装置の製造方法を示す図である。 図において、21は半絶縁性GaAs基板、22はアン
ドープGaAs層、23は2次元電子ガス、24はれ型
AlGaAs層、25はn型GaAs層、27はSiO
からなる第1種の絶縁膜、28はレジストパターン、2
9はSiNからなる第2種の絶縁膜、30はレジストパ
ターン、31はT i / M o / A uの積層
金属、32はゲート金属、33はドレイン電極、34は
ソース電極である。 なお図中同一部分は同−又は相当部分を示す。 ヘ Cつ \j U) N 0フ ■ 平成ρ年 /月ノに日 許庁長官 殿 1、事件の表示 特願平1−108232号 2、発明の名称 半導体装置およびその製造方法 3、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目2番3号名 称
(601)三菱電機株式会社代表者 志岐守哉 4、代理人 郵便番号 564 住 所 大阪府吹田市江坂町1丁目23番43号5、
補正の対象 明細書の発明の詳細な説明の欄 6、補正の内容 (1) 明細書第4頁第18行の「移動」を「濃度」
に訂正する。 (2)同第6頁第6行の「ていこう低く抑え」を「抵抗
を低く抑え」に訂正する。 (3)同第11頁第10行の「ゲート金属」を「ゲート
電極」に訂正する。 以 上
法を示す図である。 第2図は従来の半導体装置の製造方法を示す図である。 図において、21は半絶縁性GaAs基板、22はアン
ドープGaAs層、23は2次元電子ガス、24はれ型
AlGaAs層、25はn型GaAs層、27はSiO
からなる第1種の絶縁膜、28はレジストパターン、2
9はSiNからなる第2種の絶縁膜、30はレジストパ
ターン、31はT i / M o / A uの積層
金属、32はゲート金属、33はドレイン電極、34は
ソース電極である。 なお図中同一部分は同−又は相当部分を示す。 ヘ Cつ \j U) N 0フ ■ 平成ρ年 /月ノに日 許庁長官 殿 1、事件の表示 特願平1−108232号 2、発明の名称 半導体装置およびその製造方法 3、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目2番3号名 称
(601)三菱電機株式会社代表者 志岐守哉 4、代理人 郵便番号 564 住 所 大阪府吹田市江坂町1丁目23番43号5、
補正の対象 明細書の発明の詳細な説明の欄 6、補正の内容 (1) 明細書第4頁第18行の「移動」を「濃度」
に訂正する。 (2)同第6頁第6行の「ていこう低く抑え」を「抵抗
を低く抑え」に訂正する。 (3)同第11頁第10行の「ゲート金属」を「ゲート
電極」に訂正する。 以 上
Claims (5)
- (1)L型と逆L型の絶縁膜によってソースおよびドレ
イン電極と分離された微細なT型ゲートを備えたHEM
TまたはMESFETである半導体装置。 - (2)最表面にn^+InGaAs層が形成され、上記
n^+InGaAs層上にノンアロイでオーミックコン
タクトを形成できるソースおよびドレイン電極が形成さ
れ、 ゲート電極がソースおよびドレイン電極と同一の金属か
ら形成され、 上記ゲート電極とソースおよびドレイン電極とはL型お
よび逆L型絶縁膜の厚み分だけ離して自己整合的に位置
合わせされているHEMTまたはMESFETである半
導体装置。 - (3)最表面にn^+InGaAs層が形成され、該n
^+InGaAs層の一部が直下のn−GaAs層に対
して選択エッチングされ、 露出した上記n−GaAs層上にゲート金属が形成され
ている特許請求の範囲第2項記載のHEMTまたはME
SFETである半導体装置。 - (4)特許請求の範囲第1項記載のHEMTまたはME
SFET半導体装置の製造方法であって、第1種の絶縁
膜をウェハ全面に形成する工程と、レジストパターンを
用いて上記第1種の絶縁膜に1μm幅程度以下の溝を形
成する工程と、第2種の絶縁膜を上記溝部分では溝に沿
った形状を有するようウェハ全面に形成する工程と、第
1種又は第3種の絶縁膜をウェハ全面に形成し、上記第
2種の絶縁膜の溝部分の側面に該第1種又は第3種の絶
縁膜からなるサイドウォールを形成する工程と、 上記サイドウォールおよび第1種の絶縁膜をマスクとし
て上記第2種の絶縁膜を選択エッチングし、溝底部の第
2種の絶縁膜を除去する工程と、上記第1種又は、第1
種およひ第3種の絶縁膜を上記第2種の絶縁膜に対して
選択エッチングし、L型および逆L型の形状を有する第
2種の絶縁膜を形成する工程とを含む半導体装置の製造
方法。 - (5)特許請求の範囲第4項記載のHEMTまたはME
SFET半導体装置の製造方法において、上記第1種、
第2種の絶縁膜およびサイドウォールをマスクとして上
記n^+InGaAs層だけを選択エッチングする工程
と、 ウェハ全面上の上記L型および逆L型の第2種の絶縁膜
上を含む所要部分に金属を蒸着する工程と、 上記L型および逆L型の第2種の絶縁膜上の余分な金属
をイオンミリングによって除去し、上記金属を該2つの
絶縁膜によりソースおよびドレイン電極とゲート電極と
に分離する工程とをさらに含む半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10823289A JPH02285644A (ja) | 1989-04-27 | 1989-04-27 | 半導体装置およびその製造方法 |
DE1989610509 DE68910509T2 (de) | 1989-04-27 | 1989-11-23 | Feldeffekttransistoren und Verfahren zur Herstellung eines Feldeffekttransistors. |
EP19890312165 EP0394590B1 (en) | 1989-04-27 | 1989-11-23 | Field effect transistors and method of making a field effect transistor |
US07/825,293 US5231040A (en) | 1989-04-27 | 1992-01-23 | Method of making a field effect transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10823289A JPH02285644A (ja) | 1989-04-27 | 1989-04-27 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02285644A true JPH02285644A (ja) | 1990-11-22 |
Family
ID=14479413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10823289A Pending JPH02285644A (ja) | 1989-04-27 | 1989-04-27 | 半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0394590B1 (ja) |
JP (1) | JPH02285644A (ja) |
DE (1) | DE68910509T2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2735718B2 (ja) * | 1991-10-29 | 1998-04-02 | 三菱電機株式会社 | 化合物半導体装置及びその製造方法 |
US5453627A (en) * | 1992-05-14 | 1995-09-26 | Nippon Telegraph And Telephone Corporation | Quantum interference device and complementary logic circuit utilizing thereof |
EP3823036A1 (en) * | 2019-11-18 | 2021-05-19 | Imec VZW | Process for scaling a gate length |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6323366A (ja) * | 1986-04-02 | 1988-01-30 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタの製造方法 |
JPS63228762A (ja) * | 1987-03-18 | 1988-09-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
DE3881922T2 (de) * | 1987-03-18 | 1993-10-07 | Fujitsu Ltd | Zusammengesetzte Halbleiteranordnung mit nicht-legierten ohmschen Kontakten. |
-
1989
- 1989-04-27 JP JP10823289A patent/JPH02285644A/ja active Pending
- 1989-11-23 EP EP19890312165 patent/EP0394590B1/en not_active Expired - Lifetime
- 1989-11-23 DE DE1989610509 patent/DE68910509T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0394590A3 (en) | 1992-03-18 |
EP0394590A2 (en) | 1990-10-31 |
DE68910509D1 (de) | 1993-12-09 |
EP0394590B1 (en) | 1993-11-03 |
DE68910509T2 (de) | 1994-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1214575A (en) | Method of manufacturing gaas semiconductor device | |
US6627473B1 (en) | Compound semiconductor device with delta doped layer under etching stopper layer for decreasing resistance between active layer and ohmic electrode and process of fabrication thereof | |
US6248666B1 (en) | Process of manufacturing a semiconductor device including a buried channel field effect transistor | |
US5321302A (en) | Heterojunction bipolar transistor having base structure for improving both cut-off frequency and maximum oscillation frequency | |
KR930011474B1 (ko) | 반도체장치와 그것의 제조방법 | |
US4929985A (en) | Compound semiconductor device | |
US5231040A (en) | Method of making a field effect transistor | |
US6656802B2 (en) | Process of manufacturing a semiconductor device including a buried channel field effect transistor | |
JP3483716B2 (ja) | 半導体装置 | |
JP3119248B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
JPH02285644A (ja) | 半導体装置およびその製造方法 | |
US4895811A (en) | Method of manufacturing semiconductor device | |
JP2787589B2 (ja) | 半導体装置 | |
JPS59181060A (ja) | 半導体装置 | |
JPH04291732A (ja) | 電界効果トランジスタの製造方法 | |
JP3236386B2 (ja) | 半導体装置の製造方法 | |
JPH11176839A (ja) | 半導体装置及びその製造方法 | |
JP3141931B2 (ja) | 電界効果トランジスタ | |
JPH03233966A (ja) | 半導体装置 | |
JPH06163602A (ja) | 高電子移動度トランジスタ及びその製造方法 | |
JPH07142685A (ja) | 半導体集積回路装置とその製造方法 | |
KR100554967B1 (ko) | 음성미분저항 억제용 부정합 고전자이동도 트랜지스터 및제조 방법 | |
JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
JPH02188931A (ja) | 半導体装置の製造方法 | |
JPH06232168A (ja) | 電界効果トランジスタおよびその製造方法 |