JPH02284583A - 情報挿入装置 - Google Patents
情報挿入装置Info
- Publication number
- JPH02284583A JPH02284583A JP10633189A JP10633189A JPH02284583A JP H02284583 A JPH02284583 A JP H02284583A JP 10633189 A JP10633189 A JP 10633189A JP 10633189 A JP10633189 A JP 10633189A JP H02284583 A JPH02284583 A JP H02284583A
- Authority
- JP
- Japan
- Prior art keywords
- information
- address
- semiconductor memory
- title information
- sram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000003780 insertion Methods 0.000 claims abstract description 16
- 230000037431 insertion Effects 0.000 claims abstract description 16
- 238000012545 processing Methods 0.000 claims description 5
- 230000015654 memory Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000003786 synthesis reaction Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、ビデオカメラとビデオテープレコーダ(以下
VTRと記す)とが一体的に形成されたカメラ一体型V
TR等に搭載されて有効な情報挿入装置に関する。
VTRと記す)とが一体的に形成されたカメラ一体型V
TR等に搭載されて有効な情報挿入装置に関する。
[従来の技術]
カメラ一体型VTRを使用し撮影した画像にタイトルや
説明などの文字情報を挿入する場合、従来はモニタ画面
上でタイトルを挿入したい位置に対応した位置にタイト
ルを描いた紙面を予めこのカメラ一体型VTRのビデオ
カメラにて撮影する。
説明などの文字情報を挿入する場合、従来はモニタ画面
上でタイトルを挿入したい位置に対応した位置にタイト
ルを描いた紙面を予めこのカメラ一体型VTRのビデオ
カメラにて撮影する。
そしてビデオカメラにて撮影されたタイトルの各画素の
輝度信号を2値の信号のデジタル信号に変換して、表示
画面上の一画面分のタイトル情報としてカメラ一体型V
TRに備わるデジタルメモリに一旦記憶される。そして
必要時に記憶されたタイトル情報がデジタルメモリより
読み出され、現在撮影されている映像にタイトル情報を
スーパーインポーズすることでタイトル付の画像を得る
ものである。
輝度信号を2値の信号のデジタル信号に変換して、表示
画面上の一画面分のタイトル情報としてカメラ一体型V
TRに備わるデジタルメモリに一旦記憶される。そして
必要時に記憶されたタイトル情報がデジタルメモリより
読み出され、現在撮影されている映像にタイトル情報を
スーパーインポーズすることでタイトル付の画像を得る
ものである。
又、スクロール、ワイプ、反転等の画像処理についても
上記メモリに記憶された例えばタイトル情報等の一画面
分の映像データを単位として処理されるようになってい
る。
上記メモリに記憶された例えばタイトル情報等の一画面
分の映像データを単位として処理されるようになってい
る。
[発明が解決しようとする課題]
上述したように一つのメモリのメモリ容量がビデオカメ
ラの一画面分の範囲、即ち前記撮影像が記録される磁気
テープ上の一フィールド分に対応しており、かつデジタ
ルメモリ上の各文字の記憶位置とモニタ表示画面上の表
示位置とが対応するようになっている。したがって挿入
しようとするタイトルの文字が複数行であるような場合
に、これをモニタ表示画面」二で複数の画面にわたり同
一すの使用効率が低く、又、デジタルメモリが複数個あ
るので操作性も煩雑となる。さらに民生用のカメラ一体
型VTRに上述したような機能を搭載する場合、製品コ
スト等制約条件が多く必然的にデジタルメモリの容量も
制限されるゆえ、あまり長い文字や図形等の情報はスク
ロール表示できないという問題点もある。又、表示画面
の中央部に小さい文字や図形を表示させた場合もそれぞ
れに独立に一画面としてデジタルメモリに記憶しておか
な(Jればならずメモリ容量を無駄に消費することとな
っていた。
ラの一画面分の範囲、即ち前記撮影像が記録される磁気
テープ上の一フィールド分に対応しており、かつデジタ
ルメモリ上の各文字の記憶位置とモニタ表示画面上の表
示位置とが対応するようになっている。したがって挿入
しようとするタイトルの文字が複数行であるような場合
に、これをモニタ表示画面」二で複数の画面にわたり同
一すの使用効率が低く、又、デジタルメモリが複数個あ
るので操作性も煩雑となる。さらに民生用のカメラ一体
型VTRに上述したような機能を搭載する場合、製品コ
スト等制約条件が多く必然的にデジタルメモリの容量も
制限されるゆえ、あまり長い文字や図形等の情報はスク
ロール表示できないという問題点もある。又、表示画面
の中央部に小さい文字や図形を表示させた場合もそれぞ
れに独立に一画面としてデジタルメモリに記憶しておか
な(Jればならずメモリ容量を無駄に消費することとな
っていた。
本発明は上述したような問題点を解決するためになされ
たもので、デジタルメモリの容量を増やすことなく比較
的簡単な構成で複数の画面にわたり同一行に文字や画像
の情報をスクロール等の表示を実行できる情報挿入装置
を提供することを目的とする。
たもので、デジタルメモリの容量を増やすことなく比較
的簡単な構成で複数の画面にわたり同一行に文字や画像
の情報をスクロール等の表示を実行できる情報挿入装置
を提供することを目的とする。
[課題を解決するための手段とその作用]本発明は、複
数のm個の文字あるいは図形の情報を半導体メモリに記
憶し、該半導体メモリよりの1行にスクロール表示しよ
うとすると、第7図に示すように複数のデジタルメモリ
50a、501)50’c・・・を設けて、第1のデジ
タルメモリ50aには第1行分の文字(図示の例では文
字ΔないしD)、第2のデジタルメモリ50bに第2行
分の文字ESF、GSH,第3のデジタルメモリ50c
に第3行分の文字ISJ、に、Lを記憶さ且て各メモリ
から文字を読み出さなければならない。
数のm個の文字あるいは図形の情報を半導体メモリに記
憶し、該半導体メモリよりの1行にスクロール表示しよ
うとすると、第7図に示すように複数のデジタルメモリ
50a、501)50’c・・・を設けて、第1のデジ
タルメモリ50aには第1行分の文字(図示の例では文
字ΔないしD)、第2のデジタルメモリ50bに第2行
分の文字ESF、GSH,第3のデジタルメモリ50c
に第3行分の文字ISJ、に、Lを記憶さ且て各メモリ
から文字を読み出さなければならない。
このように、従来の方式によれば、複数行にわたる文字
を表示画面上で同一の位置にある1行に表示させるには
それぞれ1画面分の記憶容量を有する複数のデジタルメ
モリが必要であり、装置が高価となるという問題があっ
た。
を表示画面上で同一の位置にある1行に表示させるには
それぞれ1画面分の記憶容量を有する複数のデジタルメ
モリが必要であり、装置が高価となるという問題があっ
た。
又、第7図aに示すように、一つのデジタルメモリ50
には磁気テープ上の一画像分に挿入されるAないしpの
タイトル情報41しか記憶されず、タイトル情報を挿入
する位置以外のメモリ領域には何も記憶されないまま、
第7図すに示すように次のデジタルメモリに次の画像に
挿入ずべきEないしI(のタイトル情報41が記憶され
るのでメモ前記情報を読み出し、読み出した情報を画像
に挿入する情報挿入装置において、 設定された分割に従い上記半導体メモリより上記m個よ
り少ない数の複数n個の上記情報を読み出す読出回路と
、 読み出したn個の情報を画面の一定位置に挿入する
ように上記情報の出力タイミングを制御する位置合わせ
回路と、を備えたことを特徴とする。
には磁気テープ上の一画像分に挿入されるAないしpの
タイトル情報41しか記憶されず、タイトル情報を挿入
する位置以外のメモリ領域には何も記憶されないまま、
第7図すに示すように次のデジタルメモリに次の画像に
挿入ずべきEないしI(のタイトル情報41が記憶され
るのでメモ前記情報を読み出し、読み出した情報を画像
に挿入する情報挿入装置において、 設定された分割に従い上記半導体メモリより上記m個よ
り少ない数の複数n個の上記情報を読み出す読出回路と
、 読み出したn個の情報を画面の一定位置に挿入する
ように上記情報の出力タイミングを制御する位置合わせ
回路と、を備えたことを特徴とする。
このように構成することで読出回路は、半導体メモリに
記憶される文字あるいは図形の情報を設定された分割に
従って読み出す。読み出したそれぞれの情報は、表示位
置合イつせ回路によってそれぞれの画面上の一定位置に
挿入されるタイミングに出力される。よって、複数の画
面にわたる文字等の情報を一画面分の記憶容量を有する
一個の半導体メモリに記憶することができる。
記憶される文字あるいは図形の情報を設定された分割に
従って読み出す。読み出したそれぞれの情報は、表示位
置合イつせ回路によってそれぞれの画面上の一定位置に
挿入されるタイミングに出力される。よって、複数の画
面にわたる文字等の情報を一画面分の記憶容量を有する
一個の半導体メモリに記憶することができる。
本発明においては、設定された分割に従い上記情報を連
続的に1文字分ずつずらせながら半導体メモリより読み
出し、読み出した情報を画像の一定位置に例えば1行分
ずつ所定時間毎に挿入して、1行の文字をスクロール表
示させ得る文字情報を出力させることができる。
続的に1文字分ずつずらせながら半導体メモリより読み
出し、読み出した情報を画像の一定位置に例えば1行分
ずつ所定時間毎に挿入して、1行の文字をスクロール表
示させ得る文字情報を出力させることができる。
さらに本発明は、文字あるいは図形の情報を半導体メモ
リに記憶し、該半導体メモリより前記情報を読み出し、
読み出した情報を画像に挿入する情報挿入装置において
、 上記半導体メモリが送出する上記情報より設定以上の無
信号部分があることを検知することで上記情報を複数に
分割して読み出す読出部と、 読み出した上記情報を画
像の一定位置に設定時間毎に挿入し、あるいはスクロー
ル表示させる読出処理部と、を備えたことを特徴とする
。
リに記憶し、該半導体メモリより前記情報を読み出し、
読み出した情報を画像に挿入する情報挿入装置において
、 上記半導体メモリが送出する上記情報より設定以上の無
信号部分があることを検知することで上記情報を複数に
分割して読み出す読出部と、 読み出した上記情報を画
像の一定位置に設定時間毎に挿入し、あるいはスクロー
ル表示させる読出処理部と、を備えたことを特徴とする
。
このように構成することで読出部は、半導体メモリに記
憶した情報の分割した読み出しが予め設定されていなく
ても半導体メモリに記憶される文字等の情報を自動的に
分割して読み出す。読出処理部は、読み出したそれぞれ
の情報をそれぞれの画像の一定位置に設定時間毎に挿入
し、あるいはスクロール表示させる。
憶した情報の分割した読み出しが予め設定されていなく
ても半導体メモリに記憶される文字等の情報を自動的に
分割して読み出す。読出処理部は、読み出したそれぞれ
の情報をそれぞれの画像の一定位置に設定時間毎に挿入
し、あるいはスクロール表示させる。
[実施例]
7〜
七もに、りしフッ215号を発生ずる位相ロックループ
(以下PLLと記す)回路5よりSRAM2の記憶容量
や取り込む画面の精度により決定され、水平同期信号に
同期したマスタークロック信号(園内ではMCKと記す
)が供給され、さらに後述するシステムコントロール回
路6より制御信号が供給される。
(以下PLLと記す)回路5よりSRAM2の記憶容量
や取り込む画面の精度により決定され、水平同期信号に
同期したマスタークロック信号(園内ではMCKと記す
)が供給され、さらに後述するシステムコントロール回
路6より制御信号が供給される。
このようなコントロールパルス発生器4は、供給される
各種信号を基にSRAM2へのタイトル情報等の信号の
供給及び送出を制御する制御信号を発生ずる回路であり
、コントロールパルス発生器4の出力側は、前述したシ
リアル/パラレル変換器3の他に、SRAM2へのタイ
トル情報の書き込み及び読み出しに必要なアドレス信号
を発生ずるアドレスカウンタ7、パラレル信号をシリア
ル信号に変換するパラレル/シリアル変換器8、後述す
る表示位置合わせ回路9に接続される。さらにコントロ
ールパルス発生器4は、SRAM2に記憶される一画面
分のタイトル情報を分割して出力する際に、タイトル情
報を読み出すアドレス本発明の一実施例を示す第1図に
おいて、=Iンパレータ1のマイナス側端子にはタイト
ル情報が描かれた紙面をビデオカメラにて撮影した際の
撮影像の各画素の輝度信号Yが供給され、プラス側端子
には所定電圧を有する基準電圧が供給される。
各種信号を基にSRAM2へのタイトル情報等の信号の
供給及び送出を制御する制御信号を発生ずる回路であり
、コントロールパルス発生器4の出力側は、前述したシ
リアル/パラレル変換器3の他に、SRAM2へのタイ
トル情報の書き込み及び読み出しに必要なアドレス信号
を発生ずるアドレスカウンタ7、パラレル信号をシリア
ル信号に変換するパラレル/シリアル変換器8、後述す
る表示位置合わせ回路9に接続される。さらにコントロ
ールパルス発生器4は、SRAM2に記憶される一画面
分のタイトル情報を分割して出力する際に、タイトル情
報を読み出すアドレス本発明の一実施例を示す第1図に
おいて、=Iンパレータ1のマイナス側端子にはタイト
ル情報が描かれた紙面をビデオカメラにて撮影した際の
撮影像の各画素の輝度信号Yが供給され、プラス側端子
には所定電圧を有する基準電圧が供給される。
コンパレータ1は、前記基準電圧と1rj記輝度信号Y
の電圧とを比較し、前記基準電圧より前記輝度信号Yの
電圧の方が高い場合には0を、低い場合にはlの信号を
送出する。コンパレータlの出力側は、シリアル信号を
パラレル信号に変換するノリアル/パラレル変換器3を
介してスタデイツク書込み読出し可能なメモリ(以下S
RAMと記す)2のI10ポート2aに接続される。
の電圧とを比較し、前記基準電圧より前記輝度信号Yの
電圧の方が高い場合には0を、低い場合にはlの信号を
送出する。コンパレータlの出力側は、シリアル信号を
パラレル信号に変換するノリアル/パラレル変換器3を
介してスタデイツク書込み読出し可能なメモリ(以下S
RAMと記す)2のI10ポート2aに接続される。
シリアル/パラレル変換器3は、コンパレータlより供
給されるシリアル信号をSRAM2の人力ポート数に応
じたビット数のパラレル信号にコントロールパルス発生
器4より供給される制御信号に従い変換する回路である
。
給されるシリアル信号をSRAM2の人力ポート数に応
じたビット数のパラレル信号にコントロールパルス発生
器4より供給される制御信号に従い変換する回路である
。
コントロールパルス発生器4にはビデオカメラより垂直
同期信号、水平同期信号が供給されるとを制御する分割
用アドレスコントロール回路13に接続され、分割用ア
ドレスコントロール回路13の出力側はアドレスカウン
タ7に接続される。
同期信号、水平同期信号が供給されるとを制御する分割
用アドレスコントロール回路13に接続され、分割用ア
ドレスコントロール回路13の出力側はアドレスカウン
タ7に接続される。
尚、コントロールパルス発生器4は、デイレイ形フリッ
プフロップ回路にて構成したリングカウンタを基本に各
種ゲート回路で構成することができる。
プフロップ回路にて構成したリングカウンタを基本に各
種ゲート回路で構成することができる。
S IRA M 2に記憶されたタイトル情報を送出づ
′るI10ポート2aの出力ボートは、SRAM2より
送出されるパラレルなタイトル情報の信号をコントロー
ルパルス発生器4が送出する制御信号にてシリアルな信
号に変換するパラレル/シリアル変換器8に接続される
。
′るI10ポート2aの出力ボートは、SRAM2より
送出されるパラレルなタイトル情報の信号をコントロー
ルパルス発生器4が送出する制御信号にてシリアルな信
号に変換するパラレル/シリアル変換器8に接続される
。
パラレル/シリアル変換器8の出力側は、スイッチ10
の端子10a1及びSRAM2に記憶される一画面分の
タイトル情報を分割して読み出す場合、送出される分割
されたタイトル情報を例えばビデオカメラにて撮影中の
複数の画像内の同じ位置に挿入するための表示位置合せ
回路9に接続され、表示位置合せ回路9の出力側は、ス
イッチ10の端子10bに接続される。
の端子10a1及びSRAM2に記憶される一画面分の
タイトル情報を分割して読み出す場合、送出される分割
されたタイトル情報を例えばビデオカメラにて撮影中の
複数の画像内の同じ位置に挿入するための表示位置合せ
回路9に接続され、表示位置合せ回路9の出力側は、ス
イッチ10の端子10bに接続される。
スイッチ10は、操作者が、SRAM2に記憶された一
画面分のタイトル情報をそのままビデオカメラにて撮影
上の一画像の全面に出力することを選択スイッチ+1に
て選択した場合、システムコントロール回路6が送出す
る信号にて端子lOa側に切り替わり、一方、操作者が
、SRAM2に記憶された一画面分のタイトル情報を分
割して出力させることを選択スイッチ11にて選択した
場合、システムコントロール回路6が送出する信号によ
り端子+Ob側に切り替わるスイッチである。スイッチ
IOの出力側は、SRAM2より送出されるタイトル情
報をRSG、Hの各カラー信号に合成するカラー合成回
路12に接続され、カラー合成回路12の出力側は適宜
な信号処理回路を介してVTRの映像記録部(図示せず
)あるいは映像表示装置(図示せず)に接続される。
画面分のタイトル情報をそのままビデオカメラにて撮影
上の一画像の全面に出力することを選択スイッチ+1に
て選択した場合、システムコントロール回路6が送出す
る信号にて端子lOa側に切り替わり、一方、操作者が
、SRAM2に記憶された一画面分のタイトル情報を分
割して出力させることを選択スイッチ11にて選択した
場合、システムコントロール回路6が送出する信号によ
り端子+Ob側に切り替わるスイッチである。スイッチ
IOの出力側は、SRAM2より送出されるタイトル情
報をRSG、Hの各カラー信号に合成するカラー合成回
路12に接続され、カラー合成回路12の出力側は適宜
な信号処理回路を介してVTRの映像記録部(図示せず
)あるいは映像表示装置(図示せず)に接続される。
上記のように構成されるデジタルタイトル回路装置にお
ける動作を以下に説明する。
ける動作を以下に説明する。
本発明のデジタルタイトル回路装置を例えばカD・・と
順に並んで文字りはSRAM2の最終番地に近い側の番
地に記憶される。又この実施例ではタイトル情報30は
、ビデオカメラにて現在撮影中の映像に挿入されるが、
説明の便宜」ニテレビ画面40上に表示される画像を図
示して説明する。
順に並んで文字りはSRAM2の最終番地に近い側の番
地に記憶される。又この実施例ではタイトル情報30は
、ビデオカメラにて現在撮影中の映像に挿入されるが、
説明の便宜」ニテレビ画面40上に表示される画像を図
示して説明する。
本発明のデジタルタイトル回路装置においては、磁気テ
ープ上のIフィールド即ち撮影像の一画面に対応してS
RAM2に記憶されているタイトル情報30を1行ずつ
に分割して、第4図aないし第4図Cに示すように、1
フイールドの画面40の同し位置(図示の例では画面4
0の下端位置)に挿入することができる。 この場合、
操作者が選択スイッチ11を操作することでシステムコ
ントロール回路6は、スイッチ10及びコントロールパ
ルス発生器4へ制御信号を送出し、スイッチIOは端子
10b側に切り替えられ、コントロールパルス発生器4
は分割用アドレスコントロール回路13及び表示位置合
せ回路9に制御信号を送出する。
ープ上のIフィールド即ち撮影像の一画面に対応してS
RAM2に記憶されているタイトル情報30を1行ずつ
に分割して、第4図aないし第4図Cに示すように、1
フイールドの画面40の同し位置(図示の例では画面4
0の下端位置)に挿入することができる。 この場合、
操作者が選択スイッチ11を操作することでシステムコ
ントロール回路6は、スイッチ10及びコントロールパ
ルス発生器4へ制御信号を送出し、スイッチIOは端子
10b側に切り替えられ、コントロールパルス発生器4
は分割用アドレスコントロール回路13及び表示位置合
せ回路9に制御信号を送出する。
例えば、SRAM2に記憶したタイトル情報3メラ一体
型VTRに設け、例えばビデオカメラにて現在撮影して
いる映像にタイトル情報を挿入し、タイトル情報が挿入
された映像を磁気テープに記録する場合、第3図に示す
ように、ビデオカメラにて撮影中の画像に挿入するだめ
のタイトル情報30が描かれた紙面31を、ビデオカメ
ラ(図示せず)にて撮影する。撮影されたタイトル情報
30を含むビデオカメラからの輝度信号は従来技術と同
様にしてコンパレータ1にて2値化され、2値化された
タイトル情報30の信号は、コントロールパルス発生器
4j−り供給される制御信号に従いシリアル/パラレル
変換器3にてパラレル信号に変換され、SRAM2のI
10ポート2aの入力ポートを介してSRAM2に記憶
される。
型VTRに設け、例えばビデオカメラにて現在撮影して
いる映像にタイトル情報を挿入し、タイトル情報が挿入
された映像を磁気テープに記録する場合、第3図に示す
ように、ビデオカメラにて撮影中の画像に挿入するだめ
のタイトル情報30が描かれた紙面31を、ビデオカメ
ラ(図示せず)にて撮影する。撮影されたタイトル情報
30を含むビデオカメラからの輝度信号は従来技術と同
様にしてコンパレータ1にて2値化され、2値化された
タイトル情報30の信号は、コントロールパルス発生器
4j−り供給される制御信号に従いシリアル/パラレル
変換器3にてパラレル信号に変換され、SRAM2のI
10ポート2aの入力ポートを介してSRAM2に記憶
される。
この実施例ではSRAM2の記憶容量と記憶位置はテレ
ビ画面1枚分の画素容量と画素位置に相当したものとし
てあり、又第3図において、枠線して包囲された範囲は
テレビ画面の1枚分を表すものとする。そして文字Aは
SRAM2の先頭番地に近い側の番地に記憶され、以下
文字B、C。
ビ画面1枚分の画素容量と画素位置に相当したものとし
てあり、又第3図において、枠線して包囲された範囲は
テレビ画面の1枚分を表すものとする。そして文字Aは
SRAM2の先頭番地に近い側の番地に記憶され、以下
文字B、C。
0を文字Aからり、EからI−T、 IからLの3つ
に分割して読み出す場合、Sl?ΔM2の総ての番地数
をNとすれば、分割用アドレスコントロール回路13は
、SRAM2の1番地にす、全番地Nのl/3部分に相
当する、N/3番地までに記憶されているタイトル情報
を読み出すようにアドレスカウンタ7のスタートアドレ
スを設定し、N/3番地まで読み出しが終了した時点で
読み出しを停止するようにアドレスカウンタ7を制御す
る。よって、タイトル情報30の内、AないしDがSr
(ΔM2より読み出しが行なわれる。
に分割して読み出す場合、Sl?ΔM2の総ての番地数
をNとすれば、分割用アドレスコントロール回路13は
、SRAM2の1番地にす、全番地Nのl/3部分に相
当する、N/3番地までに記憶されているタイトル情報
を読み出すようにアドレスカウンタ7のスタートアドレ
スを設定し、N/3番地まで読み出しが終了した時点で
読み出しを停止するようにアドレスカウンタ7を制御す
る。よって、タイトル情報30の内、AないしDがSr
(ΔM2より読み出しが行なわれる。
SRAM2は、アドレスカウンタ7より供給されるアド
レス信号に従いタイトル情報30をA、B、C順にパラ
レル/シリアル変換器8に送出する。パラレル/シリア
ル変換器8は前記タイトル情報30の各文字をシリアル
信号に変換し表示位置合せ回路9に送出する。
レス信号に従いタイトル情報30をA、B、C順にパラ
レル/シリアル変換器8に送出する。パラレル/シリア
ル変換器8は前記タイトル情報30の各文字をシリアル
信号に変換し表示位置合せ回路9に送出する。
表示位置合せ回路9は、送出されるタイトル情報30を
画面上の同じ位置、例えば第4図aないし第4図Cに示
すように画面の下方位置に挿入するようにタイミングを
調整し、この調整されたタイトル情報30をスイッチ1
0の端子10bを介してカラー合成回路I2へ送出する
。カラー合成回路12より送出されるAないしDのタイ
トル情報30は図示しないVTRの記録部又は映像表示
装置に送られて、第4図aに示すようにテレビ画面40
上で所定の画像に文字A、B、CSDが該画面40の下
方に表示されるように信号処理され、映像とタイトル情
報とが重畳された映像が磁気テープ上のいくつかのフィ
ールドに挿入され記録される。上記の動作が一定時間繰
り返される。
画面上の同じ位置、例えば第4図aないし第4図Cに示
すように画面の下方位置に挿入するようにタイミングを
調整し、この調整されたタイトル情報30をスイッチ1
0の端子10bを介してカラー合成回路I2へ送出する
。カラー合成回路12より送出されるAないしDのタイ
トル情報30は図示しないVTRの記録部又は映像表示
装置に送られて、第4図aに示すようにテレビ画面40
上で所定の画像に文字A、B、CSDが該画面40の下
方に表示されるように信号処理され、映像とタイトル情
報とが重畳された映像が磁気テープ上のいくつかのフィ
ールドに挿入され記録される。上記の動作が一定時間繰
り返される。
そして一定時間が経過した後、同様にして分割用アドレ
スコントロール回路13よりアドレスカウンタ7へ制御
信号が送出され、アドレスカウンタ7はSRAM2のN
/3番地より2N/3番地までを指定するアドレス信号
を出力する。そしてSRAM2に記憶されている文字E
ないし!1が読み出され、同様の動作にて第4図すに示
すように、Eないし■1のタイトル情報が映像に重畳さ
れた後、この映像が磁気テープ上の後続の各フィールド
に1を上述した動作にて、第5図aないし第5図Cに示
すように1文字ずつ移動しながら撮影像内に表示し、こ
の映像を磁気テープ」二の各フィールドに記録すればよ
い。このように記録された磁気テープを再生することで
、タイトル情報30を例えばモニタの表示画面でスクロ
ール表示することができる。
スコントロール回路13よりアドレスカウンタ7へ制御
信号が送出され、アドレスカウンタ7はSRAM2のN
/3番地より2N/3番地までを指定するアドレス信号
を出力する。そしてSRAM2に記憶されている文字E
ないし!1が読み出され、同様の動作にて第4図すに示
すように、Eないし■1のタイトル情報が映像に重畳さ
れた後、この映像が磁気テープ上の後続の各フィールド
に1を上述した動作にて、第5図aないし第5図Cに示
すように1文字ずつ移動しながら撮影像内に表示し、こ
の映像を磁気テープ」二の各フィールドに記録すればよ
い。このように記録された磁気テープを再生することで
、タイトル情報30を例えばモニタの表示画面でスクロ
ール表示することができる。
このように本発明のデジタルタイトル回路によれば、S
RAM2に記憶されたタイトル情報を分割して読み出し
、撮影像に重畳し、この映像を磁気テープ上のそれぞれ
の記録トラックに記録することができる。それ故タイト
ル情報をモニタの表示画面上の同じ行でスクロール表示
するような場合でも磁気テープ」二の1フイ一ルド分の
記憶容量を有する1つのSl”tAMに記憶すればよい
。したがってSRAM2の容量が増えることがないので
製品コスト等が大幅に増加することはなく又、比較的簡
単な構成で複数の画面に連続したタイトルをスクロール
表示さけることができる。
RAM2に記憶されたタイトル情報を分割して読み出し
、撮影像に重畳し、この映像を磁気テープ上のそれぞれ
の記録トラックに記録することができる。それ故タイト
ル情報をモニタの表示画面上の同じ行でスクロール表示
するような場合でも磁気テープ」二の1フイ一ルド分の
記憶容量を有する1つのSl”tAMに記憶すればよい
。したがってSRAM2の容量が増えることがないので
製品コスト等が大幅に増加することはなく又、比較的簡
単な構成で複数の画面に連続したタイトルをスクロール
表示さけることができる。
又、第1図に示すパラレル/シリアル変換器8記録され
る。さらに所定時間後、同様にして、SRAM2の2N
/3番地より最終番地までに記憶されている文字I、J
、に、Lのタイトル情報か読み出され、映像中に重畳さ
れ、この映像が磁気テープ上のさらに後続するフィール
ドに記録される。
る。さらに所定時間後、同様にして、SRAM2の2N
/3番地より最終番地までに記憶されている文字I、J
、に、Lのタイトル情報か読み出され、映像中に重畳さ
れ、この映像が磁気テープ上のさらに後続するフィール
ドに記録される。
尚、上記の実施例においてはSRAM2の1番地よりN
/3番地までを指定して第1の期間では第1行の文字A
、B、C,Dを読み出し、第2の期間には第2行の文字
E、F、G、Hを読み出したが、分割用アドレスコント
ロール回路I3よりアドレスカウンタ7へ送出する信号
を制御することで連続的にタイトル情報30の読み出し
を行なうこともできる。
/3番地までを指定して第1の期間では第1行の文字A
、B、C,Dを読み出し、第2の期間には第2行の文字
E、F、G、Hを読み出したが、分割用アドレスコント
ロール回路I3よりアドレスカウンタ7へ送出する信号
を制御することで連続的にタイトル情報30の読み出し
を行なうこともできる。
例えば、第1の期間にはタイトル情報30のAないしD
を読み出し、次に第2の期間にはBないしEを読み出し
、以下同様にタイトル情報30を所定期間毎に1文字ず
つスクロールしながら読み出すように分割用アドレスコ
ント〔J−ル回路13よりアドレスカウンタ7へ制御信
号を送出すればよい。そして、順次読み出されるタイト
ル情報4の出力側に上述したような表示位置合せ回路9
とは別個に、第2図に示すような、無信号期間カウント
回路14を設けても良い。無信号期間カウント回路I4
は、パラレル/シリアル変換器8より送出する信号内の
無信号期間をカウントし、設定カウント値以」二無信号
期間を検出すればSflAM2に記憶しているタイトル
情報を分割して読み出すような制御信号を分割用アドレ
スコントロール回路13へ自動的に送出する。このよう
な無信号期間カウント回路14は、例えばカウンタとR
SSフリップフロラフ路にて構成することができ、コン
トロールパルス発生器4と同様にビデオカメラより送出
される撮影像の水平及び垂直同期信号並びにマスターク
ロックが供給され動作する。
を読み出し、次に第2の期間にはBないしEを読み出し
、以下同様にタイトル情報30を所定期間毎に1文字ず
つスクロールしながら読み出すように分割用アドレスコ
ント〔J−ル回路13よりアドレスカウンタ7へ制御信
号を送出すればよい。そして、順次読み出されるタイト
ル情報4の出力側に上述したような表示位置合せ回路9
とは別個に、第2図に示すような、無信号期間カウント
回路14を設けても良い。無信号期間カウント回路I4
は、パラレル/シリアル変換器8より送出する信号内の
無信号期間をカウントし、設定カウント値以」二無信号
期間を検出すればSflAM2に記憶しているタイトル
情報を分割して読み出すような制御信号を分割用アドレ
スコントロール回路13へ自動的に送出する。このよう
な無信号期間カウント回路14は、例えばカウンタとR
SSフリップフロラフ路にて構成することができ、コン
トロールパルス発生器4と同様にビデオカメラより送出
される撮影像の水平及び垂直同期信号並びにマスターク
ロックが供給され動作する。
したがって無信号期間カウント回路14より制御信号が
送出されることで分割用アドレスコントロール回路13
、アドレスカウンタ7は、」二連した動作を行ない、S
RAM2に記憶されたタイトル情報を分割して読み出す
。
送出されることで分割用アドレスコントロール回路13
、アドレスカウンタ7は、」二連した動作を行ない、S
RAM2に記憶されたタイトル情報を分割して読み出す
。
尚、本発明のデジタルタイトル回路装置においても従来
のデジタルタイトル回路装置と同様に、第3図に、示す
タイトル情報30が描かれた紙面31が、第6図に示す
ように、撮影像の一画像40の全面に対応するように、
SRAM2に記憶されたタイトル情報30を撮影像の一
画面に挿入し、挿入した映像を記録することもできる。
のデジタルタイトル回路装置と同様に、第3図に、示す
タイトル情報30が描かれた紙面31が、第6図に示す
ように、撮影像の一画像40の全面に対応するように、
SRAM2に記憶されたタイトル情報30を撮影像の一
画面に挿入し、挿入した映像を記録することもできる。
この場合、操作者が選択スイッチ11を操作することで
、システムコントロール回路6はその旨の制御信号をス
イッチ10へ送出し、スイッチIOは端子10a側に切
り替えられる。又、システムコントロール回路6はコン
トロールパルス発生器4にもその旨の制御信号を送出す
る。よって、コントロールパルス発生器4は、SRAM
2に記憶されているタイトル情報30を、第6図に示す
ように、撮影像画面40の全面に挿入するように、アド
レスカウンタ7へ制御信号を送出する。よってSRAM
2は、アドレスカウンタ7より供給されるアドレス信号
に従い記憶しているタイトル情報30をI10ボート2
aよりパラレル信号にてパラレル/シリアル変換器8へ
送出する。バラレれの情報を画面の所定位置に挿入する
ようにしたから半導体メモリの容量を増やすことなく多
くの挿入情報を記憶させることができ、情報挿入装置の
価格の」二昇を抑制できるとともに、半導体メモリの使
用効率を向上させることができる。又、比較的簡単な構
成でスクロール表示等を行うことができる。
、システムコントロール回路6はその旨の制御信号をス
イッチ10へ送出し、スイッチIOは端子10a側に切
り替えられる。又、システムコントロール回路6はコン
トロールパルス発生器4にもその旨の制御信号を送出す
る。よって、コントロールパルス発生器4は、SRAM
2に記憶されているタイトル情報30を、第6図に示す
ように、撮影像画面40の全面に挿入するように、アド
レスカウンタ7へ制御信号を送出する。よってSRAM
2は、アドレスカウンタ7より供給されるアドレス信号
に従い記憶しているタイトル情報30をI10ボート2
aよりパラレル信号にてパラレル/シリアル変換器8へ
送出する。バラレれの情報を画面の所定位置に挿入する
ようにしたから半導体メモリの容量を増やすことなく多
くの挿入情報を記憶させることができ、情報挿入装置の
価格の」二昇を抑制できるとともに、半導体メモリの使
用効率を向上させることができる。又、比較的簡単な構
成でスクロール表示等を行うことができる。
第1図は本発明の情報挿入装置の構成を示すブロック図
、第2図は第1図に示す情報挿入装置に付加することが
できる回路の構成を示すブロック図、第3図は本発明の
情報挿入装置に記憶可能なタイトル情報を示す図、第4
図ないし第6図は本発明の情報挿入装置の動作を示す図
、第7図は従来の情報挿入装置にタイトル情報を記憶す
る際の動作を示す図である。 2・・・SRAM、4・・コントロールパルス発生器、
6 システムコントロール回路、 9・・表示位置合U回路、10・・・スイッチ、ル/シ
リアル変換器8は、前記パラレル信号をシリアル信号に
変換し、スイッチlOの端子10a及びカラー合成回路
12を介して、例えばV T Rの映像記録部に送出す
る。したがってビデオカメラにて撮影されたタイトル情
報30は、第6図に示すように、撮影像の一画面40の
全面に挿入され、この映像は磁気テープの1フイ一ルド
分に記録される。 尚、上述した実施例では、例えばビデオカメラにて撮影
中の撮影像にタイトル情報を重畳し、このタイトル付き
の映像を磁気テープに記録したが、例えばモニタテレビ
に表示される映像にタイトル情報を重畳し、このタイト
ル付き映像を磁気テープに記録してもよいし、又、撮影
像が記録されている磁気テープにタイトル情報を直接記
録してもよい。 [発明の効果] 以上詳述したように本発明によれば、半導体メモリに記
憶されている文字あるいは図形の情報を分割して読み出
して、分割して読み出したそれぞ11・・・選択スイッ
チ、 13・・・分割用アドレスコントロール回路。
、第2図は第1図に示す情報挿入装置に付加することが
できる回路の構成を示すブロック図、第3図は本発明の
情報挿入装置に記憶可能なタイトル情報を示す図、第4
図ないし第6図は本発明の情報挿入装置の動作を示す図
、第7図は従来の情報挿入装置にタイトル情報を記憶す
る際の動作を示す図である。 2・・・SRAM、4・・コントロールパルス発生器、
6 システムコントロール回路、 9・・表示位置合U回路、10・・・スイッチ、ル/シ
リアル変換器8は、前記パラレル信号をシリアル信号に
変換し、スイッチlOの端子10a及びカラー合成回路
12を介して、例えばV T Rの映像記録部に送出す
る。したがってビデオカメラにて撮影されたタイトル情
報30は、第6図に示すように、撮影像の一画面40の
全面に挿入され、この映像は磁気テープの1フイ一ルド
分に記録される。 尚、上述した実施例では、例えばビデオカメラにて撮影
中の撮影像にタイトル情報を重畳し、このタイトル付き
の映像を磁気テープに記録したが、例えばモニタテレビ
に表示される映像にタイトル情報を重畳し、このタイト
ル付き映像を磁気テープに記録してもよいし、又、撮影
像が記録されている磁気テープにタイトル情報を直接記
録してもよい。 [発明の効果] 以上詳述したように本発明によれば、半導体メモリに記
憶されている文字あるいは図形の情報を分割して読み出
して、分割して読み出したそれぞ11・・・選択スイッ
チ、 13・・・分割用アドレスコントロール回路。
Claims (2)
- (1)複数のm個の文字あるいは図形の情報を半導体メ
モリに記憶し、該半導体メモリより前記情報を読み出し
、読み出した情報を画像に挿入する情報挿入装置におい
て、 設定された分割に従い上記半導体メモリより上記m個よ
り少ない数の複数n個の上記情報を読み出す読出回路と
、 読み出したn個の情報を画面の一定位置に挿入するよう
に上記情報の出力タイミングを制御する位置合わせ回路
と、を備えたことを特徴とする情報挿入装置。 - (2)文字あるいは図形の情報を半導体メモリに記憶し
、該半導体メモリより前記情報を読み出し、読み出した
情報を画像に挿入する情報挿入装置において、 上記半導体メモリが送出する上記情報より設定以上の無
信号部分があることを検知することで上記情報を複数に
分割して読み出す読出部と、読み出した上記情報を画像
の一定位置に設定時間毎に挿入し、あるいはスクロール
表示させる読出処理部と、を備えたことを特徴とする情
報挿入装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10633189A JPH02284583A (ja) | 1989-04-26 | 1989-04-26 | 情報挿入装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10633189A JPH02284583A (ja) | 1989-04-26 | 1989-04-26 | 情報挿入装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02284583A true JPH02284583A (ja) | 1990-11-21 |
Family
ID=14430910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10633189A Pending JPH02284583A (ja) | 1989-04-26 | 1989-04-26 | 情報挿入装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02284583A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5170253A (en) * | 1990-01-10 | 1992-12-08 | Hitachi, Ltd. | Subtitling apparatus with memory control codes interspersed with graphic data |
JPH0723327A (ja) * | 1993-06-16 | 1995-01-24 | Matsushita Electric Ind Co Ltd | 記録装置 |
-
1989
- 1989-04-26 JP JP10633189A patent/JPH02284583A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5170253A (en) * | 1990-01-10 | 1992-12-08 | Hitachi, Ltd. | Subtitling apparatus with memory control codes interspersed with graphic data |
JPH0723327A (ja) * | 1993-06-16 | 1995-01-24 | Matsushita Electric Ind Co Ltd | 記録装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5293540A (en) | Method and apparatus for merging independently generated internal video with external video | |
KR930007065B1 (ko) | 전자카메라시스템에 있어서 재생시 화면편집장치 | |
US4855813A (en) | Television image processing system having capture, merge and display capability | |
RU97100746A (ru) | Устройство экранной индикации для системы обработки цифрового видеосигнала | |
JPS63116577A (ja) | 映像信号処理装置 | |
JP2650186B2 (ja) | 静止画映像信号処理装置 | |
US4941127A (en) | Method for operating semiconductor memory system in the storage and readout of video signal data | |
JPH02284583A (ja) | 情報挿入装置 | |
US4901148A (en) | Data processing device | |
US5451982A (en) | Still store system and method with simple image access | |
JP2989376B2 (ja) | 画像処理装置 | |
JPS63175583A (ja) | 複数入力画像編集記録方式 | |
JPH06225261A (ja) | イメージ処理システムおよびその処理方法 | |
JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
JP2753010B2 (ja) | 動画像表示方式 | |
JP2622622B2 (ja) | 走査線数変換制御方式 | |
JP2900958B2 (ja) | 字幕移動回路 | |
EP0860993A2 (en) | A television receiver for multipicture display | |
JPS62254578A (ja) | 表示制御装置 | |
JPS59126377A (ja) | 高速度撮像装置 | |
JPS63242069A (ja) | 映像信号処理回路 | |
JPS6367083A (ja) | 映像縮小表示回路 | |
Chu et al. | A flexible format video sequence processing simulation system | |
JPH10257450A (ja) | ビデオ信号の多重化方法および装置 | |
JPH0431892A (ja) | ビデオ信号表示装置 |