JPH02284522A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＰＬＬ回路に関し、特にディジタル形位相比較
器を用いたＰＬＬ回路に関する。

〔従来の技術〕

従来、この種のＰＬＬ回路は、第３図に示すように、非
常に安定した所定の周波数で発振する発振器１と、この
発振器１の出力信号と分周器７からの分周信号との位相
差１周波数差を検出して位相差１周波数差と対応したパ
ルス信号を出力するディジタル形位相比較器２と、この
ディジタル形位相比較器２からのパルス信号により低域
フィルタ５のコンデンサに電荷を充放電するための充放
電信号を出力するチャージポンプ回路４ｎと、このチャ
ージポンプ回路４Ｂからの充放電信号によりコンデンサ
を充放電して直流化された電圧を出力する低域フィルタ
５と、この低域フィルタ５の出力電圧と対応した周波数
で発振する電圧制御発振器６と、この電圧制御発振器６
の出力信号を１／Ｎに分周して分周信号を出力する分周
器７とを有する構成となっていた３ ディジタル形位相比較器２は通常、保持回路を備えた構
成となっている。

〔発明が解決しようとする課題〕

上述した従来のＰ　Ｌ　Ｌ回路は、ディジタル形位相比
較器２の内部に保持回路を備えた構成となっているので
、この保持回路に宇宙線の重粒子の入射等により外乱が
加わった際に、保持回路の出力が反転し、−時的にＰＬ
Ｌ回路のロックがはずれるという欠点がある。

本発明の目的は、外乱等によりロックがはずれるのを防
止することがてきるＰ　Ｌ　１．、、回路を提供するこ
とにある。

〔課題を解決するための手段〕

本発明のＰＬＬ回路は、所定の周波数で発振する発振器
と、それぞれこの発振器の出力信号と分周信号との位相
差を検出しこの位相差と対応したパルス信号を出力する
同一特性の第１及び第２のディジタル形位相比較器と、
これら第１及び第２のディジタル形位相比較器からのパ
ルス信号を比較し一致しているとき第１のレベルとなり
不一致のとき第２のレベルとなる検出信号を出力するエ
ラー検出回路と、このエラー検出回路からの検出信号が
第１のレベルのとき前記第１及び第２のディジタル形位
相比較の何れか一方からのパルス信号と対応した充放電
信号を出力し第２のレベルのとき前記充放電信号の出力
を停止するチャージポンプ回路と、このチャージポンプ
回路からの充放電信号により充放電して直流化電圧を出
力する低域フィルタと、この低域フィルタの出力電圧と
対応した周波数で発振する電圧制御発振器と、この電圧
制御発振器の出力信号を分周して前記分周信号を出力す
る分周器とを有している。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第１の実施例を示ず回路図である。

この実施例は、非常に安定した所定の周波数で発振する
発振器１と、それぞれこの発振器１の出力信号と分周器
７からの分周信号との位相差を検出しこの位相差と対応
したパルス信号Ｕｌ。

ＤＩ、Ｕ２．Ｄ２を出力する同一特性の第１及び第２の
ディジタル形位相比較器２Ａ、２Ｂと、ゲート回路Ｇ３
．〜Ｇ３３を備え、これら第１及び第２のディジタル形
位相比較器２Ａ、２Ｂからのパルス信号Ｕｌ、、ＤＩ、
Ｕ２．Ｄ２を比較し一致しているとき高レベルとなり不
一致のとき低レベルとなる検出信号ＶＤを出力するエラ
ー検出回路３と、ゲート回路Ｇ　４１．　Ｇ　４２及び
チャージポンプ部４１を備え、このエラー検出回路３か
らの検出信号ＶＤが高レベルのとき第２のディジタル形
位相比穀２Ｂからのパルス信号Ｕ２．Ｄ２と対応した充
放電信号を出力し低レベルのとき充放電信号の出力を停
止するチャージポンプ回路４と、このチャージポンプ回
路４からの充放電信号によりコンデンサを充放電して直
流化電圧を出力する低域フィルタ５と、この低域フィル
タ５の出力電圧と対応した周波数で発振する電圧制御発
振器６と、この電圧制御発振器６の出力信号を１．／Ｈ
に分周して分周信号を出力する分周器７とを有する構成
となっている。

次に、この実施例の動作について説明する。

第１及び第２のディジタル形位相比較器２Ａ２Ｂに同じ
入力信号が入っている場合、これらは同一特性であるの
で、通常は全く同じパルス信号Ｕｌ、ＤＩ、Ｕ２．Ｄ２
を出力するが、仮にどちらか一方に重粒子の入射等によ
る外乱が生じた場合、パルス信号Ｕ１．．Ｄ１、Ｕ２．
Ｄ２は一時的に不一致状態が続き、再びもとの一致状態
に戻る。

この不一致状態の間、チャージポンプ回路４からの出力
が停止するので、低域フィルタ５の直流出力電圧はホー
ルドされるため、電圧制御発振器６の発振信号の周波数
は一定となり、Ｐ　Ｌ　Ｌ回路のロックが一時的にはず
れるのを防止することができる。

第２図は本発明の第２の実施例を示す回路図である。

この実施例はチャージポンプ部４１の出力側にアナログ
スイッチ４２を設け、エラー検出回路３が異常を検出し
て検出信号が低レベルとなったとき、アナログスイッチ
４２を開放状態にしてチャージポンプ部４１の出力信号
が低域フィルタ５に伝達されるのを停止したもので、異
常を検出すると直ちに低域フィルタ５の入力端が開放状
態となって直流出力電圧がホールドされるので、より高
速にロックがはずれるのを回避することができるという
利点がある。

〔発明の効果〕

以上説明したように本発明は、同一特性のディジタル形
位相比較器を２つ設け、これらの出力パルス信号の不一
致を検出したとき低域フィルタの出力電圧をホールドし
て電圧制御発振器の発振周波数を一定に保つ構成とする
ことにより、宇宙線の重粒子等による外乱でＰＬＬ回路
のロックがはずれるのを防止することができる効果があ
り、特に衛星搭載用機器に応用した場合、その実用的価
値は非常に大である。

【図面の簡単な説明】

第１図及び第２図はそれぞれ本発明の第１及び第２の実
施例を示す回路図、第３図は従来のＰＬＬ回路の一例を
示すブロック図である。 １・・・発振器、２，２Ａ、２Ｂ・・・ディジタル形位
相比教器、３・・・エラー検出回路、４．．４Ａ、４Ｂ
・・・チャージポンプ回路、５・・・低域フィルタ、６
・・・電圧制御発振器、７・・・分周器、４］・・・チ
ャージポンプ部、４２・・・アナログスイッチ、Ｇｌｌ
〜Ｇ３３Ｇ　４１．　Ｇ　４２・・・ゲート回路。

Claims (1)

【特許請求の範囲】
1. 所定の周波数で発振する発振器と、それぞれこの発振器
   の出力信号と分周信号との位相差を検出しこの位相差と
   対応したパルス信号を出力する同一特性の第１及び第２
   のディジタル形位相比較器と、これら第１及び第２のデ
   ィジタル形位相比較器からのパルス信号を比較し一致し
   ているとき第１のレベルとなり不一致のとき第２のレベ
   ルとなる検出信号を出力するエラー検出回路と、このエ
   ラー検出回路からの検出信号が第１のレベルのとき前記
   第１及び第２のディジタル形位相比較の何れか一方から
   のパルス信号と対応した充放電信号を出力し第２のレベ
   ルのとき前記充放電信号の出力を停止するチャージポン
   プ回路と、このチャージポンプ回路からの充放電信号に
   より充放電して直流化電圧を出力する低域フィルタと、
   この低域フィルタの出力電圧と対応した周波数で発振す
   る電圧制御発振器と、この電圧制御発振器の出力信号を
   分周して前記分周信号を出力する分周器とを有すること
   を特徴とするＰＬＬ回路。