JPH02284246A - ディスクキャッシュ装置の制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明はデータを長時間にわたって保証し得るディス
クキャッシュ装置の制御方式に関するものである。

［従来の技術］ 第２図は特開昭６２−１７１０５８号公報に開示されて
いるディスクキャッシュ装置の制御方式を示すブロック
図である。図において、（１）は電子計算機側の中央処
理装置、（２）はインタフェースユニット、（３）はデ
ィスクキャッシュ装置、（４）はディスク制御装置で、
（５）はディスクユニットである。

また、ディスクキャッシュ装置（３）は、マイクロプロ
セッサ（３１）、リードオンリメモリ（３２）、バッテ
リ（３４）、キャッシュメモリ（３５）及びワーキング
メモリ（３Ｂ）から構成されている。

上記のように構成された従来のディスクキャッシュ装置
の制御方式においては、例えば書込み命令を入力すると
、ワーキングメモリ（３６）にディスク先頭アドレス、
１ブロック分のデータ等が書込まれると共に、未書込み
情報（ディスクユニットへまだ書込まれていない旨を意
味する情報）が書込まれる。そして、これらの書込み動
作が正常に完了すると、中央処理装置（１）に対してそ
の動作が正常に完了したことが応答される。この応答を
もってワーキングメモリ（３６）の一連のデータが読み
出され、キャッシュメモリ（３５）に最新のデータとし
て書込まれる。引続き、或いは適時にディスクユニット
（５）にワーキングメモリ（３Ｂ）の一連のデータが書
込まれる。その書込みが完了すると、ワーキングメモリ
（３６）の未書込み情報がクリアされる。そして、一連
の書込み動作が終了すると、次の書込み命令を待つ。

ワーキングメモリ（３６）にデータが書込まれた時点に
おいて、主電源が切れると、ワーキングメモリ（３Ｂ）
はバッテリ（３４）によりバックアップされて、そのデ
ータは保持されているが、キャッシュメモリ（３５）の
内容は破壊される。

次に、主電源が再投入されると、キャッシュメモリ（３
５）のデータがクリアされ、ワーキングメモリ（３８）
内の未書込み情報がチエツクされ、この情報があると、
ワーキングメモリ（３６）内のデータはディスクユニッ
ト（５）には未だ書込まれていないものであるから、デ
ィスクユニット（５）にワーキングメモリ（３６）の一
連のデータが書込まれる。書込みが完了すると、未書込
み情報がクリアされて、アイドルに戻る。

［発明が解決しようとする課題］ 以上のように従来のキャッシュディスク装置の制御方式
におけるライトバック方式は、ディスクキャッシュメモ
リ（３５）の他にワーキングメモリ（３Ｂ）を設け、こ
のワーキングメモリ（３６）をバッテリ（３４）でバッ
クアップすることで、電源断におけるデータ消失をリカ
バーしていた。

しかしながら、上記の制御方式ではバッテリバックアッ
プしている箇所がワーキングメモリ（３６）だけのため
、ワーキングメモリ（３Ｂ）内のデータをディスクユニ
ット（５）に書込まない内に次のライト命令が発生する
と、ワーキングメモリ（３６）内のデータがディスクユ
ニット（５）内に書込まれるまで待機しなければならず
、必ずしも高速化が十分でなかった。

この発明は、上述の問題点を解決するためになされたも
のであり、上記の待機の必要をなくしてキャッシュメモ
リへの書込みの高速化を可能にし、更に、ディスクユニ
ットへ書込む際の高速化も可能にしたディスクキャッシ
ュ装置の制御方式を提供することを目的とする。

［課題を解決するための手段］ この発明に係るディスクキャッシュ装置の制御方式は、
階層化されたキャッシュメモリを持ち、高階層のキャッ
シュメモリである補助キャッシュメモリはバッテリバッ
クアップされ、ディスクユニットに書込む前に数ブロツ
ク連続的にデータを受け取ることができるようにし、更
に、ディスクユニットに書き込む際にディスクアドレス
が連続した書込みデータを纏めて１命令で書き込むこと
ができるようにしたものである。

この発明においては、電子計算機側より転送された書込
みデータを、一旦、キャッシュメモリに書込み、その後
ディスクユニットに書込むディスクキャッシュ装置の制
御方式において、スタティックＲＡＭよりなり、少なく
とも電子計算機側がら転送される書込みデータを複数ブ
ロック蓄積できる容量を有し、書込みデータのディスク
ユニットへの書込みが完了したが否がを示す情報を記憶
する補助キャッシュメモリと、補助キャッシュメモリを
バックアップする電源とを有する。

書込みデータを一旦補助キャッシュメモリに書き込み、
その書込みを終了した後そのデータを直ちにディスクユ
ニットに書き込まないで一定時間待機して次の書き込み
命令を待つ。そして、ディスクユニット内に全て書き込
まれる前に次の書込み命令が来ても、補助キャッシュメ
モリ内のデータ部に空があるかぎり連続的に書き込み命
令を受け付けて書込みデータを書込む。そして、所定数
のブロック分の書込みデータを受け付ける。

そのブロック内にディスクアドレスが連続した書込み命
令が続いた場合にはその連続したブロック数例えばＮブ
ロックの書込みデータを結合してｌ命令でディスクユニ
ットに書き込む。

そして、電源復旧時には、補助キャッシュメモリ内のイ
ンデックス部の情報に基づいて補助キャッシュメモリ内
の書込みデータをディスクユニットに書込む。

［作　用］ この発明においては、補助キャッシュメモリ内のデータ
をディスクユニットに書込まない内に次の書込み命令が
発生しても、補助キャッシュメモリには数ブロック分の
データを格納することができるので、その書込み命令に
基づいたデータを待機させることなく書込むことができ
る。

更に、そのブロック内にディスクアドレスが連続した書
込み命令がＮ個続いた場合にそのＮブロックの書込みデ
ータを結合して１命令でディスクユニットに書き込むの
で、従来ディスクユニットをＮ回転して書き込んでいた
データが１回転で書けるようになり、処理時間の高速化
が図られている。

［実施例］ 第１図はこの発明の一実施例に係るディスクキャッシュ
装置の制御方式を示すブロック図で、図中において第２
図と同一構成部分は同一符号をもって表わしている。即
ち、（Ｉ）は電子計算機側の中央処理装置、（２）はイ
ンタフェースユニット、（３ａ）はディスクキャッシュ
装置、（４）はディスク制御装置で、（５）はディスク
ユニットである。

また、ディスクキャッシュ装置（３ａ）は、マイクロプ
ロセッサ（３１）、リードオンリメモリ（３２）、バッ
テリ（３４）、キャッシュメモリ（３５）及び補助キャ
ッシュメモリ（３７）から構成されている。

キャッシュメモリ（３５）は、ダイナミックＲＡＭより
なり、中央処理装置（１）を介して主記憶装置（図示せ
ず）からのデータが補助キャッシュメモリ（３７）に書
込まれると、次にそのデータが順次書込まれ、書込みス
ペースがなくなると、使用頻度の少ないものから消去さ
れる。

そして、これらのデータを使用する際には、キャッシュ
メモリ（３５）内を倹素してヒツトした場合にはその中
から読出すようにし、ミスの場合にはディスクユニット
（５）の該当データを同様に書込むようにしている。そ
のデータ容量は、ディスクユニット（５）の容量のＬ／
１００〜１／１０程度であり、この実施例では数Ｍバイ
トの容量を持たせである。

その内容は、約ＩＫバイトよりなる単位のブロックが約
１０００で構成されるデータ部と、これら各ブロック内
に何番目のセクタの内容が記憶されているかを示す索引
情報としてのテーブル部とよりなる。

補助キャッシュメモリ（３７）は、スタティックＲＡＭ
よりなり、主記憶装置から一時に転送されるデータ、こ
こでは数ブロック分のデータが連続して書き込めるよう
にしてあり、そのデータを貯えるのに必要な６４にバイ
トの容量を持たせである。

バッテリ（３４）は、ディスクキャッシュ装置（３ａ）
に係わる主電源が停電等で切断した時、数日間〜或いは
数ケ月間にわたって補助キャッシュメモリ（３７）に対
してその電源をバックアップして、これに記憶されてい
るデータが消失しないようにするためのものである。

第３図は補助キャッシュメモリ（３７）のメモリマツプ
を示す図で、この実施例では、１６進数ｒ　０ＯＯＯＪ
からｒ　ＦＦＦＦＪまテ（７）６４にバイトよりなり、
ｒ　０４００Ｊからｒ’ＦＦＰＰＪまでが主記憶装置か
らの数ブロック分のデータを記憶するデータ部、ｒ　０
ＯＯＯＪ〜ｒ０３ＦＰＪまでがインデックス部として構
成される。

インデックス部としては、データ部に書込んだデータの
補助キャッシュメモリ（３７）としてのメモリアドレス
を書き込むメモリアドレス部に２バイト、ディスクユニ
ット（５）に書込む際に必要なディスク先頭アドレスを
書き込むディスクアドレス部として、ユニットアドレス
、シリンダアドレス、ヘッドアドレス及びセクタアドレ
スに４バイト、データｆｆ１（セクタ数）を示すセクタ
部に１バイトをそれぞれ用意し、更にその他必要な情報
を記憶するための情報部に１バイト用意し、１セクタ分
の情報を管理するために８バイトを用意している。

１セクタに　２５６バイト記憶されるとすると、８４に
バイトでは２５６セクタ必要となるため、２にバイトが
インデックス部の容量となる。

第４図はキャッシュメモリ（３７）の情報部の説明図で
あり、ビット０が“１“のときにはディスクユニット（
５）に未書込みの状態、ビット１が“１゜のときにはキ
ャッシュメモリ（３５）に未書込みの状態を示しており
、これらは未書込み情報と称するものとする。ビット２
が“１°のとき先頭セクタであることを意味し、例えば
データが１セクタ分のときには該当するセクタの情報部
のビット２を“１″にセットする。また、データが３セ
クタにわたる場合にはＮα１のブロックの情報部のビッ
ト２を“１°、Ｎα２のブロックの情報部のビット２を
“０′に、Ｎｏ、　３のブロックの情報部のビット２を
“０“にそれぞれセットする。

次にその動作について説明する。

第５図は主記憶装置からのデータの各書込み制御に関す
るフローチャートであり、以下このフローチャートに基
づいて第１図の装置の動作を説明する。

（Ａ１）ステップ（Ｓｉｔ）〜（Ｓ１３）　　；マイク
ロプロセッサ（３１）が中央処理装置（１）からの書込
み命令を受け取ると、書き込み処理を開始し、マイクロ
プロセッサ（３１）が補助キャッシュメモリ（３７）の
インデックス部の情報部をチエツクしく５ｌｌ）　、ビ
ット０及びビット１の双方が“０“即ち未書込情報が書
込まれていないＮセクタ分の空エリアを捜す（Ｓ１２）
。Ｎセクタ分の空エリアがあると、次に書込みの対象と
なる現ブロックのディスクアドレスが前ブロックの「デ
ィスクアドレス＋１」のアドレスであるかどうか、即ち
今回の命令の先頭アドレスが前回の命令の最後のディス
クアドレスの次であるかどうかを判断する（Ｓ１３）。

（Ａ２）ステップ（８１４）〜（８１７）　　；ステッ
プ（Ｓ１３）において該当しないと判断された場合には
、次に、インデックス部のセクタ部にセクタ数を書込み
（Ｓ１４）　、ディスクアドレス部にディスクアドレス
を書込む（Ｓ１５）。そして、インデックス部の情報部
に未書込み情報の書込みを行い（ビット０．１に“１ｍ
をセットする）（Ｓ１６）、更に、メモリアドレス部に
アドレスを書込む（Ｓ１７）。

（Ａ３）　　ステップ（８１８）〜（Ｓ２０）　　；次
に、書込みデータのセクタ数が２以上であるか否かにつ
いて判断しく５１８）　、２以上である場合にはそのブ
ロックのインデックス部のビット２に“１”を書き込み
（Ｓ１９）、セクタ数に対応するインデックス部のセク
タ部を０”とし、情報部に未書込み情報を書込む（ピッ
）０，１＋：ｌ：“１°をセットする）。そして、メモ
リアドレス部及びディスクアドレス部には前のブロック
の各アドレスに連続したアドレスを書き込む（８２０）
。

第６図は補助キャッシュメモリ（３７）のインデックス
部の状態変化を示す説明図である。同図（ａ）はディス
クアドレス（１０００）より１セクタ分のデータを書き
込むようにしたインデックスデータであり、Ｎα１のブ
ロックのインデックス部に上記の演算動作により、メモ
リアドレス部に（０４００）、ディスクアドレス部に（
１０００）、セクタ部に（旧）、情報部に（ＣＯ）がそ
れぞれ書き込まれる。

（Ａ４）ステップ（８２１）〜（Ｓ２４）　　；以上の
ようにしてインデックス部への書込みが終了すると、電
子計算機側の主記憶装置のデータを補助キャッシュメモ
リ（３７）のデータ部の該当するメモリアドレスに書込
む（８２１）。第６図（ａ）の例ではメモリアドレス（
０４００）に１セクタ分のデータが書き込まれる。全て
のデータが書込まれると（Ｓ２２）　、電子計算機側の
中央処理装置（１）に動作が正常に完了した旨を応答す
る（８２３）。その後はアイドルに戻る（Ｓ２４）。

（Ａ５）ステップ（Ｓ２５）〜（８２７）　　。

上述のステップ（Ｓ２３）の応答により次の主記憶装置
からの転送が可能になるが、ここでは直ちにディスクユ
ニット（５）にデータの書き込みをしないで数Ｌｏａｄ
ｓ〜数１００ｒＡｓ次の命令を待つ。そして、次の命令
を受けたときに同様な書込み命令であるかどうかをチエ
ツクし、書込み命令であれば上述のステップ（Ｓｌｌ）
　（Ｓ１２）の演算動作を行い、更にステップ（Ｓ１３
）で書込み命令の先頭のディスクアドレスが前の命令の
最後のディスクアドレスの次であるかどうかを判断し、
該当する場合には次の結合動作を行う。

前ブロックの先頭ブロックのセクタ数に現ブロックのセ
クタ数を加算して、加算されたセクタ数を前ブロックの
先頭ブロックのセクタ部に書き込む（Ｓ２５）。そして
、前ブロックの先頭ブロックの情報部のビット２に４１
”を書込んで次のセクタも連続していることを明示する
（３２Ｂ）。現ブロックのセクタ部に“０”を書き込む
（３２７）。以下はステップ（Ｓ１５”）以降の演算が
同様にして行われる。

第６図（ｂ）は同図（ａ）のデータの後にディスクアド
レス（１００１）より２セクタ分のデータを書き込む場
合のインデックスデータである。この場合にはディスク
アドレスが連続しているので、同図（ｂ）の魔１のブロ
ックのセクタ部には上記のステップ（Ｓ２５）により　
（０３）が書き込まれ、情報部のビット２にはステップ
（８２Ｂ）によりａ　１　ｇが書き込まれて情報部は（
ＥＯ）になる。更に、魔２のブロックのセクタ部にはス
テップ（８２７）により“０”が書き込まれる。ディス
クアドレス部にはステップ（Ｓ１５）によりディスクア
ドレス（１００１）が書き込まれ、情報部にはステップ
（Ｓ１６）により未書き込み情報が書き込まれて（ＥＯ
）になる。更に、メモリアドレス部にはステップ（３２
０）によりメモリアドレス（０５００）が書き込まれる
。

次に、随３のブロックの情報部のビット２には“Ｏｎが
書き込まれて情報部は（ＣＯ）となる。更に、ステップ
（３２０’）によりセクタ部にａｔ　Ｏｎを書き込み、
そのメモリアドレス部及びディスクアドレス部にはＮα
２のブロックに連続したアドレス（０６００）及び（１
００２）が書き込まれる。

第６図（Ｃ）は同図（ｂ）の状態にディスクアドレス（
１００３）より１セクタ分のデータを書き込む場合のイ
ンデックスデータであり、同図（ｂ）の場合と同様に処
理され、各ブロックのインデックス部には図示のような
データが書き込まれる。この場合には４セクタ分のデー
タがディスクユニット（５）に連続して書き込まれるこ
とになるので、最初のブロックのセクタ部にはセクタ数
として４ゝが設定され、４個のブロックのデータが１つ
のデータ群を形成する。

（＾６）ステップ（Ｓ２ｇ）〜（Ｓ３３）　　。

ところで、インデックス部の情報部をチエツクした際に
Ｎセラフ分の空きエリアがないと判断された場合には（
Ｓｌｌ）（Ｓ１２）　　、次に書き込むべきブロックの
情報部のビット２が“１″かどうかを判断して、“１″
でなければ、次のブロックのインデックス部に進み（Ｓ
２９）、再び空エリアの有無を探索していき（Ｓｌｌ）
（Ｓ１２）、Ｎセラフ分の空きエリアがあると上述のス
テップ（Ｓ１３）以降の動作を繰り返すことになる。

情報部のビット２が“１”の場合にはそのセクタは先頭
のセクタであるから、そのセクタ及びそれに続くセクタ
（例えば？１ｋＬ１〜魔４のセクタ）のデータ部のデー
タをキャッシュメモリ（３５）に書込み（Ｓ３０）、デ
ィスク制御装置（４）は補助キャッシュメモリ（３７）
のインデックス部のディスクアドレス等の情報に基づい
てディスクユニット（５）ヘシークしく８３１）　、該
当するトラックにキャッシュメモリ（３５）のデータを
書込む（８３２）。その後、インデックス部の書き込み
済みの部分の内容をクリアする（Ｓ３３）。このように
して、補助キャッシュメモリ（３７）のデータを吐き出
して空きエリアを形成し、上記の空きエリアの探索に戻
り（ｓｌｔ）　（Ｓｔ２）、その空きエリアにデータを
書込んでい（動作をしてい＜　（８１３，・・・）。

第７図は補助キャッシュメモリ（３７）のデータを適当
なタイミングでディスクユニット（５）に書込んで補助
キャッシュメモリ（３７）に空きエリアを設けておく動
作を示すフローチャートである。

（Ｂ１）ステップ（８４０）〜（Ｓ４４）　　；定常的
にはアイドル状態にあり（Ｓ４０）　、タイマ等により
一定のタイミングで割込み信号が入力されると（Ｓ４１
）　、マイクロプロセッサ（３１）はインデックス部の
情報部に未書込み情報があるかどうかを判断する（８４
２）。未書込み情報がある場合には、次に情報部のビッ
ト２が“１′かどうかを判断する（８４３）。ビット２
が“１＃でない場合には次のブロックのインデックス部
に進んで（８４４）　、インデックス部の情報部のチエ
ツクに戻る。

（Ｂ２）　　ステップ（Ｓ４５）〜（Ｓ４９）情報部の
ビット２が“１”である場合、即ち先頭セクタである場
合には、そのセクタ及びそれに続くセクタ（例えばｋ　
１〜患４のブロック）のデータ部のデータをキャッシュ
メモリ（３５）に書込む（８４５）。

その後、ディスク制御装置（４）は補助キャッシュメモ
リ（３７）のインデックス部のディスクアドレス等の情
報に基づいてディスクユニット（５）ヘシークしく８４
Ｂ）　、該当するトラックにキャッシュメモリ（３５）
のデータを書込む（３４７）。その後、インデックス部
の情報部をクリアする（９４ｇ）。例えばＮ０１１〜Ｎ
ｏ、　４ブロツクのデータがディスクユニット（５）へ
転送されたとすると、これらの情報部がクリアされる。

そして、上記の一連の動作を電子計算機側の中央処理装
置（１）からの命令を受け取るまで繰り返しく５４９）
　、補助キャッシュメモリ（３７）のデータを吐き出し
て空きエリアを形成しておく。

このように第７図の演算動作により空きエリアを確保し
ておくことにより、第５図の演算の際に空きエリアがあ
る状態にしておいて、その演算時間を短縮しているが、
その演算動作に際して、第６図（ｅ）に示したように、
３回分の書込みデータを結合して１つの書込みデータに
しているので、通常ならばディスクユニット（５）に対
して３回アクセスするところが、１回のアクセスで済み
、データの転送時間が著しく短縮されたものになってい
る。

ところで、補助キャッシュメモリ（３７）にデータが書
込まれた時点において、つまり補助キャッシュメモリ（
３７）にインデックス部の情報部に未書込み情報が書込
まれたままで電源が切れると、補助キャッシュメモリ（
３７）はバッテリ（３４）によってバックアップされて
、そのデータは保持されているが、キャッシュメモリ（
３５）の内容は破壊されている。

第８図は主電源が再投入された時の動作を示すフローチ
ャートである。

（Ｃ１）　　ステップ（８５０）〜（Ｓ５４）　　；電
源がオンになると、キャッシュメモリ（３５）のテーブ
ル部がクリアされる（３５０）。テーブル部がクリアさ
れることによってデータ部もクリアされたことになる。

次に、補助キャッシュメモリ（３７）のインデックス部
の未書込み情報がチエツクされ（Ｓ５１）　、未書込み
情報があれば（ビット０．１が“１°）（８５２）　、
次１と情報部のビット２が“１“がどうが判断され（Ｓ
５３）　　“でない場合にはそれは先頭セクタでないの
で次のセクタに進む（Ｓ５４）。

（Ｃ２）　　ステップ（Ｓ５５）　〜（８５８）　　；
ステップ（Ｓ５３）において情報部のビット２が“１“
であると判断された場合にはそのセクタは先頭セクタで
あり、ここではそのセクタのデータはディスクユニット
（５）に未だ書込まれていないから、ディスクユニット
（５）のアドレスが指定されてシークしく５５５）　、
これにそのセクタのデータが書込まれる（３５Ｂ）。書
込みが完了すると未書込み情報はクリアされる（ビット
０．１が“０”となる）　（９５７）。

そして、次のインデックス部の情報部をチエツクして（
３５８）　、ステップ（Ｓ５２）に戻る。ステップ（Ｓ
５２）において未書込み情報があれば上記のステップ（
Ｓ５３）〜（３５８）を繰り返す。

（Ｃ３）ステップ（Ｓ５９）　（９８０）　；ステップ
（Ｓ５２）において書込み情報がないと判断されたとき
は、次に全インデックス部の情報部をチエツクしたかど
うかを判断して（Ｓ５９）　、全てについてチエツクし
ていないときには次のセクタの情報部をチエツクして（
３５ｇ）　、ステップ（Ｓ５２）に戻る。全てについて
チエツクしていると判断された場合には（Ｓ５９）　、
既に書込みが終了しているから、直ちにアイドルに戻る
（ＳＢＯ）。

［発明の効果］ 以上説明したように本発明によれば、主電源が切れた時
、ディスクユニットに未だ書き込まれていないデータを
、バックアップされた小容量の補助キャッシュメモリに
より保証するようにしたので、書込みデータを小容量の
バッテリで比較的長時間にわたって保証できる。

また、この補助キャッシュメモリをインデックス部とデ
ータ部に分け、セクタ単位で未書込み情報と空き情報を
区別できるようにしたため、既に受け取ったデータがデ
ィスクユニットに書込まれていなくとも、補助キャッシ
ュメモリに空エリアがあれば例えば数ブロック分の書き
込み命令を中央処理装置側から連続的に受け取ることが
できる。

このため、中央処理装置側からは連続的に書き込みデー
タを転送することができ、データ転送の高速化が実現で
きている。

また、補助キャッシュメモリに蓄えられたデータがディ
スクユニットの連続アドレスの場合、連続しているＮブ
ロック分を結合して１回で命令を実行してディスクユニ
ットに書き込むようにしたので、従来書込みに際してデ
ィスクユニットがＮ回転必要であったのに対して、その
１／Ｎでデータをディスクユニットに書き込むことがで
きるため、回転待時間が約１／Ｎ時間となり高速のアク
セスが期待できる。

また、キャッシュメモリはバックアップする必要がなく
ダイナミックＲＡＭで構成することができるので低価格
となり、その大容量化も容易となる等の利点がある。

【図面の簡単な説明】

第１図は本発明のディスクキャッシュ装置の制御方式の
一実施例を示すブμツク図、第２図は従来の制御方式の
一例を示すブロック図、第３図は補助キャッシュメモリ
のメモリマツプを示す図、第４図は補助キャッシュメモ
リの情報部の説明図、第５図は書込み制御を示すフロー
チャート、第６図は補助キャッシュメモリのインデック
ス部の状態変化を示す説明図、第７図は定期的に補助キ
ャッシュメモリのデータをディスクユニットに転送する
際の動作を示すフローチャート、第８図は電源再投入時
の制御を示すフローチャートである。 （１）・・・中央処理装置、（２）・・・インタフェー
スユニット、（３ａ）・・・ディスクキャッシュ装置、
（４）・・・ディスク制御装置、（５）・・・ディスク
ユニット、（３１）・・・マイクロプロセッサ、（３２
）・・・リードオンリメモリ、（３４）・・・バッテリ
、（３５）・・・キャッシュメモ／ ＼ 情報部 ディスクユニットへの書込み動作”を示すフローナ□−
ト慎鳳　７　図 檗 区

Claims (1)

1. 【特許請求の範囲】 電子計算機側より転送された書込みデータを、一旦、キ
   ャッシュメモリに書込み、その後ディスクユニットに書
   込むディスクキャッシュ装置の制御方式において、 スタティックＲＡＭよりなり、インデックス部とデータ
   部とから構成され、インデックス部はセクタ単位で書込
   みデータのディスクユニットへの書込みが完了したか否
   かを示す情報を記憶し、データ部はインデックス部に対
   応した複数のブロック分のデータを記憶する補助キャッ
   シュメモリと、該補助キャッシュメモリをバックアップ
   する電源とを有し、 書込みデータを一旦該補助キャッシュメモリに書き込み
   、その書き込み終了後一定時間次の書き込み命令を待機
   し、該補助キャッシュメモリ内のデータ部に空があるか
   ぎり連続的に書き込み命令を受け付けて書込んで所定数
   のブロック分の書込みデータを受け付けると共に、その
   所定数のブロック内にディスクアドレスが連続した書込
   み命令が続いた場合にはその連続したブロックの書込み
   データを結合して１命令でディスクユニットに書き込み
   、 電源復旧時には、補助キャッシュメモリ内のインデック
   ス部の情報に基づいて補助キャッシュメモリ内の書込み
   データをディスクユニットに書込むようにした ことを特徴とするディスクキャッシュ装置の制御方式。