JPH0228377A - Manufacture of semiconductor device, field-effect transistor and capacitor - Google Patents
Manufacture of semiconductor device, field-effect transistor and capacitorInfo
- Publication number
- JPH0228377A JPH0228377A JP14267188A JP14267188A JPH0228377A JP H0228377 A JPH0228377 A JP H0228377A JP 14267188 A JP14267188 A JP 14267188A JP 14267188 A JP14267188 A JP 14267188A JP H0228377 A JPH0228377 A JP H0228377A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum
- silicon dioxide
- titanium nitride
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000003990 capacitor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 230000005669 field effect Effects 0.000 title abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 92
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 54
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 54
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 47
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 46
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 46
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 229940024548 aluminum oxide Drugs 0.000 abstract description 2
- 230000002829 reductive effect Effects 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract 1
- 229910052719 titanium Inorganic materials 0.000 abstract 1
- 239000010936 titanium Substances 0.000 abstract 1
- 230000006872 improvement Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000006722 reduction reaction Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000003610 charcoal Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
Abstract
Description
【発明の詳細な説明】
〔概要〕
半導体装置、特に、電界効果トランジスタおよびキャパ
シタの製造方法の改良に関し、さらに詳しくは、電界効
果トランジスタのゲート電極およびキャパシタの電極を
薄く形成することを可能にすることを目的としてなした
半導体装置の製造方法の改良に関し、
ゲート電極やキャパシタ電極等に抵抗の低いアルミニウ
ムを使用しても、これが二酸化シリコンよりなるゲート
絶縁膜や誘電体層等と反応することがなく、そのため、
耐圧やしきい値電圧等の特性に劣化を生ずることのない
ようにする電界効果トランジスタ、キャパシタ等の半導
体装置の製造方法を提供することを目的とし、
半導体層上に二酸化シリコン層を形成し、この二酸化シ
リコン層上に窒化チタン層を形成し、この窒化チタン層
上にアルミニウム層を形成して半導体装置を製造する方
法、または、一導電型の半導体層上に二酸化シリコン層
と窒化チタン層とを重ねて形成し、ゲート電極の大きさ
に対応するレジストパターンを形成し、このレジストパ
ターンをマスクとして前記の窒化チタン層と前記の二酸
化シリコン層とをパターニングし、このパターニングさ
れた窒化チタン層と前記の二酸化シリコン層とをマスク
として一導電型の半導体層にこの反対導電型不純物を導
入してソース・ドレインを形成し、前記のレジストパタ
ーンを除去し、アルミニウム層を形成し、前記の窒化チ
タン層に対応するレジストパターンを形成し、このレジ
ストパターンをマスクとして前記のアルミニウム層をパ
ターニングしてアルミニウム層よりなるゲート電極を形
成し、二酸化シリコン層を形成し、電極・配線コンタク
ト用開口を形成した後、導電体層を形成し、これをパタ
ーニングしてソース・ドレイン電極を形成して、電界効
果トランジスタを製造する方法、または、不純物を含む
半導体層上に二酸化シリコン層と窒化チタン層とアルミ
ニウム層とを重ねて形成し、このアルミニウム層と窒化
チタン層のみをパターニングし、前記の半導体層を一方
の電極とし、前記のアルミニウム層を他方の電極として
、キャパシタを製造する方法をもって構成する。[Detailed Description of the Invention] [Summary] This invention relates to an improvement in the manufacturing method of semiconductor devices, particularly field-effect transistors and capacitors, and more specifically, to make it possible to form thin gate electrodes of field-effect transistors and electrodes of capacitors. Regarding the improvement of the manufacturing method of semiconductor devices, which was made for the purpose of Therefore,
The purpose of this invention is to provide a method for manufacturing semiconductor devices such as field effect transistors and capacitors that does not cause deterioration in characteristics such as withstand voltage and threshold voltage. A method of manufacturing a semiconductor device by forming a titanium nitride layer on this silicon dioxide layer and forming an aluminum layer on this titanium nitride layer, or a method of manufacturing a semiconductor device by forming a silicon dioxide layer and a titanium nitride layer on a semiconductor layer of one conductivity type. A resist pattern corresponding to the size of the gate electrode is formed, and the titanium nitride layer and the silicon dioxide layer are patterned using this resist pattern as a mask. Using the silicon dioxide layer as a mask, this impurity of the opposite conductivity type is introduced into the semiconductor layer of one conductivity type to form a source/drain, the resist pattern is removed, an aluminum layer is formed, and the titanium nitride layer is removed. A resist pattern corresponding to the layer was formed, and the aluminum layer was patterned using this resist pattern as a mask to form a gate electrode made of the aluminum layer, a silicon dioxide layer was formed, and an opening for electrode/wiring contact was formed. After that, a conductor layer is formed and this is patterned to form source/drain electrodes to manufacture a field effect transistor, or a silicon dioxide layer, a titanium nitride layer, and an aluminum layer are formed on a semiconductor layer containing impurities. A capacitor is constructed by forming a capacitor by layering the aluminum layer and the titanium nitride layer, patterning only the aluminum layer and the titanium nitride layer, and using the semiconductor layer as one electrode and the aluminum layer as the other electrode.
本発明は、半導体装置、特に、電界効果トランジスタお
よびキャパシタの製造方法の改良に関する。さらに詳し
くは、電界効果トランジスタのゲート電極およびキャパ
シタの電極を薄く形成することを可能にする半導体装置
の製造方法の改良に関する。The present invention relates to improvements in methods for manufacturing semiconductor devices, particularly field effect transistors and capacitors. More specifically, the present invention relates to an improvement in a method for manufacturing a semiconductor device that allows the gate electrode of a field effect transistor and the electrode of a capacitor to be formed thinly.
電界効果トランジスタのゲート電極用材料として、伝統
的にはアルミニウムが使用されていたが、半導体装置の
段差を少なくするためにゲート絶縁膜が薄膜化するにつ
れ、ゲート電極を構成するアルミニウムとゲート絶縁膜
を構成する二酸化シリコンとの還元反応によるゲート絶
縁膜の耐圧劣化やしきい（１ｍ圧の上昇等が間層となっ
てきた。そこで、アルミニウムに代えて、アルミニウム
より抵抗は高いが、ドープされた多結晶シリコン、リフ
ラクトリメタルシリサイド、さらには、多結晶シリコン
とりフラクトリメタルシリサイドとの二重層等が、ゲー
ト電極の材料として使用されるようになった。Aluminum has traditionally been used as a material for gate electrodes in field-effect transistors, but as gate insulating films have become thinner to reduce steps in semiconductor devices, aluminum and gate insulating films that make up gate electrodes have become thinner. Deterioration of the breakdown voltage of the gate insulating film due to the reduction reaction with silicon dioxide, which constitutes Polycrystalline silicon, refract metal silicide, and even a double layer of polycrystalline silicon and refract metal silicide have come to be used as materials for gate electrodes.
ドープされた多結晶シリコン、リフラクトリメタルシリ
サイド、さらには、多結晶シリコンとりフラクトリメタ
ルシリサイドとの二重層等よりなるゲート電極の厚さは
、現状では３．０００〜４．０００人である。これを更
に薄くして５００人厚程度とするためには、抵抗の低い
アルミニウムが使用できれば好都合である。ところが、
アルミニウムには前記したように、ゲート絶縁膜を構成
する二酸化シリコンを還元する欠点がある。The thickness of the gate electrode, which is made of doped polycrystalline silicon, refractory metal silicide, or a double layer of polycrystalline silicon and refractory metal silicide, is currently 3,000 to 4,000 thick. In order to further reduce the thickness to about 500 people, it would be convenient if aluminum, which has a low resistance, could be used. However,
As mentioned above, aluminum has the drawback of reducing silicon dioxide constituting the gate insulating film.
本発明の目的は、この欠点を解消することにあり、ゲー
ト電極やキャパシタ電極等に抵抗の低いアルミニウムを
使用しても、これが二酸化シリコンよりなるゲート絶縁
膜や誘電体層をなす二酸化シリコン等と反応することが
なく、耐圧やしきい値電圧等の特性に劣化を生ずること
のない電界効果トランジスタ、キャパシタ等の半導体装
置の製造方法を提供することにある。The purpose of the present invention is to eliminate this drawback. Even if low-resistance aluminum is used for gate electrodes, capacitor electrodes, etc., it is difficult to prevent the gate insulating film made of silicon dioxide or silicon dioxide from forming the dielectric layer. It is an object of the present invention to provide a method for manufacturing semiconductor devices such as field effect transistors and capacitors that do not react and do not cause deterioration in characteristics such as withstand voltage and threshold voltage.
上記の目的は、半導体層上に二酸化シリコン層を形成し
、この二酸化シリコン層上に窒化チタン層を形成し、こ
の窒化チタン層上にアルミニウム層を形成する半導体装
置の製造方法によって達成される。The above object is achieved by a method of manufacturing a semiconductor device, which includes forming a silicon dioxide layer on a semiconductor layer, forming a titanium nitride layer on the silicon dioxide layer, and forming an aluminum layer on the titanium nitride layer.
上記の半導体装置の製造方法において、半導体装置は電
界効果トランジスタとし、一導電型の半導体１１（１）
上に１００人厚０二酸化シリコン層（２）と約５０人工
の窒化チタン層（３）とを重ねて形成し、ゲート電極の
大きさに対応するレジストパターン（４）を形成し、該
レジストパターン（４）をマスクとして前記窒化チタン
層（３）と前記二酸化シリコン層（２）とをパターニン
グして、窒化チタン層（３１）と二酸化シリコン層（２
１）とを形成し、該窒化チタン層（３１）と二酸化シリ
コンＩＩ （２１）とをマスクとして、前記一導電型の
半導体層（１）に反対導電型不純物を導入してソース・
ドレイン（５）を形成し、前記レジストパターン（４）
を除去し、アルミニウム層（６）を約５０００厚に形成
し、前記窒化チタン層（３１）に対応するレジストパタ
ーン（７）を形成し、該レジストパターン（７）をマス
クとして前記アルミニウム層（６）をパターニングして
アルミニウム層よりなるゲート電極（６１）を形成し、
二酸化シリコン層（８）を形成し、電極・配線コンタク
ト用開口を形成した後、導電材を形成し、これをパター
ニングしてソース・ドレイン電極（９）を形成するよう
に構成することができる。In the above method for manufacturing a semiconductor device, the semiconductor device is a field effect transistor, and a semiconductor 11(1) of one conductivity type is used.
A silicon dioxide layer (2) with a thickness of about 100 mm and an artificial titanium nitride layer (3) of about 50 mm thick are formed on top of each other, and a resist pattern (4) corresponding to the size of the gate electrode is formed. (4) as a mask, the titanium nitride layer (3) and the silicon dioxide layer (2) are patterned, and the titanium nitride layer (31) and the silicon dioxide layer (2) are patterned.
1), and using the titanium nitride layer (31) and silicon dioxide II (21) as masks, an opposite conductivity type impurity is introduced into the one conductivity type semiconductor layer (1) to form a source.
A drain (5) is formed and the resist pattern (4)
is removed, an aluminum layer (6) is formed to a thickness of about 5,000 mm, a resist pattern (7) corresponding to the titanium nitride layer (31) is formed, and the aluminum layer (6) is removed using the resist pattern (7) as a mask. ) is patterned to form a gate electrode (61) made of an aluminum layer,
After forming a silicon dioxide layer (8) and forming an opening for an electrode/wiring contact, a conductive material may be formed and patterned to form a source/drain electrode (9).
上記の半導体装置の製造方法において、半導体装置はキ
ャパシタとし、不純物を含む半導体層上に二酸化シリコ
ン層と窒化チタン層とアルミニウム層とを重ねて形成し
、該アルミニウム層と該窒化チタン層のみをパターニン
グし、前記半導体層ヲ一方ノ電極とし、前記アルミニウ
ム層を他方の電極とするように構成することができる。In the above method for manufacturing a semiconductor device, the semiconductor device is a capacitor, a silicon dioxide layer, a titanium nitride layer, and an aluminum layer are stacked on a semiconductor layer containing impurities, and only the aluminum layer and the titanium nitride layer are patterned. However, the semiconductor layer may be used as one electrode, and the aluminum layer may be used as the other electrode.
〔作用］
窒化チタンはアルミニウムおよび二酸化シリコンに対し
て非反応性の物質である。この窒化チタン層を二酸化シ
リコン層とアルミニウム層との間に介在させることによ
って、アルミニウムの二酸化シリコンに対する還元反応
を防ぐことができ、耐圧やしきい値電圧等の特性の劣化
を防止できる。[Operation] Titanium nitride is a substance that is non-reactive with aluminum and silicon dioxide. By interposing this titanium nitride layer between the silicon dioxide layer and the aluminum layer, the reduction reaction of aluminum to silicon dioxide can be prevented, and deterioration of characteristics such as withstand voltage and threshold voltage can be prevented.
また、低抵抗のアルミニウムをゲート電極、キャパシタ
の電極等に使用することによって、ゲート電極、キャパ
シタの電極の膜厚を５００人厚人工に薄くでき、半導体
装置の段差を小さくすることができる。なお、電界効果
トランジスタのソース・ドレイン形成領域にイオン注入
した後にこれを活性化するためになす熱処理は、アルミ
ニウム層６を形成する前に実行されるので、アルミニウ
ムがこの熱処理工程において溶融することはない、また
、マスク合わせ余裕度の関係で、アルミニウムのゲート
電極６１がゲート電極の大きさに対応して形成されてい
る窒化チタン層３１より小さく形成されても、窒化チタ
ン層３１が導電性であるため、ゲート電極として機能す
る大きさは窒化チタン層３１の大きさと等しくなる。Furthermore, by using low-resistance aluminum for gate electrodes, capacitor electrodes, etc., the film thickness of gate electrodes and capacitor electrodes can be artificially thinned by 500 people, and the steps of the semiconductor device can be reduced. Note that the heat treatment performed after ion implantation into the source/drain formation region of the field effect transistor to activate it is performed before forming the aluminum layer 6, so that aluminum will not melt in this heat treatment step. Furthermore, due to mask alignment margins, even if the aluminum gate electrode 61 is formed smaller than the titanium nitride layer 31 formed to correspond to the size of the gate electrode, the titanium nitride layer 31 is not conductive. Therefore, the size that functions as a gate electrode is equal to the size of the titanium nitride layer 31.
（実施例〕
以下、図面を参照しつ一５本発明に係る二つの実施例に
ついて説明する。(Embodiments) Hereinafter, two embodiments according to the present invention will be described with reference to the drawings.
１土勇 電界効果トランジスタの製造方法について説明する。1 earth hero A method for manufacturing a field effect transistor will be explained.
第１ａ図参照
一導電型例えばｎ型の半導体層１上に二酸化シリコン層
２を約１０００厚に形成し、その上に窒化チタン層３を
約５０大要に形成する。なお、２２はＬＯＣＯ３法を使
用して形成された厚い二酸化シリコン膜であり、素子分
離機能を有する。Referring to FIG. 1a, a silicon dioxide layer 2 is formed to a thickness of about 1000 mm on a semiconductor layer 1 of one conductivity type, for example, an n-type, and a titanium nitride layer 3 is formed thereon to a thickness of about 50 mm. Note that 22 is a thick silicon dioxide film formed using the LOCO3 method, and has an element isolation function.
第１ｂ図参照
ゲート電極形成領域にレジストパターン４を形成し、こ
れをマスクとして窒化チタン層３と二酸化シリコン層２
とをパターニングして窒化チタン層３１と二酸化シリコ
ン層２１とを形成し、反対導電型例えばＰ型の不純物を
イオン注入した後活性化アニールをなして、ソース・ド
レイン５を形成する。Refer to FIG. 1b, a resist pattern 4 is formed in the gate electrode formation region, and using this as a mask, the titanium nitride layer 3 and the silicon dioxide layer 2 are formed.
A titanium nitride layer 31 and a silicon dioxide layer 21 are formed by patterning, and after ion implantation of an impurity of the opposite conductivity type, for example, P type, activation annealing is performed to form the source/drain 5.
第１ｃ図参照
レジストパターン４を除去し、アルミニウム層６を約５
００人工に形成し、このアルミニウム層６上に、前記窒
化チタン層３１に対応して、しかも、窒化チタン層３１
からはみ出さないようにレジストパターン７を形成する
。The resist pattern 4 shown in FIG. 1c is removed, and the aluminum layer 6 is
00 is artificially formed, and on this aluminum layer 6, corresponding to the titanium nitride layer 31, a titanium nitride layer 31 is also formed.
The resist pattern 7 is formed so as not to protrude from the surface.
第１ｄ図参照
レジストパターン７をマスクとしてパターニングし、ア
ルミニウムよりなるゲート電極６１を形成する。アルミ
ニウムよりなるゲート電極６１が、マスク合わせ裕度の
関係で窒化チタン層３１より小さく形成されても、窒化
チタン１３１が導電性であるため、窒化チタン層３１の
大きさがゲート電極として機能する。A gate electrode 61 made of aluminum is formed by patterning using the resist pattern 7 shown in FIG. 1d as a mask. Even if the gate electrode 61 made of aluminum is formed smaller than the titanium nitride layer 31 due to mask alignment tolerances, the titanium nitride layer 31 functions as a gate electrode because the titanium nitride 131 is conductive.
第１ｅ図参照
低温ＣＶＤ法を使用して二酸化シリコン層８を約１ 、
０００人に形成し、ソース・ドレイン電極コンタクト用
開口を形成し、アルミニウム層を形成してこれをパター
ニングし、約４５０°Ｃにおいてアニールをなし、ソー
ス・ドレイン電極９を形成して、電界効果トランジスタ
を完成する。Referring to FIG. 1e, silicon dioxide layer 8 is deposited using a low-temperature CVD method with a thickness of about 1
A field effect transistor complete.
員ｌ炭 キャパシタの製造方法について説明する。member charcoal A method for manufacturing a capacitor will be explained.
半導体層に不純物を導入して導電性とし、その上に二酸
化シリコン層と窒化チタン層とアルミニウム層とを重ね
て形成し、アルミニウム層と窒化チタン層とを所望の大
きさにパターニングしてアルミニウム層を一方の電極と
し、二酸化シリコン層の下地である半導体層を他方の電
極とし、双方の電極に挟まれる二酸化シリコン層を誘電
体層とするキャパシタを形成する。一方の電極がアルミ
ニウムをもって形成されるので、５００人程０に薄く形
成され、段差が小さくなる。Impurities are introduced into the semiconductor layer to make it conductive, a silicon dioxide layer, a titanium nitride layer, and an aluminum layer are stacked on top of it, and the aluminum layer and titanium nitride layer are patterned to a desired size to form an aluminum layer. A capacitor is formed in which the silicon dioxide layer is used as one electrode, the semiconductor layer underlying the silicon dioxide layer is used as the other electrode, and the silicon dioxide layer sandwiched between both electrodes is used as the dielectric layer. Since one electrode is formed of aluminum, it is formed as thin as 500 mm, reducing the difference in level.
なお、第１例、第２例において、窒化チタンに代えて、
タングステンチタン、モリブデンシリサイド、タングス
テンシリサイドを使用してもよい。In addition, in the first example and the second example, instead of titanium nitride,
Tungsten titanium, molybdenum silicide, and tungsten silicide may also be used.
以上説明せるとおり、本発明に係る半導体装置、電界効
果トランジスタ、または、キャパシタの製造方法におい
ては、電界効果トランジスタのゲート電極、または、キ
ャパシタの電極に、抵抗の低いアルミニウムが使用され
るので、膜厚が薄く形成されて段差が小さくなり、また
、アルミニウムと二酸化シリコン層との間には窒化チタ
ン層が介在するので、アルミニウムがゲート絶縁膜、ま
たは、誘電体層を構成する二酸化シリコン層と反応する
ことがなく、電界効果トランジスタの耐圧、しきい値電
圧等の特性、または、キャパシタの耐圧特性等が劣化し
ない。As explained above, in the method for manufacturing a semiconductor device, field effect transistor, or capacitor according to the present invention, aluminum having low resistance is used for the gate electrode of the field effect transistor or the electrode of the capacitor. Since the thickness is thin and the step difference is small, and since the titanium nitride layer is interposed between the aluminum and the silicon dioxide layer, the aluminum reacts with the gate insulating film or the silicon dioxide layer that constitutes the dielectric layer. Therefore, the characteristics such as the withstand voltage and threshold voltage of the field effect transistor, or the withstand voltage characteristics of the capacitor, etc. do not deteriorate.
第１ａ〜ｌｅ図は、本発明の一実施例に係る電界効果ト
ランジスタの製造工程図である。
１・・・半導体層、
２．２１・・・二酸化シリコン層、
３．３１・・・窒化チタン層、
４・・・レジストパターン、
５・・・ソース・ドレイン、
６・・・アルミニウム層、
６１・・・ゲート電極、
７・・・レジストパターン、
８・・・二酸化シリコン層、
９・・・ソース・ドレイン電極。1A to 1E are process diagrams for manufacturing a field effect transistor according to an embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Semiconductor layer, 2.21... Silicon dioxide layer, 3.31... Titanium nitride layer, 4... Resist pattern, 5... Source/drain, 6... Aluminum layer, 61 ...Gate electrode, 7...Resist pattern, 8...Silicon dioxide layer, 9...Source/drain electrode.
Claims (1)
化シリコン層上に窒化チタン層を形成し、該窒化チタン
層上にアルミニウム層を形成する工程を含むことを特徴
とする半導体装置の製造方法。 ［２］一導電型の半導体層（１）上に二酸化シリコン層
（２）と窒化チタン層（３）とを重ねて形成し、 ゲート電極の大きさに対応するレジストパターン（４）
を形成し、 該レジストパターン（４）をマスクとして前記窒化チタ
ン層（３）と前記二酸化シリコン層（２）とをパターニ
ングして、窒化チタン層（３１）と二酸化シリコン層（
２１）とを形成し、 該窒化チタン層（３１）と二酸化シリコン層（２１）と
をマスクとして、前記一導電型の半導体層（１）に反対
導電型不純物を導入してソース・ドレイン（５）を形成
し、 前記レジストパターン（４）を除去し、アルミニウム層
（６）を形成し、 前記窒化チタン層（３１）に対応するレジストパターン
（７）を形成し、 該レジストパターン（７）をマスクとして前記アルミニ
ウム層（６）をパターニングしてアルミニウム層よりな
るゲート電極（６１）を形成し、二酸化シリコン層（８
）を形成し、電極・配線コンタクト用開口を形成した後
、導電体層を形成し、これをパターニングして、ソース
・ドレイン電極（９）を形成する 工程を有することを特徴とする電界効果トランジスタの
製造方法。 ［３］不純物を含む半導体層上に二酸化シリコン層と窒
化チタン層とアルミニウム層とを重ねて形成し、 該アルミニウム層と該窒化チタン層のみをパターニング
し、 前記半導体層を一方の電極とし、前記アルミニウム層を
他方の電極とする キャパシタの製造方法。[Claims] [1] A method comprising the steps of forming a silicon dioxide layer on a semiconductor layer, forming a titanium nitride layer on the silicon dioxide layer, and forming an aluminum layer on the titanium nitride layer. A method for manufacturing a semiconductor device. [2] A resist pattern (4) corresponding to the size of the gate electrode is formed by stacking a silicon dioxide layer (2) and a titanium nitride layer (3) on a semiconductor layer (1) of one conductivity type.
and patterning the titanium nitride layer (3) and the silicon dioxide layer (2) using the resist pattern (4) as a mask to form a titanium nitride layer (31) and a silicon dioxide layer (
21), and using the titanium nitride layer (31) and the silicon dioxide layer (21) as masks, an opposite conductivity type impurity is introduced into the semiconductor layer (1) of one conductivity type to form the source/drain (5). ), removing the resist pattern (4), forming an aluminum layer (6), forming a resist pattern (7) corresponding to the titanium nitride layer (31), and removing the resist pattern (7). The aluminum layer (6) is patterned as a mask to form a gate electrode (61) made of the aluminum layer, and a silicon dioxide layer (8) is formed by patterning the aluminum layer (6).
), forming an opening for an electrode/wiring contact, forming a conductor layer, and patterning this to form a source/drain electrode (9). manufacturing method. [3] Forming a silicon dioxide layer, a titanium nitride layer, and an aluminum layer on top of each other on a semiconductor layer containing impurities, patterning only the aluminum layer and the titanium nitride layer, and using the semiconductor layer as one electrode, A method for manufacturing a capacitor using an aluminum layer as the other electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14267188A JPH0228377A (en) | 1988-06-09 | 1988-06-09 | Manufacture of semiconductor device, field-effect transistor and capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14267188A JPH0228377A (en) | 1988-06-09 | 1988-06-09 | Manufacture of semiconductor device, field-effect transistor and capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0228377A true JPH0228377A (en) | 1990-01-30 |
Family
ID=15320795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14267188A Pending JPH0228377A (en) | 1988-06-09 | 1988-06-09 | Manufacture of semiconductor device, field-effect transistor and capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0228377A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2665980A1 (en) * | 1990-08-20 | 1992-02-21 | Samsung Electronics Co Ltd | METHOD FOR MANUFACTURING A TRANSISTOR HAVING AN INSULATED GRID SEMICONDUCTOR STRUCTURE. |
| US6455875B2 (en) * | 1992-10-09 | 2002-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having enhanced field mobility |
| JP2010098321A (en) * | 1993-09-20 | 2010-04-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP2010103510A (en) * | 2008-09-29 | 2010-05-06 | Semiconductor Energy Lab Co Ltd | Photoelectric conversion device and method of manufacturing the same |
| DE10153314B4 (en) * | 2000-10-31 | 2011-02-03 | Daikyonishikawa Corp. | Resin intake manifold and process for its manufacture |
-
1988
- 1988-06-09 JP JP14267188A patent/JPH0228377A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2665980A1 (en) * | 1990-08-20 | 1992-02-21 | Samsung Electronics Co Ltd | METHOD FOR MANUFACTURING A TRANSISTOR HAVING AN INSULATED GRID SEMICONDUCTOR STRUCTURE. |
| US6455875B2 (en) * | 1992-10-09 | 2002-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having enhanced field mobility |
| US6790749B2 (en) | 1992-10-09 | 2004-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US7109108B2 (en) | 1992-10-09 | 2006-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device having metal silicide |
| US7602020B2 (en) | 1992-10-09 | 2009-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7723788B2 (en) | 1992-10-09 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US8017506B2 (en) | 1992-10-09 | 2011-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JP2010098321A (en) * | 1993-09-20 | 2010-04-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP4657361B2 (en) * | 1993-09-20 | 2011-03-23 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| DE10153314B4 (en) * | 2000-10-31 | 2011-02-03 | Daikyonishikawa Corp. | Resin intake manifold and process for its manufacture |
| JP2010103510A (en) * | 2008-09-29 | 2010-05-06 | Semiconductor Energy Lab Co Ltd | Photoelectric conversion device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002110815A (en) | Semiconductor device and its manufacturing method | |
| JPH0228377A (en) | Manufacture of semiconductor device, field-effect transistor and capacitor | |
| JPS5856263B2 (en) | Manufacturing method of semiconductor device | |
| JP2979863B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5985712A (en) | Method of fabricating field effect transistor with an LDD structure | |
| KR910013273A (en) | Ultra-Integrated DRAM Cell and Manufacturing Method Thereof | |
| KR100349913B1 (en) | Method for manufacturing Poly silicon thin film transistor | |
| TWI814340B (en) | Semiconductor device and manufacturing method thereof | |
| JPS61154172A (en) | Manufacture of semiconductor device | |
| KR0161724B1 (en) | Method of fabricating a capacitor of the semiconductor device | |
| JP3092186B2 (en) | Method for manufacturing thin film transistor | |
| KR100546723B1 (en) | Method for fabricating polyresistor of semiconductor device | |
| JPH02226727A (en) | Manufacture of ldd type mos semiconductor device | |
| JP2638685B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR0146245B1 (en) | Method of fabricating a capacitor of semiconductor device | |
| TW565876B (en) | Method for fabricating recessed source/drain junction of a semiconductor device | |
| JP2658163B2 (en) | Method of manufacturing MIS type semiconductor device | |
| JPH04186733A (en) | Semiconductor device and manufacture thereof | |
| JPH05136414A (en) | Thin film transistor and its manufacture | |
| JP2911255B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2633092B2 (en) | Method for manufacturing semiconductor device | |
| JPH05259457A (en) | Thin film transistor | |
| CN115188827A (en) | Semiconductor device and method for manufacturing the same | |
| JP2915036B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| KR20000043197A (en) | Method for fabricating gate electrode of semiconductor device |