JPH02282297A - パラメータ信号生成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ 本発明は、パラメータ信号を生成するパラメータ信号生
成装置に関する。

［発明の概要１ 本発明は、パラメータ信号生成に必要なパラメータ生成
情報を記憶するパラメータ生成情報記憶手段を、パラメ
ータ信号を実際に生成するパラメータ信号生成手段とは
別のところに設け、上記パラメータ生成情報記憶手段よ
りパラメータ生成情報を順次読み出して−パラメータ信
号生成手段にプリセットすることにより、パラメータ生
成情報記憶手段をパラメータ信号生成手段とは別のとこ
ろに設け、パラメータ生成情報記憶手段として汎用メモ
リを用いて、パラメータ信号生成装置をより安価にした
ものである。

［従来技術］ 従来、パラメータ信号生成装置としては、楽音波形読出
アドレスデータ及びエンベロープ波形生成情報を例にと
ると、第１５図及び第１６図に示されているものがある
。

くエンベロー１波形発生装置の例〉 第１６図はエンベロープ波形発生装置を示し、このエン
ベロープ波形発生装置は、本発明では第４図のエンベロ
ー１波形発生装置２つの部分に相当し、この第４図の回
路は、第３図のトーンジェネレータ１５．１６・・・に
相当するものである。

第１６図において、エンベロープ波形の各フェーズごと
レベルデータＬＶＬｉ、スピードデータ５ＰＤｉは、制
御装置（図示せず）によって、ＲＯＭ（図示せず）より
読み出され、エンベロープ形成データメモリ２３つにす
べて書き込まれる。

このレベルデータＬＶＬｉ、スピードデータ５ＰＤｉは
、第６図に示すように、エンベロープ波形の各フェーズ
における、レベル（到達目標）とレート（到達速度）の
大きさを示すデータである。

スタート振幅値保持メモリ２３０には、キーオンタイミ
ングに（又はこれに先たったタイミングで）、上記制御
装置によって、エンベロープ波形のスタート地点のスタ
ート振幅値が、ＲＯＭより読み出されてセットされる。

このスタート振幅値ＬＶＬＯは、楽音放音開始時には、
選択器２３２を介して、加算器２３４に与えられる。

一方、上記エンベロープ形成データメモリ２３９より、
読出アドレス発生器２４０からのアドレスデータに基づ
いて読み出されたレベルデータＬＶＬｉは、補数器２３
３で「２」の補数値すなわちマイナス値に反転され、上
記加算器２３４で、上記スタート振幅値ＬＶＬＯに加算
される。これにより、スタート振幅値ＬＶＬＯから到達
目標レベルデータＬＶＬｉが減算される。

上記選択器２３２には、後述する振幅保持回路２３８か
らのエンベロープデータＥＮＶも与えろれており、楽音
放音開始以降は、上記加算器２３４に与えられて、エン
ベロープデータＥＮ■がら到達目標のレベルデータＬＶ
Ｌｉが減算される。

このエンベロー１データＥＮＶ’は、そのタイミングご
との現在のエンベロープ波形のレベルを示している。

次いで、このエンベロープデータＥ　Ｎ’　Ｖの現在値
から、到達目標のレベルデータＬ　Ｖ　Ｌ、　ｉが差し
引かれた減算データ（エンベロープデータＥＮＶレベル
データＬＶＬｉ）に対し、乗算器２３５で、エンベロー
プ形成データメモリ２３９からのスピードデータ５ＰＤ
ｉか乗算される。このスピードデータ５ＰＤｉは、続出
アドレス発生器２４０からのアドレスデータに基づき、
エンベロープ形成データメモリ２３９より読み出される
。乗算器２３５からのこの乗算データ（エンベロープデ
ータＥＮＶ−レベルデータＬＶＬｉ）Ｘスピードデータ
５ＰＤｊは、加算器２３６で、到達目標のレベルデータ
ＬＶＬｉに加算されて、上記振幅保持口Ｆ１＆２３８に
記憶されるとともに、エンベロープデータＥＮＶとして
、乗算器（図示せず）へ出力される。。

これにより、第６図に示すようなエンベロープデータＥ
ＮＶか、スピードデータ５ＰＤｉに応じたレートで変化
するとともに、変化のステップが減算データ（エンベロ
ープデータＥＮＶ−レベルデータＬＶＬｉ）に応じてさ
らに変化する。これは、到達目標のレベルデータＬ　Ｖ
　Ｌ　ｉに近づくに従って、エンベロープデータＥＮＶ
の変化のステップが小さくなることを意味する。

また、キーボード（図示せず）のキーが押鍵中の間、ハ
イレベルとなるキーオン信号は、キーオンイベント検出
器２３１に入力されて、キーオン信号のアップエツジタ
イミングでハイレベルとなるととらに、楽音放音開始以
降はロウレベルとなるキーオンイベント信号が出力され
る。この”ｒ　−オンイベント信号は、上記選択器２３
２に与えられて、スタート振幅値保持メモリ２３０のス
タート振幅値ＬＶＬＯへの選択切換が行われるとともも
に、上記続出アドレス発生器２４０にも与えられて、読
出アドレス発生器２４０がリセットされる。上記キーオ
ン信号も読出アドレス発生器２４０に与えられており、
このキーオン信号によって、続出アドレス発生器２４０
のアドレスカウントの制御が行われる。

上記乗算器２３５からの乗算データ（エンベロープデー
タＥＮＶ−レベルデータＬＶＬｉ）ｘスピードデータ５
ＰＤｉは、比較器２３７にも与えられて、「０」になっ
たか否かのジャッジが行われ、「０」になれば、その一
致信号がフェーズ終了信号として上記続出アドレス発生
器２４０に与えられ、続出アドレス発生器２４０の読出
アドレスデータが＋１される。これにより、エンベロー
プ形成データメモリ２３つより、次のフェーズについて
のレベルデータＬＶＬ　ｉ　、スピードデータ５ＰＤｉ
が読み出されて、次のフェーズのエンベロープデータＥ
ＮＶ生成にシフトする。

く波形続出アドレス発性装置の例〉 第１５図は、波形読出アドレス発生装置を示し、この波
形続出アドレス発生装置は、本発明では第４図の波形続
出アドレス発生装置２８の部分に相当し、この第４図の
回路は、第３図のトーンジェネレータ１５．１６・・・
に相当するものである。

第１５図おいて、楽音波形のループトップデータＬＴｉ
、ループエンドデータＬＥｉ、ループ回数データＬＣｉ
は、制御装置（図示せず）によって、ＲＯＭ　（図示せ
ず）より読み出され、波形続出アドレスコントロールデ
ータメモリ２８４にすべて書き込まれる。このループト
ップデータＬＴｉ、ループエンドデータＬＥｉ、ループ
回数データＬＣｉは、第８図に示すように、楽音波形デ
ータＷＤの繰り返し読み出しを行うループセクションの
先頭アドレスデータ、最終アドレスデータ、繰り返し読
み出しの回数データを示している。

スタートアドレス保持メモリ２７０には、読出スタート
アドレスデータＳＴか、キーオンタイミングに（又はこ
れに先たったタイミングで）、上記制御装置によって、
ＲＯＭより読み出されてセットされ、位相角ステップデ
ータメモリ２７１には、位相角ステップデータＰＤか、
同じくキーオンタイミングに（又はこれに先だったタイ
ミングで）、上記制御装置によって、ＲＯＭより読み出
されてセットされる。

上記続出スタートアドレスデータＳＴは、第８図に示す
ように、楽音波形データＷＤの読み出しのスタート地点
の続出アドレスデータＲ，ＡＤを示している。位相角ス
テップデータＰＤは、楽音波形データＷＤの続出アドレ
スデータＲＡＤのインクリメントステップ値を示してお
り、位相角ステップデータＰＤを順次加算して新たな読
出アドレスデータＲＡＤが生成され、この値が大きいほ
ど、楽音波形データＷＤの続出速度が速くなって、音高
も高くなる。上記楽音波形データＷＤに対し、読出スタ
ートアドレステータＳＴ、ループトップデータＬＴｉ、
ループエンドデータＬＥｉ、ループ回数データＬｅｔを
いろいろ変えることによって、種々の音色を実現できる
。

上記スタートアドレス保持メモリ２７０の続出スタート
アドレステータＳＴは、楽音放音開始時に、選択器２７
２を介して、加算器２７３に与えられ、位相角ステップ
データメモリ２７１からの位相角ステップデータＰＤと
加算される。この加算データは、選択器２７８を介して
、波形続出アドレス保持回路２７９に記憶され、波形デ
ータメモリ（図示せず）に続出アドレスデータＲＡＤと
して送出されるとともに、楽音放音開始以降は、上記選
択器２７２を介して、上記加算器２７３へ送出され、位
相角ステップデータＰＤが再び加算される。加算器２７
３と波形続出アドレス保持回路２７９との加算ループ回
路で、続出アドレスデータＲＡＤに対する位相角ステッ
プデータ、Ｐ　Ｄの累算が行われていく。

また、加算器２７３からの続出アドレスデータＲＡＤは
、補数器２７４で「２」の補数値すなわちマイナス値に
反転され、加算器２７５で、波形続出アドレスコントロ
ールデータメモリ２８４からのループエンドデータＬＥ
ｉに加算される。これにより、ループエンドデータＬＥ
ｉから読出アドレスデータＲＡＤが減算されることにな
る。

この減算で、楽音波形データＷＤの読み出しが繰り返し
読み出しのループセクションの最後まで到達して、続出
アドレスデータＲＡＤがループエンドデータＬＥｉに到
達し、さらにループエンドデータＬＥｉを越えると、加
算器２７５よりキャリ信号が出力される。このキャリ信
号は、差分保持回路２７６にラッチ信号として与えられ
、読出アドレスデータＲＡＤがループエンドデータＬＥ
ｉを越えた分の端数データかラッチされる。

この端数データは、加算器２７７で、ループトップデー
タＬＴｉに加算されて、端数補正が行われ、これが選択
器２７８を介して、新たな続出アドレスデータＲＡＤと
して出力される。これにより、楽音波形データＷＤの続
出アドレスデータＲＡＤが、ループエンドデータＬＥｉ
からルーブトツブデータＬＴｉにジャンプするとともに
、このジャンプ時に、続出アドレスデータＲＡＤかルー
プエンドデータＬＢｉを越えた分の端数データの補正も
行われる４上記加算器２７５からのキャリ信号は、ルー
プエンド到達信号として、上記選択器２７８に与えられ
て、加算器２７７側への選択切換が行われるほか、ルー
プカウンタ２８１にも与えられて、インクリメントが行
われる。

このルー１カウンタ２８１のループカウント値は、比較
器２８３に与えられて、ループ回数データＬＣｉに一致
したか否かのジャッジが行われ、一致すれば、この一致
信号がループ終了信号として読出アドレス発生器２８５
に与えられ、続出アドレス発生器２８５の続出アドレス
データか＋１される。これにより、波形続出アドレスコ
ントロールデータメモリ２８４より、次のループについ
てのループトップデータＬＴｉ、ループエンドデータＬ
Ｅ　ｉ　、ループ回数データＬＣｉが読み出されて、次
のループ再生にシフトする。上記比較器２８３からの一
致信号は、ノアゲート２８２を介して、上記ループカウ
ンタ２８１にクリア信号として与えられる。

また、キーボード（図示せず）のキーが押鍵中の間、ハ
イレベルとなるキーオン信号は、キーオンイベント検出
器２８０に入力されて、キーオン信号のアップエッジタ
イテミンクでハイレベルとなるとともに、楽音開始以降
はロウレベルとなるキーオンイベント信号が出力される
。このキーオンイベント信号は、上記ノアゲート２８２
を介して、上記ループカウンタ２８１にクリア信号とし
て与えられるほか、上記続出アドレス発生器２８５にも
与えられて、続出アドレス発生器２８５がリセットされ
る。

［発明が解決しようとする課題］ しかしながら、上述のものでは、エンベロープ形成デー
タメモリ２３９、波形読出アドレスコントロールデータ
メモリ２８４に記憶するデータは、エンベロープのフェ
ースの数、楽音波形データＷＤのループ再生のセクショ
ンの数に応じて多くなる。従って、エンベロープ、楽音
波形が複雑に変化する、自然音に近い楽音を実現するに
は、エンベロープ形成データメモリ２３９、波形読出ア
ドレスコントロールデータメモリ２８４にセットするデ
ータの数も多くなる。

そうすると、エンベロープ波形発生装置や波形読出アド
レス発生装置に内蔵される、エンベロープ形成データメ
モリ２３９、波形読出アドレスコントロールデータメモ
リ２８４のメモリ容量が大きくなり、それだけエンベロ
ープ波形発生装置や波形読出アドレス発生装置が高価に
なってしまうという問題があった。

これに対し、汎用メモリを用いて、ここにレベルデータ
ＬＶＬｉ、スピードデータ５ＰＤｉ、ループトップデー
タＬＴｉ、ループエンドデータＬＥｉ、ループ回数デー
タ、ＬＣｉを記憶し、ＣＰＵ等により、これらのデータ
を、その都度読み出して、エンベロープ波形発生装置や
波形続出アドレス発生装置に送り込むことが考えられる
。この方か、エンベロープ波形発生装置や波形続出アド
レス発生装置がより安価となり、エンベロープ波形】４ 発生装置や波形読出アドレス発生装置を含むトーンジェ
ネレータ１５．１６・・・のＬＳＩ化も容易となる。さ
らにデータを記憶しておくメモリも汎用のもので済み、
安価となる。

ところが、このような汎用メモリを使用することは、Ｃ
ＰＵが、その都度、必要なデータをエンベロープ波形発
生装置や波形続出アドレス発生装置に送り込まなければ
ならず、ＣＰＵ等の制御装置の負担が大きくなって処理
の遅れをきたし、スムーズな楽音の生成放音が難しくな
ることになる６しかしながら、近年、高速処理の可能な
ＣＰＵも製造されてきており、エンベロープ波形発生装
置や波形読出アドレス発生装置にとって必要なデータを
、エンベロー１波形発生装置や波形続出アドレス発生装
置以外のところに記憶させても、楽音の生成放音かスム
ーズにできるようになっている。

本発明は、上述した課題を解決するためになされたもの
であり、楽音の生成放音処理に遅れをきたさずに、より
安価なパラメータ信号生成装置を提供することを目的と
している。

［課題を解決するための手段］ 上記目的を達成するために、本発明においては、パラメ
ータ信号生成に必要なパラメータ生成情報を記憶するパ
ラメータ生成情報記憶手段を、パラメータ信号を実際に
生成するパラメータ信号生成手段とは別のところに設け
、上記パラメータ生成情報記憶手段よりパラメータ生成
情報を順次読み出して、パラメータ信号生成手段にプリ
セットするようにしたものである。

［作用］ これにより、パラメータ生成情報記憶手段をパラメータ
信号生成手段とは別のところに設けることができるので
、パラメータ生成情報記憶手段として汎用メモリを用い
ることができ、パラメータ信号生成装置をより安価にで
きる。

この場合、パラメータ生成情報記憶手段をパラメータ信
号生成手段とは別体としても、楽音の生成放音処理はＣ
ＰＵ等の制御装置等の高速化で、十分対応できる。なお
、パラメータ信号には、楽音波形、エンベロープ波形、
楽音波形にエンベロ−プ波形か合成された波形等の時間
的に逐次レベルの変化する信号のほか、楽音波形の続出
アドレスデータ、楽音波形にエンベロープ波形が合成さ
れた波形の読出アドレスデータ等の時間的に値の変化す
る時間関数情報を含み、楽音波形には、矩形波、三角波
、正弦波のほか、自然音の波形等、あらゆる波形が含ま
れる。

「実施例］ く全体回路〉 第３図は、パラメータ信号生成装置の全体回路を示すも
ので、ＲＯＭ１３には、制御装置１０が各種処理を行う
ためのプログラムのほか、楽音波形データＷＤを繰り返
し読み出しするためのループトップデータＬＴｉ、ルー
プエンドデータＬＥｉ、ループ時間データＬＴＭｉ、エ
ンベロープ波形生成のためのスピードデータ５ＰＤｉ、
レベルデータＬＶＬｉ、後述する位相角ステップデータ
ＰＤ、読出スタートアドレスデ°−タＳＴ、スタート振
幅値ＬＶＬＯをはじめとする楽音信号生成に必要な各種
データが記憶されている。ＲＡＭ　１４には、制御装置
１０の各種中間処理データやキーボード１１や音色／パ
ラメータスイッチ部１２の操作状態を検出するためのデ
ータ、あるいは操作状態に応じて割り当てられたデータ
等の内容が記憶される。このＲＡＭ１４に、次述するト
ーンジェネレータ１５．１６・・・各々へ割り当てた楽
音に関する情報を記憶させてもよい。

キーボード１１や音色／パラメータスイッチ部１２の各
キー及び各スイッチの操作は、制御装置１０によってサ
ンプリング検出され、各キーで指定された音高、六−タ
ッチ及び各スイッチで指定された音色／パラメータ等に
応じた楽音の生成放音処理が実行される。トーンジェネ
レータ１５．１６・・・では、上記指定された音高、キ
ータッチ及び音色／パラメータの楽音信号が生成され、
サウンドシステム１７よりミキシング出力される。トー
ンジェネレータ１５．１６・・・は、】チッＬＳＴで構
成されている。

このトーンジェネレータ１５．１６・・・では、楽音波
形データＷＤの各ループごとの再生やエンベロープ波形
の各フェーズごとの生成が行われており、各ループ終了
ごと又は各フェーズ終了ごとに書込要求信号が出力され
る。この書込要求信号は、制御装置１０にいったん与え
られた後、アドレスコントローラ４０．８５・・・に書
込信号として与えられて、ＲＯＭ１３に対する続出アド
レスデータが、次のループ時間デ−タＬＴｉ、ループエ
ンドデータＬＥｉ、ループ時間データＬＴＭ　ｉ　、ス
ピードデータ５ＰＤｉ、レベルデータＬＶＬｉについて
のものにインクリメントされ、これらのデータが読み出
され、トーンジェネレータ１５．１６・・・へ送られる
。このアドレスコントローラ４０．８５・・・は、下−
ンジェネレータ１５．１６・・・夫々に対応して複数個
設けられている。アドレスコントローラ４０．８５・・
・からＲＯＭ１３へのアクセスは、実際には第１２図に
示すような選択器１２２を通じて、時分割的に行われ、
制御装置１０からのアドレスデータと交互に切り換えら
れる。

くトーンジェネレータ１５．１６・・・〉第４図は、ト
ーンジェネレータ１５．１６・・・の１つを示すもので
、キー情報メモリ２０には、上記キーボード１１の同時
操作のキーのうち、当該トーンジェネレータ１５．１６
・・・にチャンネル割り当てが行われたキーのキー情報
か記＋！ｉｉされ、このキー情報は、波形続出アドレス
発生装置２８及びエンベロープ波形発生装置２９に送ら
れ、キー情報に応じた楽音が生成される。このキー情報
には、主に後述する位相角ステップデータＰＤ、続出ス
タートアドレスデータ、スタート振幅値ＬＶＬＯ等が記
憶される。このキー情報メモリ２０は、完全に省略して
、これらのデータを、直接ＲＯＭ１３から制御装置１０
によって読み出すようにしたり、ＲＯＭ１３からＲＡＭ
１４にいったんセットして制御装置１０によって読み出
すようにしてもよい。

これら波形読出アドレス発生装置２８及びエンベロー１
波形発生装置２つには、上記ＲＯＭ１３より読み出され
た、ループエンドデ−タＬＴｉ、ループエンドデータＬ
Ｅｉ、ループ時間データＬＴＭｉ、スピードデータ５Ｐ
Ｄｉ、レベルデータＬＶＬｉも与えられ、ループ再生に
必要な読出アドレスデータＲＡＤや、各フェーズごとに
エンベロープデータＥＮＶが生成される。このうち波形
読出アドレス発生装置２８で生成された、ループ再生の
ための読出アドレスデータＲＡＤは、波形データメモリ
２５に与えられ、楽音波形データＷＤか読み出され、乗
算器２６で、上記エンベロー１波形発生装置２９からの
エンベロープデータＥＮＶが乗算され、Ｄ／Ａ変換器２
７を介して、アナログ信号として出力される。

くエンベロープ波形発生装置２９〉 第２図は、エンベロープ波形発生装置２９の回路構成を
示ずものて、エンベロープ波形の各フェースごとのレベ
ルデータＬＶＬｉ、スピードデータ５ＰＤｔは、制御装
置１０及びアドレスコントローラ４０によって、ＲＯＭ
１３より読み出され、データラッチ６１．６２のいずれ
かにラッチされる。

データがラッチされない方のデータラッチには、現在生
成中のエンベロープのフェーズに関するしベルデータＬ
ＶＬｉ及びスピードデータ５ＰＤｉがラッチされていて
、書き込みか行われるデータラッチと、読み出しが行わ
れるデータラッチとが、交互に切り換えられる４データ
ラツチ６１又はデータラッチ６２からのレベルデータＬ
ＶＬｉ及びスピードデータ５ＰＤｉのうち、レベルデー
タＬＶＬｉについては、選択器６０を介し、補数器３３
及び加算器３６に与えられ、スピードデータ５ＰＤｉに
ついては、同じく選択器６０を介し、乗算器３５に与え
られる。

これらレベルデータＬＶＬｉ、スピードデータ５ＰＤｉ
は、第６図に示すように、エンベロープ波形の各フェー
スにおける、レベル（到達目標）とレート（到達速度）
の大きさを示すデータである。

スタート振幅値保持メモリ３０には、キーオンタイミン
グに（又はこれに先だったタイミングて）、エンベロー
プ波形のスタート地点のスタート振幅値ＬＶＬＯが、キ
ー情報メモリ２０より読み出されてセットされる。この
場合、スタート振幅値＋、　ｖ　ｒ、　ｏを、直接、制
御装置１０及びアドレスコントローラ４０によって、Ｒ
ＯＭ１３又はＲＡＭ】４より読み出してもよい。このス
タート振幅値ＬＶＬＯは、楽音放音開始時には、選択器
３２を介して、加算器３４に与えられる。

一方、上記データラッチ６１又はデータラ・ソチ６２か
らのレベルデータＬＶＬｉは、補数器３３で「２」の補
数値、すなわちマイナス値に反転され、加算器３４で、
上記スタート振幅値ＬＶＬＯに加Ｘされる。これにより
、スタート振幅値ＬＶＬＯから到達目標のレベルデータ
ＬＶＬｉが減算される。上記補数器３３は、例えばイン
バータ群で構成することかでき、次の加算器３４のＣｉ
ｎ端子にハイレベル信号が入力されて、プラスマイナス
反転される。

上記選択器３２には、後述する振幅保持回路３８からの
エンベロープデータＥＮＶも与えられており、楽音放音
開始以降は、上記加算器３４に与えられて、エンベロー
プデータＥＮＶから到達目標のレベルデータＬＶＬｔか
減算される。この工ンベロープデータＥＮＶは、そのタ
イミングごとの現在のエンベロープ波形のレベルを示し
ている。

次いで、このエンベロープデータＥＮＶの現在値から一
到達目標のレベルデータＬＶＬｉが差し引かれた減算デ
ータ（エンベロープデータＥＮＶレベルデータＬＶＬｉ
）に対し、乗算器３５で、上記データラッチ６１又はデ
ータラッチ６２からのスピードデータ５ＰＤｉが乗算さ
れる。この乗算データ（エンベロープデータＥＮＶ−レ
ベルデータＬＶＬｉ）Ｘスピードデータ５ＰＤｉは、加
算器３６で、到達目標のレベルデータＬＶＬｉに加算さ
れて、上記振幅保持回路３８に記憶されるとともに、エ
ンベロー１データＥＮＶとして、乗算器２６へ出力され
る。

これにより、第６図に示すようなエンベロープデータＥ
ＮＶが、スピードデータＳ　Ｐ　Ｄ　、ｉに応じたレー
トで変化するとともに、変化のステップが減算データ（
エンベロープデータＥＮＶ−レベルデータｔ、ｖｔ、ｉ
）に応じてさらに変化する。これは、到達目標のレベル
データＬＶＬｉに近づくに従って、エンベロープデータ
ＥＮＶの変化のステップか小さくなることを意味する。

上記乗算器３５からの乗算データ（エンベロープデータ
ＥＮＶ−レベルデータＬＶＬｉ）Ｘスピードデータ５Ｐ
Ｄｉは、比較器３７にも与えられて、「０」になったか
否かのジャッジが行われ、「０」になれば、その一致信
号がフェーズ終了信号として出力される。このフェーズ
終了信号は、Ｄ型のフリップフロップ６７のＣＫ端子に
入力され、このフリップフロップ６７のＤ端子には、常
にハイレベル信号が与えられており、ＣＫ端子にフェー
ズ終了信号が与えられると、そのＱ出力がハイレベルと
なる。

このハイレベルとなるＱ出力は、エツジ検出器６６を介
して、上記アドレスコントローラ４０に対する、次のフ
ェーズのスピードデータ５ＰＤｉ、レベルデータＬＶＬ
ｉの書込要求信号として出力される。このエツジ検出器
６６は、入力信号のアップエツジを検出するもので、例
えばオペアンプを使った波形整形回路で横゛成すること
かできる。

上記書込要求信号により、上述したように、スピードデ
ータ５ＰＤｉ、レベルデータＬＶＬｉか、データラッチ
６１．６２のいずれかにラッチされる４この場合のラッ
チ信号は、制御装置１０よりの上記書込要求信号に応答
したローレベルの書込信号であり、この信号はオアゲー
ト６３又はオアゲート６４を介して、データラッチ６１
又はデータラッチ６２に与えられる。この書込信号は、
上記フリップフロップ６７にリセットクリア信号として
も与えられる。

上記比較器３７からのフェース終了信号は、アンドゲー
ト６９Ａを介して、フリップフロラ１６９に入力されて
、フリップフロップ６９のＱ出力の状態を反転させる。

このフリップフロップ６つは、セット（Ｓ）、リセット
（Ｒ）入力対のＤ型フリップフロップの反転Ｑ出力をＤ
入力４こ接続した、トグル動作をするＴ型のフリップフ
ロッグであり、リセットクリア信号の入力により、Ｑ出
力はローレベルとなる。このフリップフロップ６９のＱ
出力は、上記選択器１６０に選択切換信号として与えら
れ、１つのフェーズ終了ごとに、選択器６０の選択内容
がデータラッチ６１とデータラッチ６２との間で切り換
えられ、次のフェーズのエンベロープデータＥＮＶ生成
の実行にシフトする。

また、フリップフロップ６９のＱ出力は、そのまま上記
オアゲート６４に入力されるとともに、インバータ６５
で反転されて、オアゲート６３に入力され、ラッチ可能
なデータラッチが、データラッチ６１とデータラッチ６
２とで切り換えられる。上記フリップフロップ６７の反
転Ｑ出力は、アンドゲート６９Ａに開成信号として与え
られ、この開成は、次のスピードデータ５ＰＤｉ、レベ
ルデータＬＶＬｆの書き込みまで、維持される。

また、キーボード１１のキーが押鍵中の間、ハイレベル
となるキーオン信号は、キーオンイベント検出器３１に
入力されて、キーオン信号のアップエツジタイミングで
ハイレベルとなるとともに、楽音放音開始以降はロウレ
ベルとなるキーオンイベント信号が出力される。このキ
ーオンイベント検出器３１は、入力信号のアップエツジ
を検出するもので、例えばオペアンプを使った波形整形
回路等で構成することができる。上記キーオンイベント
信号は、上記選択器３２に与えられて、楽音放音開始時
に、スタート振幅値保持メモリ３０のスタート振幅値Ｌ
ＶＬＯへの選択切換が行われる。

さらに上記キーオンイベント信号はインバータ６８で反
転されて、フリップフロップ６９をクリアして、キーオ
ン時にデータラッチ６１の方を使用するようにしている
。

くアドレスコントローラ４０〉 第５図は、アドレスコントローラ４０とアドレスコント
ローラ４０によって読み出しが行われるＲＯＭ１３の一
部とを示す回路図であり、カウンタ４３は、上記トーン
ジェネレータ１５．１６・・・からのキーオンイベント
Ｃ言号Ｇこよってり・リアされる。この場合のキーオン
イベント信号は、実際にはインバータ４１によって反転
されたものが使用される。

またカウンタ４３は、制御装置１０がらの書込信号によ
って、インクリメントされ、ＲＯＭ１．３の各番地のレ
ベルデータＬＶＬ　ｉ　、スピードデータ５ＰＤｉに対
するアドレス指定が順次切り換えられていく、このアド
レスコントローラ４ｏから、ＲＯＭ１３には、レベルデ
ータＬＶＬ　ｉ　、スピードデータ５ＰＤｉの記憶エリ
アの上位アドレスデータが付加されて出力される。この
上位アドレスデータは、ラッチ４３Ａを用い、このラッ
チ４３Ａに制御装置１０がらプリセットされるが、音色
および音高（音域）等に応じて記憶エリアを切換選択す
るようにしてもよいし、予め複数のローレベルビット（
アースレベル）のうちの特定ビットをインバータで反転
させて、上位アドレスデータとしてもよい。

上記アンドゲート４２は、第６図のキーオン中の一部レ
ベルを維持する間ｃＬ１と、キーオフ後のやはり一部レ
ベル（「０」レベル）を維持する間ＣＬ２は閉成される
。すなわち、キーオン最終検出器４４は、キーオン中の
一部しベル期間ＣＬ１のすぐ前の、レベルデータＬＶＬ
６、スピードデータ５ＰＤ６が読み出されたとき、カウ
ンタ４３の出力データ内容から、そのことを検出し、検
出信号をアンドゲート４７を介し、ノアゲート４６で反
転させて、アンドゲート４２に与えて、アンドゲート４
２を閉成させて、カウンタ４３のインクリメントを一時
的にストップさせる。

また、キーオフ最終検出器４５は、キーオフ後の一部し
ベル期間ＣＬ２のすぐ前の、レベルデータＬＶＬｍ、ス
ピードデータＳＰＤｍが読み出されたとき、カウンタ４
３の出力データ内容がら、そのご仁を検出し、検出信号
をアンドゲート４８を介し、ノアゲート４６で反転させ
て、アンドゲート４２に与えて、アンドゲート４２を閉
成させて、カウンタ４３のインクリメントをスｌ−ツブ
させる。このとき、キーオン信号はローレベルであり、
インバータ４９を介して、アンドゲート４８の方が開成
されている。

こうして、レベルデータＬＶＬｉ、スピードデータ５Ｐ
Ｄｉを記憶しておく場所を、トーンジェネレータ１５．
１６・・・の中ではなく、ＲＯＭ１３にしておくことが
でき、このＲＯＭ１３は汎用メモリを用いることができ
るので、エンベロープ波形発生装置２９をより安価なも
のにすることができるし、エンベロープ波形発生装置２
９を含んだトーンジェネレータ１５．１６・・・のＬＳ
Ｉ化も容易となる。

く波形続出アドレス発生装置２８〉 第１図は、波形続出アドレス発生装置２８の回路構成を
示すものて、楽音波形データＷＤのループ再生のための
ループトップデータＬＴｉ、ループエンドデータＬＥｉ
、ループ時間データＬＴＭｉは、制御装置１０及びアド
レスコントローラ８５によって、ＲＯＭ１３より読み出
され、データラッチ１０７．１０８のいずれかにラッチ
される。

データがラッチされない方のデータラッチには、現在再
生中の楽音波形データＷＤの繰り返し読み出しを行うル
ープセクションに関するループトップデータＬＴｉ、ル
ープエンドデータＬＥｉ、ループ時間データＬＴＭｉが
ラッチされていて、書き込みが行われるデータラッチと
、読み出しが行われるデークラッチとが交互に切り換え
られる。

データラッチ１０７又はデータラッチ１０８のループト
ップデータＬＴｉ、ループエンドデータＬＥｉ、ループ
時間データＬＴＭｉのうち、ループトップデータＬＴｉ
については、選択器１０３を介し、加算器７７に与えら
れ、ループエンドデータＬＥｉについては、同じく選択
器１０３を介し、加算器７５に与えられ、ループ時間デ
ータＬＴＭｉについては、やはり選択器１０３を介し、
ループ時間判別部８１に与えられる。

上記ループトップデータＬＴｉ、ループエンドデータＬ
Ｅｉ、ループ時間データＬＴＭｉは、楽音波形データＷ
Ｄの繰り返し読み出しを行うループセクションの先頭ア
ドレスデータ、最終アドレス゛データ、繰り返し読み出
しの時間データを示している。

スタートアドレス保持メモリ７０には、続出スタートア
ドレスデータＳＴが、キーオンタイミングに（又はこれ
に先だったタイミングで）、キー情報メモリ２０より読
み出されてセットされ、位相角ステップデータメモリ７
１には、位相角ステップデータＰＤが、同じくキーオン
タイミングに（又はこれに先だったタイミングで）、キ
ー情報メモリ２０より読み出されてセットされる４この
場合、これら読出スタートアドレスデータＳＴ、位相角
ステップデータＰＤを、直接、制御装置１０及びアドレ
スコントローラ４０によって、ＲＯＭ１３又はＲＡＭ１
４より読み出してもよい６上記続出スタートアドレスデ
ータＳＴは、第８図に示すように、楽音波形データＷＤ
の読み出しのスタート地点の続出アドレスデータＲＡＤ
を示している。位相角ステップデータＰＤは、楽音波形
データＷＤの続出アドレスデータＲＡＤのインクリメン
トステップ値を示しており、位相角ステップデータＰＤ
を累算して続出アドレスデータＲＡＤが生成され、この
値が大きいほど、楽音波形データＷＤの続出速度が速く
なって、音高も高くなる。上記楽音波形データＷＤに対
し、続出スタートアドレスデータＳＴ、ループトップデ
ータＬＴｉ、ループエンドデータＬＥｉ、ループ時間デ
−タＬＴＭｉをいろいろ変えることによって、種々の音
色を実現できる。

上記スタートアドレス保持メモリ７０の続出スタートア
ドレスデータＳＴは、楽音放音開始時に、選択器７２を
介して、加算器７３で、上記位相角ステップデータメモ
リ７１からの位相角ステップデータＰＤが加算される。

この加算データは、選択器７８を介して、波形続出アド
レス保持回路７９に記憶され、波形データメモリ２５に
続出アドレスデータＲＡＤとして送出されるとともに、
楽音放音開始以降は、上記選択器７２を介して、上記加
算器７３へ送出され、位相角ステップデータＰＤが再び
加算される。加算器７３と波形続出アドレス保持回路７
９との加算ループ回路で、読出アドレスデータＲＡＤに
対する位相角ステップデータＰＤの累算が行われていく
。

また、加算器７３からの続出アドレスデータＲＡＤは、
補数器７４で、「２」の補数値すなわちマイナス値に反
転され、加算器７５で、上記データラッチ１０７又はデ
ータラッチ１０８からのル−１エンドデータＬＥｉに加
算される。これにより、ループエンドデータＬＥｉから
読出アドレスデータＲＡＤが減算されることになる。上
記補数器７４は−例えばインバータ群で構成することが
でき、次の加算器７５のＣｉｎ端子にハイレベル信号が
入力されて、プラスマイナス反転される。

この減算で、楽音波形データＷＤの読み出しが繰り返し
読み出しのループセクションの最後まで達して、続出ア
ドレスデータＲＡＤがループエンドデータＬＥｉに到達
し、さらにループエンドデータＬＥｉを越えると、加算
器７５よりキャリ信号が出力される。このキャリ信号は
、差分保持回路７６にラッチ信号として与えられ、続出
アドレスデータＲＡＤがループエンドデータＬＥｉを越
えた分の端数データがラッチされる。

この端数データは、加算器７７で、ループトップデータ
ＬＴｉに加算されて、端数補正が行われ、これが選択器
７８を介して、新たな続出アドレスデータＲＡＤとして
出力される。これにより、楽音波形データＷＤの続出ア
ドレスデータＲＡ、　Ｄが、ループエンドデータＬＥｉ
からループトップデータＬＴｉにジャンプするとともに
、このジャンプ時に、続出アドレスデータＲＡＤがルー
プエンドデータＬＥｉを越えた分の端数データの補正も
行われる。上記加算器７５からのキャリ信号は、ループ
エンド到達信号として、上記選択器７８に与えられて、
加算器７７側への選択切換が行われるほか、ループ時間
判別部８１にも与えられる。

くループ時間判別部８１〉 第１０図は、ループ時間判別部８１の回路構成を示すも
ので、基準時間変更器１４０は、例えばデコーダ等で構
成することができ、キー情報メモリ２０から与えれる、
又は制御装置１０によってＲＯＭ１３若しくはＲＡＭ　
１４から与えられる、音色データ、音域データ、その他
各種パラメータデータ（動的因子又は静的因子）をデコ
ードして、基準時間発生器１４１に与える。音色データ
とパラメータデータは、上記音色／パラメータスインチ
部１２で選択指定されたものであり、音域データは上記
キーボード１１からのキーコードに基づいたもので、例
えばキーコードのオクターブデータが用いられる。パラ
メータデータは、エフェクト、リズム等の選択内容や、
モジュレーションホイールへピッチベンダー等′のコン
トローラの指定内容等を指す。

基準時間発生器１−４１は、例えばプログラマブル進数
カウンタやプログラマブル分周カウンタ等で構成するこ
とができ、上記基準時間変更器１４０からのデコードデ
ータに応じた周期のパルス信号をループカウンタ１４２
に与える。これにより、楽音波形データＷＤを繰り返し
読み出しするループセクションのループ時間データＬＴ
Ｍを、音色、音域、各種パラメータに応じて、変えてい
くことかできる。

ループカウンタ１４２は、与えられるパルス信号をタイ
ムカウントして、比較器１４６に与える。

比較器１４６は、上記データラッチ１０７又はデータラ
ッチ１０８より与えられるループ時間データＬＴＭｉと
、ループカウンタ１４２からのタイムカウントデータと
を比較し、一致したら、その一致信号をループ時間到達
信号として出力する。

このループ時間到達信号は、ＳＲ型のフリップフロップ
１４５のＳ端子に入力されて、フリップフロップ１４５
がセットされ、そのＱ出力によりアンドゲート１４４が
開成される。

そして、この直後のループエンド到達Ｃ言号か、上記開
成済のアンドゲート１４４を介して、ループ終了信号と
して出力される。このループ終了信号は、上記フリップ
フロップ１４５のＲ端子に入力されて、フリップフロッ
プ】４５がリセットされるし、ノアゲート１４３を介し
て、上記ループカウンタ１４２にクリア信号として入力
される６ルーブカウンタ 号もノア・ゲート１４３を介して、クリア信号として与
えられる。このキーオンイベント信号は、楽音放音開始
時にハイレベルとなる信号である。

また、第１図において、上記ループ終了信号は、Ｄ型の
フリップフロップ１０２のＣ　Ｋ端子に入力され、この
フリップフロップ１０２のＤ端子には、常にハイレベル
信号か与えられており、ＣＫ端子にループ終了信号か与
えられると、そのＱ出力がハイレベルとなる。このハイ
レベルとなるＱ出力は、エツジ検出器１０１を介して、
上記制御装置１０、アドレスコントローラ８５に対する
、次のループトップデータＬＴｉ、ループエンドデータ
ＬＥｉ、ループ時間データＬＴＭｉの書込要求信号とし
て出力される。このエツジ検出器１０１−は、入力信号
のアップエツジを検出するもので、例えばオペアンプを
使った波形整形回路で構成することができる。

上記書込要求信号により、上述したように、ループトッ
プデータＬＴｉ、ループエンドデータＬＥｉ、ループ時
間データＬＴＭｉが、データラッチ１０７．１０８のい
ずれかにラッチされる。この場合のラッチ信号は、制御
装置１０よりの上記書込要求信号に応答したローレベル
の書込信号であり、この信号はオアゲート１０９又はオ
アゲート１１０を介して、データラッチ１０７又はデー
タラッチ１０８に与えられる。この書込信号は、上記フ
リップフロップ１０２にリセットクリア信号としても与
えられる。

上記ループ時間判別部８１からのループ終了信号は、ア
ンドゲート１０６を介して、フリップフロップ１０５に
入力されて、フリップフロップ１０５のＱ出力の状態を
反転させる。このフリップフロップ１０５は、セット（
Ｓ）、リセツ１〜（Ｒ＞入力付のＤ型フリップフロップ
の反転Ｑ出力をＤ入力に接続した、トグル動作をするＴ
型のフリ・ンプフロップであり、リセットクリア信号の
入力により、Ｑ出力はローレベルとなる。このフリップ
フロップ１０５のＱ出力は、上記選択器１０３に選択切
換信号として与えられ、１つのループセクション終了ご
とに、選択器１０３の選択内容がデータラッチ１０７と
データラッチ１０８との間で切り換えられ、次のループ
セクションの続出アドレスデータ生成の実行にシフトす
る。

また、フリップフロップ１０５のＱ出力は、そのまま上
記オアゲート１１０に入力されるとともに、インバータ
１１１で反転されて、オアゲート１０９に入力され、ラ
ッチ可能なデータラッチが、データラッチ１０７とデー
タラッチ１０８とで切り換えられる。上記フリップフロ
ップ１０２の反転Ｑ出力は、アンドゲート１０６に開成
信号として与えられ、この開成は、次のルーブト・ｙプ
データＬＴｉ、ループエンドデータＬＥｉ、ループ時間
データＬＴＭｉの書き込みまで、維持される。

また、キーボード１１のキーが押鍵中の間、ハイレベル
となるキーオン信号は、キーオンイベント検出器８０に
入力されて、キーオン信号のアップエツジタイミングで
ハイレベルとなるとともに、楽音放音開始以降はロウレ
ベルとなるキーオンイベント信号が出力される。このキ
ーオンイベント検出器８０は、入力信号のアップエツジ
を検出するもので、例えばオペアンプを使った波形整形
回路等で構成することかできる。上記キーオンイベント
信号は、上記選択器７２に与えられて、楽音放音開始時
に、スタートアドレス保持メモリ７０からの読出スター
トアドレスデータＳＴへの選択切換が行われる。さらに
上記キーオンイベント信号はインバータ１０４て反転さ
れてフリップフロツブ１０５をクリアして、キーオン時
にデータラッチ１０７の方を使用するようにしている。

くアドレスコントローラ８５〉 第７図は、アドレスコントローラ８５と〜このアドレス
コントローラ８５によって読み出しが行われるＲＯＭ１
３の一部とを示す回路図であり、カウンタ８６は、上記
トーンジェネレータ１５．１６・・・からのキーオンイ
ベント信号によってクリアされる。この場合のキーオン
イベント信号は、実際にはインバータ８８によって反転
されたものが使用される。

また、カウンタ８６は、制御装置１０からの書込信号に
よって、インクリメントされ、ＲＯＭ　１３の各番地の
ルーフ冒〜ッグデータＬＴｉ、ループエンドデータＬＥ
　ｉ　、ループ時間データＬＴＭ　ｉに対するアドレス
指定が、順次切り換えられていく。このアドレスコンＩ
・ローラ８５から、ＲＯＭ１３には、ルー１トツプデー
タＬＴｉ、ループエンドデータＬＥｉ、ループ時間デー
タＬＴＭｉの記憶エリアの上位アドレスデータが付加さ
れて出力される。この上位アドレスデータは、ラッチ８
６Ａを用い、このラッチ８６Ａに制御装置１０からプリ
セットされるが、音色および音高（音域）等に応じて記
憶エリアを切換選択するようにしてもよいし、予め複数
のローレベルビット（アースレベル）のうちの特定ビッ
トをインバータで反転させて、上位アドレスデータとし
てもよい。

上記カウンタ８６からの読出アドレスデータは、最終検
出器８９に与えられ、この読出アドレスデータが、ルー
プトップデータＬＴｉ、ループエンドデータＬＥｉ、ル
ープ時間データＬＴＭｉの記憶エリアの最終アドレスに
達したとき、最終検出器８９の出力はローレベルとなっ
て、上記アンドゲート８７が閉成される。これにより、
ＲＯＭ　１３より、最後のループセクションのループト
ップデータＬＴｉ、ループエンドデータＬＥｉ、ループ
時間データＬ　Ｔ　Ｍ　ｉが読み出された後は、楽音波
形データＷＤの最後のループセクションの繰り返し読み
出しが続行される。

こうして、ループトップデータＬ　Ｔ　ｉ、ルー１エン
ドデータＬＥｉ−ループ時間データＬＴＭ　ｉを記憶し
ておく場所を、トーンジェネレータ１５．１６・・・の
中ではなく、ＲＯＭ１３にしておくことができ、このＲ
ＯＭ１３は汎用メモリを用いることができるので、波形
読出アドレス発生装Ｗ２８をより安価なものにすること
ができし、波形続出アドレス発生装置２８を含んだトー
ンジェネレータ１５．１６・・・のＬＳＩ化も容易とな
る。

上述したような、波形読出アドレス発生装Ｗ２８により
、波形データメモリ２５の楽音波形データＷＤの繰り返
し読み出しを行うと、第１０図の比較器１４６では、ル
ープ再生の回数ではなく、ループ再生の時間の比較判別
が行われる。従って、第９図（１）のように、音高が低
く、楽音波形データＷＤの読み出し速度が遅くても、ま
た第９図（３）のように音高が高く、楽音波形データＷ
Ｄの読み出し速度が速くても、１つのループセクション
のループ再生の時間は常に一定である。第９図（２）に
示すように、音高が高く、楽音波形データＷＤの読み出
し速度か速くなって、ループ再生の時間が短くなってし
まうことがない。

これにより、音高が高くても低くても、各ループセクシ
ョンのループ再生の時間を一定となり、１つの楽音放音
の間のループセクションのバランスがとられ、音高の変
化によって、余分な楽音内容の変化因子がはいってしま
うことかなくなる。

くポリフォニックシステム例〉 第１１Ａ図、第１１Ｂ図、第１２図は、時分割処理によ
り、ポリフォニックな楽音生成を行うことのできる実施
例を示すものである。

第１１Ａ図は、波形続出アドレス発生装置２８及びエン
ベロー１波形発生装置２つの、データラッチ６１．６２
．１０７．１０８の部分を、８チャンネル分の楽音生成
システムに対応させたものである。ＲＡＭ１１２は、１
６個の記憶番地をもち、８個２組で、各組に対し最高８
個のレベルデータＬＶＬｉ、スピードデータ５ＰＤｉ又
はループトップデータＬＴｉ、ループエンドデータＬＥ
ｉ、ループ時間データＬＴＭｉが、制御装置１０及びア
ドレスコントローラ４０．８５によってセツトされる。

２つの組の各々の記憶番地は、現在データを読み出して
楽音を生成中のものと、次に実行されるデータを書き込
むものとが、交互に切り換えられる。

ＲＡＭ１１２の記憶番地の８個の記憶番地の指定アドレ
スであるチャンネル信号Ａ○〜Ａ２は、データセレクタ
１１３ａ、１１３ｂ、１１３ｃを介して与えられる。こ
のチャンネル信号ＡＯ〜Ａ２は、読出用と書込用とが、
データセレクタ１１゜３ａ、１１３ｂ、１１．３　ｃで
セレクトされる。読出チャンネル信号ＡＯ〜Ａ２は、電
子楽器全体の同期をとるシステムクロック信号によって
カウントされるデータが用いられ、チャンネルタイミン
グ信号と同じもので、第１１Ｂ図（１）に示すとおりで
ある。書込チャンネル信号ＡＯ〜Ａ２は、制御装置１０
より与えられるにの書込チャンネル信号ＡＯ〜Ａ２は、
書込タイミングが、第１１Ｂ図（１）のチャンネルタイ
ミングと周期がとられるものであれば、読出チャンネル
信号ＡＯ〜Ａ２をそのまま用いてもよい。

ＲＡＭ１１２の２つの組は、エリア切換信号によって切
換選択され、この信号は、データセレクタ１１３ｄに、
そのまま及びインバータ１１５で反転されて与えられる
。このエリア切換信号は、上記続出及び書込のチャンネ
ル信号ＡＯ〜Ａ２の上位アドレスデータＡ３となるもの
であり、シフトレジスタ１１８からの出力が使われる。

このシフトレジスタ１１８は、その出力がイクスクルシ
プオアゲー）１１６、アンドゲート１１７を介して帰還
入力されるタイプのものである。イクスクルシブオアゲ
ート１１６には、上記比較器３７からのフェース終了信
号又はループ時間判別部８１からのループ終了信号が与
えられて、フェーズ終了時又はループ終了時に、エリア
切換信号が反転される。アンドゲート１１．７には、上
記インバータ６８又はインバータ１０４からのローレベ
ルのキーオンイベント信号が与えられ、エリア切換信号
のクリアが行われる。

ＲＡＭ１．１２の続出信号はハイレベル、書込信号はロ
ーレベルであり、第１１Ｂ図（３）に示すとおりとなっ
ている。書込信号は制御装置１０より与えられ、読出信
号は常にハイレベルとなっている信号が使われ、夫々デ
ータセレクタ１１３ｅを介して、ＲＡＭ　１１２に与え
られる。

上記したデータセレクタ１１３ａ〜１１３ｅのセレクト
切換を行うのは、リード／ライトタイミング信号であり
、この信号は、第１１Ｂ図（２）（４）に示すように、
１つのチャンネルタイミング内で、読み出しと書き込み
を切り換える。この信号は、そのままデータセレクタ１
１３ａ〜１１３ｅの書き込み側のアンドゲートに、開成
信号として与えられるとともに、インバータ１１４で反
転されて、データセレクタ１１３ａ〜１１３ｅの読み出
し側のアンドゲートに、開成信号として与えられる。な
お、第１１Ｂ図（４）における書き込みのチャンネルタ
イミングは、第１１Ｂ図（１）のチャンネルタイミング
とは無関係に、制御装置１０からの書込チャンネル信号
によって決定される。

第１２図は、同じく複数チャンネル分の楽音生成システ
ムに対応した、エンベロープ波形発生装置２９Ａ、波形
読出アドレス発生装置２８Ａ、制御装置１０Ａ、アドレ
スコントローラ４０Ａ、８５Ａ等を示すものである。エ
ンベロープ波形発生装置２９Ａ、波形読出アドレス発生
装置２８Ａからの書込要求信号キーオンイベント信号は
、そのままのタイミングで、上記アドレスコントローラ
４０Ａ、８５Ａへ送られるほか、書込要求信号は、要求
信号弁別器１２３を介して、制御装置１０Ａに送られる
。また、エンベロー１波形発生装置２９Ａ、波形読出ア
ドレス発生装置２８Ａの中の、第１１．Ａ図で述べた読
出チャンネル信号も、要求チャンネル弁別器１２４を介
して、制御装置１０Ａに送られる６ 要求信号弁別器１２３と要求チャンネル弁別器１−２４
は、例えはインタフェースで構成することがてき、信号
及びデータの弁別、処理タイミングの同期等が行われる
。制ｍ装置１０Ａは、書込要求信号のあったチャンネル
については、アドレスコントローラ４０　Ａ、８５Ａに
書込信号を与えて、４つ ＲＯＭ１３に対するアドレスデータを＋１し、次のフェ
ーズのレベルデータＬＶＬｉ−スピードデータ５ＰＤｉ
、又は次のループのループトップデータＬＴｉ−ループ
エンドデータＬＥｉ、ループ時間データＬＴＭｉをＲ，
０Ｍ１３より読み出して、エンベロープ波形発生装！２
９Ａ、波形続出アドレス発生装置２８Ａの上述したＲＡ
Ｍ　１１２に上記書込信号とともに送る。

ＲＯＭ１３に対するアドレスデータは、アドレスコント
ローラ４０Ａ、８５Ａ、制御装置１０Ａからのものが、
選択器１２２によって、時分割的に切り換えられる。選
択器１２２のセレクト信号は、チャンネルタイミング信
号の４倍の周波数のクロックパルス信号が用いられ、各
入力か切換セレクトされてい（。上記書込チャンネル信
号は、上記要求チャンネル弁別器１２４からの続出チャ
ンネル信号が、そのまま制御装置１０Ａによって転用さ
れる。むろん、要求チャンネル弁別器１２４を使わず、
エンベロープ波形発生装置２９Ａ、波形読出アドレス発
生装２２８Ａからの続出チャンネル信号を、書込要求信
号によって開成されるアンドゲート群を介して、書込チ
ャンネル信号として出力するようにしてもよい。

止た一エンベロープ波形発生装置２９Ａ、波形続出アド
レス発生装置２８Ａには、楽音放音開始時に、制御装Ｗ
　１０　Ａより、位相角ステップデータＰＤ、続出スタ
ートアドレスデータＳＴ、スタート振幅値ＬＶＬＯ等の
キー情報が、ＲＯＭ１３より読み出されて送られる。な
お、続出スタートアドレスデータＳＴ、スタート振幅値
ＬＶＬＯは、ＲＡＭ１４又はキー情報メモリ（図示せず
）に記憶しておいてもよい、 このような複数チャンネル分の楽音生成システムを構成
するには、他に、次のようなことが必要である。すなわ
ち、位相角ステップデータメモリ７１をチャンネル数と
同じ段数をもつ、帰還入力型のシフトレジスタとしたり
、読み書き可能なメモリ（ＲＡＭ）としたり、アドレス
コントローラ４０、Ａ、８５Ａのカウンタ４３．８６を
チャンネル数と同し数分用意して、デマルチプレクサ又
は選択器を介して、書込要求信号又はキーオンイベント
信号により、各カウントデータをカウント又はクリアし
たり、ループ時間判別部８１の基準時間変更器１４０、
基準時間発生器１４１、ループカウンタ１４２をチャン
ネル数と同じ数分用意して、マルチプレクサ又はデータ
セレクタを介して、ル−プカウンタ１４２・・・からの
各タイムカウントデータを比較器１４６に与えたりする
ことになる６くエンベロー１波形のリピート再生〉 第１３Ａ図は、エンベロープ波形発生装置２９の別の実
施例を示すもので、この実施例は、第１３Ｂ図に示すよ
うに、エンベロー１波形の各フェーズにつき、レベルデ
ータＬＶＬｉ、スピードデータＳＰＤ　ｉのフェーズと
レベルデータＬＶＬｊ、スピードデータＳ　Ｐ　Ｄ　ｊ
のフェースとを交互にリピートするようにしたものであ
る。そして、このリピート回数を示すのかりピート回数
データＲＰｉである。

これら、レベルデータＬＶＬ　ｉ　、ＬＶＬｊ　、　ス
ピードデータ５ＰＤｉ、ＬＶＬｊ、リピート回数データ
ＲＰｆは、制御装置１０及びアドレスコントローラ８５
によって、ＲＯＭ１３より読み出され、データラッチ６
１．６２のいずれかにラッチされる。データラッチ６１
又はデータラッチ６２からのレベルデータＬＶＬｉ、Ｌ
ＶＬｊ、スピードデータ５ＰＤｉ、ＬＶＬｊ、リピート
回数データＲＰｉのうち、レベルデータＬＶＬｉ、ＬＶ
Ｌｊは、選択器６０を介し、さらに選択器１７０を介し
て、レベルデータＬＶＬｉ、レベルデータＬＶＬｊのい
ずれかがセレクトされ、加算器３６に与えられる。また
スピードデータ５ＰＤｉ、ＬＶＬｊは、選択器６０を介
し、さらに選択器１７１を介して、スピードデータＳＰ
Ｄ　ｉ　、スピードデータ５ＰＤｊのいずれかがセレク
トされ、乗算器３５に与えられる。さらに、リピート回
数データＲＰｉは、選択器６０を介し、比較器１７２に
与えられる。

そして、エンベロープデータＥＮＶがフェーズの最終地
点まで到達して、比較器３７より一致信号が出力される
と、この一致信号はフリップフロツブ１７５に入力され
て、フリップフロップ１７５のＱ出力め状態を反転させ
る。このフリップフロップ１７５は上述したフリップフ
ロップ６９．１０５と全く同じものであり、キーオンイ
ベント信号によりクリアされる。このフリップフロッグ
１７５のＱ出力は、上記選択器１７０．１７１に選択切
換信号として与えられ、１つのフェーズ終了ことに、選
択器１７０．１７１の選択内容がレベルデータＬＶＬｉ
、スピードデータＳＰＤ　ｉとレベルデータＬＶＬｊ、
スピードデータ５ＰＤｊとの間で切り換えられる。

このフリップフロップ１７５のＱ出力は、リピートカウ
ンタ１７３に入力されて、フェースのリピート回数がカ
ウントされ、このカランｌ−データは、上記比較器１７
２に与えられる。比較器１７２には、上記リピート回数
データＲＰｉも与えられており、両データが一致すると
、一致信号がノアゲート１７４を介して、リピートカウ
ンタ１７３にクリア信号として入力されるとともに、ア
ンドゲート６９Ａを介して、フリップフロップ６９に入
力されて、フリップフロップ６つのＱ出力の状態を反転
させる。これにより、選択器６０の選択内容がデータラ
ッチ６１とデータラッチ６２との間で切り換えられ一次
のリピートセクションのエンベローブデータ生成の実行
に移行する。上記リピートカウンタ１７３は、キーオン
イベント信号によってもクリアされる。他の内容は、上
記第２０のエンベロープ波形発生装置２つと同じである
。

このように、エンベロープ波形のフェーズをリピートす
るパラメータ信号生成装置についても、レベルデータＬ
ＶＬｉ、ＬＶＬｊ、スピードデータ５ＰＤｉ、５ＰＤｊ
、リピート回数データＲＰｉを記憶しておく場所を、ト
ーンジェネレータ１５．１６・・・の中ではなく、ＲＯ
Ｍ１３にしておくことができ、このＲＯＭ１３は汎用メ
モリを用いることがてきるので、エンベロープ波形発生
装置２９をより安価なものにすることができるし、エン
ベロープ波形発生装置２つを含んだトージエネレータ１
５．１６・・・のＬＳＩ化も容易となる。

なお、リピート回数データＲＰｉをリピート時間データ
ＲＰＴｉとして、第１図及び第１０図のように変更する
ことは容易であり、さらにループセクションのループ時
間データＲＰＴｉを音色、音域、各種パラメータに応じ
て変えていくようにすることも可能である。

この場合、第１３Ａ図のエンベロープ波形発生装置２９
においては、比較器１７２、リピートカウント１７３を
はじめとる鎖線枠の部分を第１０図と同じものと置き換
えればよい。そして、フェーズ終了信号をループエンド
到達信号の代わりに、アンドゲート１４４に入力さぜ、
キーオンイベント信号は、そのままキーオンイベント検
出器３１からのものを使用し、ループ終了信号は、リピ
ート終了信号として出力させ、リピート回数データＲＰ
をリピート時間データに置き換え、フリップフロップ１
７５のＱ出力は、選択器１７０．１７１だけに与えられ
るようにすればよい。

このように、エンベロープ波形のリピート生成において
も、リピート生成を一定時間にすることができる。

くループ再生の他の例〉 第１４Ａ［Ｕ乃至第１４Ｃ図は、波形続出アドレス発生
装置２８のループ再生の他の実施例を示すものである６ 第１４Ａ図は、ループセクションを片方向ではなく、両
方向にわたって、往復繰り返し読み出しを行うものであ
る。この場合には、加算器７５からのループエンド到達
信号が出力されるごとに、加算器７５と加算器７７に与
えるデータを、２つの選択器を使って入れ換ればよい。

すなわち、上記ループ到達信号をフリップフロップ１０
５と同じフリップフロップに入力し、そのＱ出力を上記
２つの選択器のセレクト信号として用いる。そして、２
つの選択器に、ループトップデータＬＴｉ、ループエン
ドデータＬＥｊをともに与え、一方には、−ト記セレク
ト信号をそのまま与え、他方には、セレン＋−＜Ｓ号を
インバータで反転して与え、各選択器からのセレクトデ
ータを、加算器７５．７７に与える。また、上記位相角
ステップデータメモす７１からの位相角ステップデータ
ＰＤを、イクスクルシブオアゲート群を介して、加算器
７３に与え、このイクスクルシブオアゲート群の各ゲー
トに、上記セレクト信号を与え、さらに加算器７３のＧ
ｉｎ端子に上記セレクト信号を入力させる。

第１４Ｂ図は、各ループセクションを゛反対方向から片
方向のみ、繰り返し読み出しを行うものである。この場
合は、ループトップデータＬＴｉをループエンドデータ
ＬＥｉより小さくし、さらに読出スタートアドレスデー
タＳＴをループトップデータＬＴＩより小さくして、位
相角ステップデータメモリ７１からの位相角ステップデ
ータＰＤを、インバータ群で反転させるとともに、加算
器７３のＣｉｎ端子にハイレベル信号を入力させること
になる。

第１４Ｃ図は、各ループセクションを反対方向から両方
向にわたって、往復繰り返し読み出しを行うものである
。この場合は、上述した第１４Ａ図の場合と全く同じ構
成となり、さらにループトップデータＬＴｉをループエ
ンドデータＬＥｉより小さくし、さらに続出スタートア
ドレスデータＳＴをループ−トップデータＬＴＩより小
さくすることになる。

このようなループ再生についても、音高が高くても低く
ても、各ループセクションのループ再生の時間が一定と
なり、１つの楽音放音の間のループセクションのバラン
スがとられ、音高の変化によって、余分な楽音内容の変
化因子がはいってしまうことがなくなる。

本発明は上記実施例に限定されず、本発明の趣旨を逸脱
しない範囲で種々変更可能である。例えば、本発明では
レベルデータＬＶＬｉ、スピードデータＳＰＤ　ｉ、リ
ピート回数データＲＰｉあるいはループトップデータＬ
Ｔｉ、ループエンドデータＬＥｉ、ループ時間データＬ
ＴＭｉ（ループ回数データＬＣｉ）等を１つのワードの
データとして述べてきたが、これには限定されず、シス
テムのビット数に合わせて、複数に分割し、複数ワード
よりなるデータとしてもよい。また、レベルデータＬＶ
Ｌ　ｉ　、スピードデータ５ＰＤｉ、リピ一ト回数デー
タＲＰｉ、ループトップデータＬＴｉ、ループエンドデ
ータＬＥｉ、ループ時間データＬＴＭｉ等を記憶する場
所は、ＲＯＭ１３の他、ＲＡＭ１４、キー情報メモリ２
０、アサイメントメモリ１２１、制御装置１０、ＩＯＡ
内のメモリやパラメータ信号生成装置に外部から接続さ
れるメモリ等、汎用メモリを用いることができれば、ど
のようなところに記憶させてもよい。

［発明の効果］ 以上詳述したように、本発明によれば、パラメータ信号
生成に必要なパラメータ生成情報を記憶するパラメータ
生成情報記憶手段を、パラメータ信号を実際に生成する
パラメータ信号生成手段とは別のところに設け、上記パ
ラメータ情報生成記憶手段よりパラメータ生成情報を順
次読み出して、パラメータ信号生成手段にプリセットす
るようにしたから、パラメータ生成情報記憶手段をパラ
メータ信号生成手段とは別のところに設けることかでき
て、パラメータ生成情報記憶手段として汎用メモリを用
いることができ、パラメータ信号生成装置をより安価に
できる等の効果を奏する。

【図面の簡単な説明】

第１図乃至第１４図は本発明の実施例を示すもので、第
１図は波形続出アドレス発生装置２８の回路図であり、
第２図はエンベロープ波形発生装置２９の回路図であり
、第３図はパラメータ信号生成装置の全体回路図であり
、第４図はトーンジェネレータ１５．１６・・・の回路
図であり、第５図はエンベロープ波形についてのアドレ
スコントローラ４０とＲＯＭ１３を示す回路図であり、
第６図はエンベロー１波形の各フェーズを示す図であり
、第７図は楽音波形についてのアドレスコントローラ８
５とＲＯＭ１３を示す回路図であり、第８図は楽音波形
データＷＤと楽音波形データＷＤの各ループセクション
を示す図であり、第９図はループ再生の音高に応じた変
化を示す図であり、第１０図はループ時間判別部８１の
回路図であり、第１１図乃至第１２図は本発明の複数チ
ャンネルの楽音生成システムについての実施例を示す図
であり、第１３図はエンベロープ波形の各フェーズをリ
ピート再生する実施例の回路図であり、第１４図は楽音
波形データＷＤのループ再生の他の実施例を示す回路図
であり、第１５図乃至第１６図は従来例を示す図である
。 １０、ＩＯＡ・・・制御装置、１３・・・ＲＯＭ、１５
．１６・・・トーンジェネレータ、２８．２８Ａ・・・
波形読出アドレス発生装置、２９．２９Ａ・・・エンベ
ロープ波形発生装置、４０．８５・・・アドレスコント
ローラ、６１．６２．１０７．１０８・・・データラッ
チ、８１・・・ループ時間判別部、１１２・・・ＲＡＭ
、１４０・・・基準時間変更器、１４１・・・基準時間
発生器。

Claims (1)

1. 【特許請求の範囲】 １、パラメータ信号を生成するパラメータ信号生成手段
   と、 このパラメータ信号生成手段以外のところに設けられ、
   上記パラメータ信号生成に必要なパラメータ生成情報を
   複数ステップ分記憶するパラメータ生成情報記憶手段と
   、 このパラメータ生成情報記憶手段に対し、パラメータ生
   成情報の読み出し出力を指示する出力指示手段と、 この出力指示手段の指示に応じて、上記パラメータ生成
   情報記憶手段より順次パラメータ生成情報を読み出すパ
   ラメータ生成情報読み出し手段と、このパラメータ生成
   情報読み出し手段によって読み出されたパラメータ生成
   情報を、上記パラメータ信号生成手段にプリセットする
   プリセット手段とを備えたことを特徴とするパラメータ
   信号生成装置。 ２、上記パラメータ信号生成手段は、楽音波形信号を生
   成する手段であり、上記パラメータ生成情報記憶手段は
   、楽音波形信号の一部の繰り返し出力の範囲についての
   情報を記憶する手段であることを特徴とする請求項１記
   載のパラメータ信号生成装置。 ３、上記パラメータ信号生成手段は、エンベロープ波形
   信号を生成する手段であり、上記パラメータ生成情報記
   憶手段は、エンベロープ波形信号の各フェーズについて
   の情報を記憶する手段であることを特徴とする請求項１
   記載のパラメータ信号生成装置。