JPH02280414A - 完全二次系ｄｐｌｌ - Google Patents
完全二次系ｄｐｌｌInfo
- Publication number
- JPH02280414A JPH02280414A JP1100231A JP10023189A JPH02280414A JP H02280414 A JPH02280414 A JP H02280414A JP 1100231 A JP1100231 A JP 1100231A JP 10023189 A JP10023189 A JP 10023189A JP H02280414 A JPH02280414 A JP H02280414A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- increment
- decrement
- random walk
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005295 random walk Methods 0.000 claims abstract description 44
- 230000007423 decrease Effects 0.000 claims description 2
- 238000013139 quantization Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、完全二次系ディノタルフ再−ズロック、ルー
ツ（ＤＰＬＬ ）に関し、特にスタッフ同期装置等に用
いられ９強いノック（Ｊｉｔｔｅｒ）抑圧特性か要求さ
れるＤＰＬＬに関する。
ツ（ＤＰＬＬ ）に関し、特にスタッフ同期装置等に用
いられ９強いノック（Ｊｉｔｔｅｒ）抑圧特性か要求さ
れるＤＰＬＬに関する。
一般に、 ＤＰＬＬには、−次系ＤＰＬＬと完全二次系
ＤＰＬＬがある。
ＤＰＬＬがある。
まず、第２図を参照して、−次系ＤＰＬＬについて説明
する。
する。
２−１は人力線、２−２は出力線、２−３．２−４はＮ
（Ｎは正整数）分周器、２−５は多値量子化位相比較器
、２−６は一次うンダムウオークフィルタ、２−７はイ
ンクリメント／ディクリメント（Ｉｎｃｒｅｍｅｎｔ
／ Ｄｅｃｒｅｍｅｎｔ ）回路Ｉ２−８はＲ（Ｒは正
整数）分周器、２−９はＰｒｏ （Ｐは正整数）の周波
数を発生する発振器、２−１０はＲｆ。
（Ｎは正整数）分周器、２−５は多値量子化位相比較器
、２−６は一次うンダムウオークフィルタ、２−７はイ
ンクリメント／ディクリメント（Ｉｎｃｒｅｍｅｎｔ
／ Ｄｅｃｒｅｍｅｎｔ ）回路Ｉ２−８はＲ（Ｒは正
整数）分周器、２−９はＰｒｏ （Ｐは正整数）の周波
数を発生する発振器、２−１０はＲｆ。
（Ｒ≧Ｐ）の周波数を発生する発振器、２−１１はオア
（ＯＲ）ダート回路である。ここで、ｆｏは。
（ＯＲ）ダート回路である。ここで、ｆｏは。
ＤＰＬＬに入力される入力信号の周波数とほぼ等しい固
定周波数である。
定周波数である。
１次系ＤＰＬＬでは、入力線２−１及び出力線２−２か
らの信号が、それぞれＮ分周器２−３及び２−４に入力
され、Ｎ分周された後、Ｎ分周器２−３及び２−４の出
力は多値量子化位相比較器２−５に入力される。多値量
子化位相比較器２−５では発振器２−９の周波数に基づ
いて２位相比較された位相差がサンプリング抽出され、
入力線２−１の信号に対して出力線２−２の信号が進み
位相の場合にはダウン（ｄｏｗｎ）信号が、又、遅れ位
相の場合にはアップ（ｕｐ ）信号が出力され、−次ラ
ンダムウォークフィルタ２−６に入力される。
らの信号が、それぞれＮ分周器２−３及び２−４に入力
され、Ｎ分周された後、Ｎ分周器２−３及び２−４の出
力は多値量子化位相比較器２−５に入力される。多値量
子化位相比較器２−５では発振器２−９の周波数に基づ
いて２位相比較された位相差がサンプリング抽出され、
入力線２−１の信号に対して出力線２−２の信号が進み
位相の場合にはダウン（ｄｏｗｎ）信号が、又、遅れ位
相の場合にはアップ（ｕｐ ）信号が出力され、−次ラ
ンダムウォークフィルタ２−６に入力される。
−次ランダムウォークフィルタ２−６においては、 ｄ
ｏｗｎ信号とｕｐ倍信号が競合し、 ｄｏｗｎ信号が所
定の数（Ｎ４個）カウントアツプされるとディクリメン
ト／ぐルス（Ｄｅｃｒｅｍｅｎｔ ｐｕｌｓｅ ）を発
生しツー次ランダムウオークフィルタ２−６は初期値に
リセットされる。又１ ｕｐ倍信号Ｎ１個カウントアツ
プされるとインクリメントハルス（Ｉｎｃｒｅｍｅｎｔ
ｐｕｌｓｅ ）を発生し、−次ランダムウオークフイル
り２−６は初期値にリセットされる。Ｉｎｃｒｅｍｅｎ
ｔ／ Ｄｅｃｒｅｍｅｎｔ回路２−７では、−次ランダ
ムウオークフィルタ２−６からＩｎｃｒｅｍｅｎｔ ｐ
ｕｌｓｅが入力されると２発振器２−１０からの信号周
波数にｌ ｉｊルス（１ｐｕｌｓｅ ）付加し、−次ラ
ンダムウオークフィルタ２−６よりＤｅｃｒｅｍｅｎｔ
ｐｕｌｓｅが入力されると発振器２−１０からの信号
周波数から１ ｐｕｌｓｅ除去する■この結果ＩＩｎｃ
ｒｅｍｅｎｔ ／ Ｄｅｃｒｅｍｅｎｔ回路２−７から
出力された信号をＮ分周器２−８によってＲ分周するこ
とによって入力信号に引き込まれた出力信号を得ること
ができる。
ｏｗｎ信号とｕｐ倍信号が競合し、 ｄｏｗｎ信号が所
定の数（Ｎ４個）カウントアツプされるとディクリメン
ト／ぐルス（Ｄｅｃｒｅｍｅｎｔ ｐｕｌｓｅ ）を発
生しツー次ランダムウオークフィルタ２−６は初期値に
リセットされる。又１ ｕｐ倍信号Ｎ１個カウントアツ
プされるとインクリメントハルス（Ｉｎｃｒｅｍｅｎｔ
ｐｕｌｓｅ ）を発生し、−次ランダムウオークフイル
り２−６は初期値にリセットされる。Ｉｎｃｒｅｍｅｎ
ｔ／ Ｄｅｃｒｅｍｅｎｔ回路２−７では、−次ランダ
ムウオークフィルタ２−６からＩｎｃｒｅｍｅｎｔ ｐ
ｕｌｓｅが入力されると２発振器２−１０からの信号周
波数にｌ ｉｊルス（１ｐｕｌｓｅ ）付加し、−次ラ
ンダムウオークフィルタ２−６よりＤｅｃｒｅｍｅｎｔ
ｐｕｌｓｅが入力されると発振器２−１０からの信号
周波数から１ ｐｕｌｓｅ除去する■この結果ＩＩｎｃ
ｒｅｍｅｎｔ ／ Ｄｅｃｒｅｍｅｎｔ回路２−７から
出力された信号をＮ分周器２−８によってＲ分周するこ
とによって入力信号に引き込まれた出力信号を得ること
ができる。
次に第３図を参照して、完全二次系ＤＰＬＬについて説
明する。
明する。
３−１は入力線、３−２は出力線、３−３及び３−４は
Ｎ分周器、３−５は多値量子化位相比較器、３−６は一
次うンダムウォークフィルタ、３−７は二次ランダムウ
オークフィルタ３−８は、Ｑカウンタ、３−９は再起動
回路、 ３−１０はレート乗算器（Ｒａｔｅ−Ｍｕｌｔ
ｉｐｌｉｅｒ）、 ３−１１は演算器、３−１２はＩｎ
ｃｒｅｍｅｎｔ／Ｉ）ｅｃｒｅｍｅｎｔ回路、 ３−１
３はＲ分周器、３−１４はＰｆｏの周波数を発生する発
振器、 ３−１５はＲｆｏの周波数を発生する発振器、
３−１６及び３−１７はＯＲ−デート回路であり、完
全二次系ＤＰＬＬは第２図に示す１次系ＤＰＬＬに二次
ランダムウオークフィルタ３−７ 、Ｑカウンタ３−８
．再起動回路３−９ Ｒａｔｅ−Ｍｕｌｔｉｐｌｉｅｒ
３−１０ を演算器３−１１ 、 ＯＲ−ケ゛−ト回
路３−７を付加した構成である。
Ｎ分周器、３−５は多値量子化位相比較器、３−６は一
次うンダムウォークフィルタ、３−７は二次ランダムウ
オークフィルタ３−８は、Ｑカウンタ、３−９は再起動
回路、 ３−１０はレート乗算器（Ｒａｔｅ−Ｍｕｌｔ
ｉｐｌｉｅｒ）、 ３−１１は演算器、３−１２はＩｎ
ｃｒｅｍｅｎｔ／Ｉ）ｅｃｒｅｍｅｎｔ回路、 ３−１
３はＲ分周器、３−１４はＰｆｏの周波数を発生する発
振器、 ３−１５はＲｆｏの周波数を発生する発振器、
３−１６及び３−１７はＯＲ−デート回路であり、完
全二次系ＤＰＬＬは第２図に示す１次系ＤＰＬＬに二次
ランダムウオークフィルタ３−７ 、Ｑカウンタ３−８
．再起動回路３−９ Ｒａｔｅ−Ｍｕｌｔｉｐｌｉｅｒ
３−１０ を演算器３−１１ 、 ＯＲ−ケ゛−ト回
路３−７を付加した構成である。
完全二次系ＤＰＬＬでは、二次ランダムウオークフィル
タ３−７で一次ランダムウォークフィルタ３−６からの
Ｉｎｃｒｅｍｅｎｔ ｐｕｌｓｅとＤｅｃｒｅｍｅｎｔ
ｐｕｌｓｅを競合させＩｎｃｒｅｍｅｎｔ ｐｕｌｓ
ｅ ｆ Ｎ２個カウントアツプすると、Ｑカウンタ３−
８に対してｕｐ倍信号送出し、二次ランダムウオークフ
ィルタ３−７を初期値にリセットする。又、 Ｄｅｃｒ
ｅｍｅｎｔ ｐｕｌｓｅをＮ２個カウントアツプすると
、Ｑカウンタ３−８に対して、 ｄｏｗｎ信号を送出し
て、二次ランダムウオークフィルタ３−７は初期値にリ
セットされる。又、 Ｄｅｃｒｅｍｅｎｔ ｐｕｌｓｅ
をＮ２個カウントアツプすると、Ｑカウンタ３−８に対
して、 ｄｏｗｎ信号を送出して、二次ランダムウオー
クフィルタ３−７は初期値にリセットされる。
タ３−７で一次ランダムウォークフィルタ３−６からの
Ｉｎｃｒｅｍｅｎｔ ｐｕｌｓｅとＤｅｃｒｅｍｅｎｔ
ｐｕｌｓｅを競合させＩｎｃｒｅｍｅｎｔ ｐｕｌｓ
ｅ ｆ Ｎ２個カウントアツプすると、Ｑカウンタ３−
８に対してｕｐ倍信号送出し、二次ランダムウオークフ
ィルタ３−７を初期値にリセットする。又、 Ｄｅｃｒ
ｅｍｅｎｔ ｐｕｌｓｅをＮ２個カウントアツプすると
、Ｑカウンタ３−８に対して、 ｄｏｗｎ信号を送出し
て、二次ランダムウオークフィルタ３−７は初期値にリ
セットされる。又、 Ｄｅｃｒｅｍｅｎｔ ｐｕｌｓｅ
をＮ２個カウントアツプすると、Ｑカウンタ３−８に対
して、 ｄｏｗｎ信号を送出して、二次ランダムウオー
クフィルタ３−７は初期値にリセットされる。
Ｑカラ／り３−８は、 Ｒａｔｅ−Ｍｕｌｔｉｐｌｉｅ
ｒ ３−１０から送出されるＩｎｃｒｅｍｅｎｔ ｐｕ
ｌｓｅ又はＤｅｃｒｅｍｅｎｔｐｕｌｓｅの発生率を制
御する。再起動回路３−９は二次ランダムウオークフィ
ルタ３−７に対して予め定められた間隔以内でｄｏｗｎ
信号又は、 ｕｐ倍信号発生しない場合には、二次ラン
ダムウオークフィルタ３−７を初期値にリセットし。
ｒ ３−１０から送出されるＩｎｃｒｅｍｅｎｔ ｐｕ
ｌｓｅ又はＤｅｃｒｅｍｅｎｔｐｕｌｓｅの発生率を制
御する。再起動回路３−９は二次ランダムウオークフィ
ルタ３−７に対して予め定められた間隔以内でｄｏｗｎ
信号又は、 ｕｐ倍信号発生しない場合には、二次ラン
ダムウオークフィルタ３−７を初期値にリセットし。
度引き込みが完了すると １次系のみが機能するように
動作させる。演算器３−１１は、−次ランダムウォーク
フイルタ３−６から出力されるＩｎｃｒｅｎｅｎｔ ｐ
ｕｌｓｅ及びＤｅｃｒｅｍｅｎｔ ｐｕｌｓｅとＲａｔ
ｅ−Ｍｕｌｔｉｐｌｉｅｒ ３−１０から出力されるＩ
ｎｃｒｍｅｎｔ ｐｕｌｓｅ又は、 Ｄｅｃｒｍｅｎｔ
ｐｕｌｓｅとを加減算し、最終的なＩｎｃｒｅｍｅｎ
ｔ ｐｕｌｓｅ及びＩＤｅｃｒｅｍｅｎｔ ｐｕｌｓｅ
をＩｎｃｒｅｍｅｎｔ ／ Ｄｅｃｒｅｍｅｎｔ回路３
−１２に送出する。
動作させる。演算器３−１１は、−次ランダムウォーク
フイルタ３−６から出力されるＩｎｃｒｅｎｅｎｔ ｐ
ｕｌｓｅ及びＤｅｃｒｅｍｅｎｔ ｐｕｌｓｅとＲａｔ
ｅ−Ｍｕｌｔｉｐｌｉｅｒ ３−１０から出力されるＩ
ｎｃｒｍｅｎｔ ｐｕｌｓｅ又は、 Ｄｅｃｒｍｅｎｔ
ｐｕｌｓｅとを加減算し、最終的なＩｎｃｒｅｍｅｎ
ｔ ｐｕｌｓｅ及びＩＤｅｃｒｅｍｅｎｔ ｐｕｌｓｅ
をＩｎｃｒｅｍｅｎｔ ／ Ｄｅｃｒｅｍｅｎｔ回路３
−１２に送出する。
上述した一次系ＤＰＬＬをスタッフ同期装置に用いると
、スタッフ同期装置における入出力周波数の中心値から
のずれによって、 ＤＰＬＬを追従させ−るために１位
相変差が発生し、場合によってはＤＰＬＬがロック出来
ないという問題点がある。
、スタッフ同期装置における入出力周波数の中心値から
のずれによって、 ＤＰＬＬを追従させ−るために１位
相変差が発生し、場合によってはＤＰＬＬがロック出来
ないという問題点がある。
又、従来の完全二次系ＤＰ ＬＬを用いた場合には。
定潜状態になると再起動回路によって二次ランダムウオ
ークフィルタの機能は停止し、上述の一次系ＤＰＬＬと
同等となってしまうため、所定範囲内の定常位相差を生
じるという問題点がある。
ークフィルタの機能は停止し、上述の一次系ＤＰＬＬと
同等となってしまうため、所定範囲内の定常位相差を生
じるという問題点がある。
本発明によれば、入力信号と出力信号の位相差を検出す
る位相比較器と、該位相比較器の出力情報に基づいて第
１のインクリメント・母ルス及ヒ第１のデイクリメン）
ノｆルスを発生する一次ランダムウォークフィルタと、
該第１のインクリメント・ぐルス及び第１のディクリメ
ントパルスをそれぞれを計数する二次ランダムウオーク
フィルタと。
る位相比較器と、該位相比較器の出力情報に基づいて第
１のインクリメント・母ルス及ヒ第１のデイクリメン）
ノｆルスを発生する一次ランダムウォークフィルタと、
該第１のインクリメント・ぐルス及び第１のディクリメ
ントパルスをそれぞれを計数する二次ランダムウオーク
フィルタと。
該二次ランダムウオークフィルタの出力を記憶するカウ
ンタと、該カウンタの設定値に基づいて第２のインクリ
メント・クルスあるいは第２のディクリメント・ヤルス
を発生するレート乗算器と、前記第１及び第２のインク
リメント・ぐルス及び前記第１及び第２のディクリメン
トパルスを処理して位相制御のための第３のインクリメ
ント・ぐルス及ヒ第３のデイクリメン） ノ４ルスを発
生する制御回路と、前記第３のインクリメント・母ルス
を受信スると９位相をｌ ／４’ルス分増加し、前記第
３のディクリメント・ぐルスを受信すると位相を１・ぐ
ルス分減少する位相制御回路と、前記二次ランダムウオ
ークフィルタの動作を所定の動作速度以上に制約する再
起動回路とを有するＤＰＬＬにおいて、前記第１のイン
クリメントパルスあるいは前記第１のディクリメント・
ぐルスの発生率を記憶し、定常状態における位相差がゼ
ロとなるように前記第１のインクリメントパルスあるい
は前記第１のディクリメント・ぐルスを発生する定常位
相制御回路を有することを特徴とする完全二次系ＤＰＬ
Ｌが得られる。
ンタと、該カウンタの設定値に基づいて第２のインクリ
メント・クルスあるいは第２のディクリメント・ヤルス
を発生するレート乗算器と、前記第１及び第２のインク
リメント・ぐルス及び前記第１及び第２のディクリメン
トパルスを処理して位相制御のための第３のインクリメ
ント・ぐルス及ヒ第３のデイクリメン） ノ４ルスを発
生する制御回路と、前記第３のインクリメント・母ルス
を受信スると９位相をｌ ／４’ルス分増加し、前記第
３のディクリメント・ぐルスを受信すると位相を１・ぐ
ルス分減少する位相制御回路と、前記二次ランダムウオ
ークフィルタの動作を所定の動作速度以上に制約する再
起動回路とを有するＤＰＬＬにおいて、前記第１のイン
クリメントパルスあるいは前記第１のディクリメント・
ぐルスの発生率を記憶し、定常状態における位相差がゼ
ロとなるように前記第１のインクリメントパルスあるい
は前記第１のディクリメント・ぐルスを発生する定常位
相制御回路を有することを特徴とする完全二次系ＤＰＬ
Ｌが得られる。
次に１本発明について図面を参照して説明する。
第１図を参照して、１−１は入力線で、１−２は出力線
である。１−１及び１−２からの信号は。
である。１−１及び１−２からの信号は。
それぞれＮ分周器１−３及び１−４に入力され。
おのおのの出力が多値量子化位相比較器１−５に入力さ
れる。１−１５はＰｆｏ（Ｐは正整数）の周波数の信号
を発生する発振器であシ、この周波数によって多値量子
化位相比較器１−５で位相比較された位相差がサンプリ
ング抽出される。入力線１−１からの信号に対して出力
線１−２からの信号が進み位相の場合にはｄｏｗｎ信号
が、又、遅れ位相の場合にはり信号が多値量子化位相比
較器１−５から出力され、１次ランダムウオークフィル
タ１−６に入力される。１次ランダムウオークフィルタ
１−６においては、 ｄｏｗｎ信号とｕｐ倍信号競合し
。
れる。１−１５はＰｆｏ（Ｐは正整数）の周波数の信号
を発生する発振器であシ、この周波数によって多値量子
化位相比較器１−５で位相比較された位相差がサンプリ
ング抽出される。入力線１−１からの信号に対して出力
線１−２からの信号が進み位相の場合にはｄｏｗｎ信号
が、又、遅れ位相の場合にはり信号が多値量子化位相比
較器１−５から出力され、１次ランダムウオークフィル
タ１−６に入力される。１次ランダムウオークフィルタ
１−６においては、 ｄｏｗｎ信号とｕｐ倍信号競合し
。
ｄｏｗｎ信号がＮ１個カウントアツプされるとＤｅｃｒ
ｅｍｅｎｔｐｕｌｓｅを発生し、１次ランダムウオーク
フィルタ１−６が初期値にリセットされる。又ｕｐ倍信
号Ｎ１個カウントアツプされるとＩｎｃｒｅｍｅｎｔ
ｐｕｌｓｅを発生し１次ランダムウオークフィルタ１−
６が初期値にリセットされる。１−７は定常位相制御回
路であり、引き込み過程では動作せず、定常状態になる
と、所定の時間内に一次ランダムウォークフィルタ１−
６から送出されるＩｎｃｒｅｍｅｎｔ ｐｕｌｓｅ又は
、 Ｄ’ｅｃｒｅｍｅｎｔ ｐｕｌｓｅの数を記憶し、
−次ランダムウォークフィルタ１−６からのＩｎｃｒｅ
ｍｅｎｔｐｕｌｓｅ又は＊ Ｄｅｃｒｅｍｅｎｔ ｐｕ
ｌｓｅが０個になるように＋ Ｉｎｃｒｅｍｅｎｔ ｐ
ｕｌｓｅ及びＤｅｃｒｅｍｅｎｔ ｐｕｌｓｅを送出す
る。１−８は、二次ランダムウオークフィルタであり、
１次ランダムウオークフィルタ１−６及び定常位相制御
回路ｌ−７からのＩｎｃｒｅｍｅｎｔ ｐｕｌｓｅ及び
、 Ｄｅｃｒｅｍｅｎｔｐｕｌｓｅを競合させｒ Ｉｎ
ｃｒｅｍｅｎｔ ｐｕｌｓｅ ｔ６Ｎ２個カウントアッ
プすると、Ｑカウンタ１−９に対して。
ｅｍｅｎｔｐｕｌｓｅを発生し、１次ランダムウオーク
フィルタ１−６が初期値にリセットされる。又ｕｐ倍信
号Ｎ１個カウントアツプされるとＩｎｃｒｅｍｅｎｔ
ｐｕｌｓｅを発生し１次ランダムウオークフィルタ１−
６が初期値にリセットされる。１−７は定常位相制御回
路であり、引き込み過程では動作せず、定常状態になる
と、所定の時間内に一次ランダムウォークフィルタ１−
６から送出されるＩｎｃｒｅｍｅｎｔ ｐｕｌｓｅ又は
、 Ｄ’ｅｃｒｅｍｅｎｔ ｐｕｌｓｅの数を記憶し、
−次ランダムウォークフィルタ１−６からのＩｎｃｒｅ
ｍｅｎｔｐｕｌｓｅ又は＊ Ｄｅｃｒｅｍｅｎｔ ｐｕ
ｌｓｅが０個になるように＋ Ｉｎｃｒｅｍｅｎｔ ｐ
ｕｌｓｅ及びＤｅｃｒｅｍｅｎｔ ｐｕｌｓｅを送出す
る。１−８は、二次ランダムウオークフィルタであり、
１次ランダムウオークフィルタ１−６及び定常位相制御
回路ｌ−７からのＩｎｃｒｅｍｅｎｔ ｐｕｌｓｅ及び
、 Ｄｅｃｒｅｍｅｎｔｐｕｌｓｅを競合させｒ Ｉｎ
ｃｒｅｍｅｎｔ ｐｕｌｓｅ ｔ６Ｎ２個カウントアッ
プすると、Ｑカウンタ１−９に対して。
ｕｐ倍信号送出し、二次ランダムウオークフィルタ１−
８が初期値にリセットされる。又、Ｄｅｃｒｅｍｅｎｔ
ｐｕｌｓｅをＮ２個カウントアツプすると、Ｑカウンタ
１−９に対して、 ｄｏｗｎ信号を送出し、二次ランダ
ムウオークフィルタ１−８が初期値にリセットされる。
８が初期値にリセットされる。又、Ｄｅｃｒｅｍｅｎｔ
ｐｕｌｓｅをＮ２個カウントアツプすると、Ｑカウンタ
１−９に対して、 ｄｏｗｎ信号を送出し、二次ランダ
ムウオークフィルタ１−８が初期値にリセットされる。
１−１０は、再起動回路で、二次ランダムウオークフィ
ルタ１−８が予め定められた間隔以内でｕｐ倍信号は＋
ｄｏｗｎ信号を発生しない場合は、二次ランダムウオ
ークフィルタ１−８をリセットし。
ルタ１−８が予め定められた間隔以内でｕｐ倍信号は＋
ｄｏｗｎ信号を発生しない場合は、二次ランダムウオ
ークフィルタ１−８をリセットし。
同時に通常位相制御回路１−７に、定常状態に入ったこ
とを表わすｐｕｌｓｅを送出する。又、再起動回路１−
１０から送出されるｒｅｓｅｔ ｐｕｌｓｅよシも早く
、二次ランダムウオークフィルタ１−８からｕｐ倍信号
は、 ｄｏｗｎ信号を発生した場合には、再起動回路１
−１０に対してリセットをかけ、同時に定常位相制御回
路１−７に対しても停止ｐｕｌｓｅを送出する。
とを表わすｐｕｌｓｅを送出する。又、再起動回路１−
１０から送出されるｒｅｓｅｔ ｐｕｌｓｅよシも早く
、二次ランダムウオークフィルタ１−８からｕｐ倍信号
は、 ｄｏｗｎ信号を発生した場合には、再起動回路１
−１０に対してリセットをかけ、同時に定常位相制御回
路１−７に対しても停止ｐｕｌｓｅを送出する。
Ｑカウンタ１−９はＲａ、ｔｅ−Ｍｕｌｔｉｐｌｉｅｒ
１−１１から送出されるＩｎｃｒｅｍｅｎｔ ｐｕｌ
ｓｅ又はＤｅ ｃ ｒ ｅｍｅ ｎ ｔｐｕｌｓｅの発
生率を制御する。演算器１−１２は一次ランダムウォー
クフィルタ１−６及び定常位相制御回路１−７から出力
されるＩｎｃｒｅｍｅｎｔ ｐｕｌｓｅ及びＤｅｃｒｅ
ｍｅｎｔ ｐｕｌｓｅ ｌ Ｒａｔｅ−Ｍｕｌｔｉｐｌ
ｉｅｒ １−１１から送出されるＩｎｃｒｅｍｅｎｔ
ｐｕｌｓｅ又は＋ Ｄｅｃｒｅｍｅｎｔｐｕｌｓｅとを
加減算する。１−１３はＩｎｃｒｅｍｅｎｔ ／Ｄｅｃ
ｒｅｍｅｎｔ回路で、演算器１−１２よｐ Ｉｎｃｒｅ
ｍｅｎｔｐｕ ｌ ｓｅが送出されると２発振器１−１
６で発振される周波数Ｒｆｏ（Ｒは整数で、Ｒ≧Ｐ）に
対して１ｐｕｌｓｅ付加しり演算器１−１２よＶ） Ｄ
ｅｃｒｅｍｅｎｔ ｐｕｌｓｅが送出されると１周波数
Ｒｆｏから１ ｐｕｌａｅ除去するＯＲ分周器１−１４
はＩｎｃｒｅｍｅｎｔ ／ Ｄｅｃｒｅｍｅｎｔ回路１
−１３より出力された信号をＲ分周し、入力信号に引き
込まれた出力信号を得る。尚２発振器１−６及び１−１
４は共用可能である。
１−１１から送出されるＩｎｃｒｅｍｅｎｔ ｐｕｌ
ｓｅ又はＤｅ ｃ ｒ ｅｍｅ ｎ ｔｐｕｌｓｅの発
生率を制御する。演算器１−１２は一次ランダムウォー
クフィルタ１−６及び定常位相制御回路１−７から出力
されるＩｎｃｒｅｍｅｎｔ ｐｕｌｓｅ及びＤｅｃｒｅ
ｍｅｎｔ ｐｕｌｓｅ ｌ Ｒａｔｅ−Ｍｕｌｔｉｐｌ
ｉｅｒ １−１１から送出されるＩｎｃｒｅｍｅｎｔ
ｐｕｌｓｅ又は＋ Ｄｅｃｒｅｍｅｎｔｐｕｌｓｅとを
加減算する。１−１３はＩｎｃｒｅｍｅｎｔ ／Ｄｅｃ
ｒｅｍｅｎｔ回路で、演算器１−１２よｐ Ｉｎｃｒｅ
ｍｅｎｔｐｕ ｌ ｓｅが送出されると２発振器１−１
６で発振される周波数Ｒｆｏ（Ｒは整数で、Ｒ≧Ｐ）に
対して１ｐｕｌｓｅ付加しり演算器１−１２よＶ） Ｄ
ｅｃｒｅｍｅｎｔ ｐｕｌｓｅが送出されると１周波数
Ｒｆｏから１ ｐｕｌａｅ除去するＯＲ分周器１−１４
はＩｎｃｒｅｍｅｎｔ ／ Ｄｅｃｒｅｍｅｎｔ回路１
−１３より出力された信号をＲ分周し、入力信号に引き
込まれた出力信号を得る。尚２発振器１−６及び１−１
４は共用可能である。
以上説明したように本発明では、定常状態に入り、−次
系で機能する場合に、−次系特有の入力信号と出力信号
との位相変差に相当する一次ランダムウォークフィルタ
からのＩｎｃｒｅｍｅｎｔ ｐｕｌｓｅあるいはＤｅｃ
ｒｅｍｅｎｔ ｐｕｌｓｅの発生率を、定常位相制御回
路で記憶し、入力信号と出力信号の定常位相差がＯ（ｒ
ａｄ ）となるようにＩｎｃｒｅｍｅｎｔ ｐｕｌｓｅ
あるいは雷Ｄｅｃｒｅｍｅｎｔ ｐｕｌｓｅを発生させ
ることにより、定常位相差を最小にできる効果がある。
系で機能する場合に、−次系特有の入力信号と出力信号
との位相変差に相当する一次ランダムウォークフィルタ
からのＩｎｃｒｅｍｅｎｔ ｐｕｌｓｅあるいはＤｅｃ
ｒｅｍｅｎｔ ｐｕｌｓｅの発生率を、定常位相制御回
路で記憶し、入力信号と出力信号の定常位相差がＯ（ｒ
ａｄ ）となるようにＩｎｃｒｅｍｅｎｔ ｐｕｌｓｅ
あるいは雷Ｄｅｃｒｅｍｅｎｔ ｐｕｌｓｅを発生させ
ることにより、定常位相差を最小にできる効果がある。
２１８発振器、 １−１６−Ｒｆｏ発振器、 １−１７
．１−１８゜１−１９，１−２０．１−２１・・・ＯＲ
−ダート回路。
．１−１８゜１−１９，１−２０．１−２１・・・ＯＲ
−ダート回路。
第１図は本発明による完全二次系ＤＰＬＬの一懸例を示
すブロック図、第２図は一次系ＤＰＬＬのブロック図、
第３図は従来の完全二次系ＤＰＬＬのブロック図である
。 １−１・・・入力線、１−２・・・出力線、１−３．１
−４・・・Ｎ分周器、１−５・・・多値量子化位相比較
器。 １−６・・・−次ランダムウォークフィルタ、１−７・
・・定常位相制御回路、１−８・・・二次ランダムウオ
ークフィルタ、１−９・・・Ｑカウンタ、１−１０・・
・再起動回路、１−１１・・・レート乗算器（Ｒａｔｅ
−Ｍｕｌｔｉｐｌｉｅｒ） ＋ １−１２’−・演算器
、１−１３−・・インクリメント／ディクリメント回路
（Ｉｎｃｒｅｍｅｎｔ ／Ｄｅｃｒｅｍｅｎｔ回路）、
１−１４・Ｒ分周器、１−１５・・・第３図
すブロック図、第２図は一次系ＤＰＬＬのブロック図、
第３図は従来の完全二次系ＤＰＬＬのブロック図である
。 １−１・・・入力線、１−２・・・出力線、１−３．１
−４・・・Ｎ分周器、１−５・・・多値量子化位相比較
器。 １−６・・・−次ランダムウォークフィルタ、１−７・
・・定常位相制御回路、１−８・・・二次ランダムウオ
ークフィルタ、１−９・・・Ｑカウンタ、１−１０・・
・再起動回路、１−１１・・・レート乗算器（Ｒａｔｅ
−Ｍｕｌｔｉｐｌｉｅｒ） ＋ １−１２’−・演算器
、１−１３−・・インクリメント／ディクリメント回路
（Ｉｎｃｒｅｍｅｎｔ ／Ｄｅｃｒｅｍｅｎｔ回路）、
１−１４・Ｒ分周器、１−１５・・・第３図
Claims (1)
- １、入力信号と出力信号の位相差を検出する位相比較器
と、該位相比較器の出力情報に基づいて第１のインクリ
メントパルス及び第１のディクリメントパルスを発生す
る一次ランダムウォークフィルタと、該第１のインクリ
メントパルス及び第１のディクリメントパルスをそれぞ
れを計数する二次ランダムウォークフィルタと、該二次
ランダムウォークフィルタの出力を記憶するカウンタと
、該カウンタの設定値に基づいて第２のインクリメント
パルスあるいは第２のディクリメントパルスを発生する
レート乗算器と、前記第１及び第２のインクリメントパ
ルス及び前記第１及び第２のディクリメントパルスを処
理して位相制御のための第３のインクリメントパルス及
び第３のディクリメントパルスを発生する制御回路と、
前記第３のインクリメントパルスを受信すると、位相を
１パルス分増加し、前記第３のディクリメントパルスを
受信すると位相を１パルス分減少する位相制御回路と、
前記二次ランダムウォークフィルタの動作を所定の動作
速度以上に制約する再起動回路とを有するＤＰＬＬにお
いて、前記第１のインクリメントパルスあるいは前記第
１のディクリメントパルスの発生率を記憶し、定常状態
における位相差がゼロとなるように前記第１のインクリ
メントパルスあるいは前記第１のディクリメントパルス
を発生する定常位相制御回路を有することを特徴とする
完全二次系ＤＰＬＬ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100231A JPH02280414A (ja) | 1989-04-21 | 1989-04-21 | 完全二次系ｄｐｌｌ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100231A JPH02280414A (ja) | 1989-04-21 | 1989-04-21 | 完全二次系ｄｐｌｌ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02280414A true JPH02280414A (ja) | 1990-11-16 |
Family
ID=14268502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1100231A Pending JPH02280414A (ja) | 1989-04-21 | 1989-04-21 | 完全二次系ｄｐｌｌ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02280414A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0884071A (ja) * | 1994-09-12 | 1996-03-26 | Nec Corp | 完全２次系ｄｐｌｌおよびそれを用いたデスタッフ回路 |
| EP0746124A2 (en) * | 1995-05-31 | 1996-12-04 | Nec Corporation | Digital phase synchronous circuit and data receiving circuit including the same |
| US8237512B2 (en) | 2010-03-25 | 2012-08-07 | Kabushiki Kaisha Toshiba | Digitally controlled oscillator and oscillation method for the same |
-
1989
- 1989-04-21 JP JP1100231A patent/JPH02280414A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0884071A (ja) * | 1994-09-12 | 1996-03-26 | Nec Corp | 完全２次系ｄｐｌｌおよびそれを用いたデスタッフ回路 |
| EP0746124A2 (en) * | 1995-05-31 | 1996-12-04 | Nec Corporation | Digital phase synchronous circuit and data receiving circuit including the same |
| EP0746124A3 (en) * | 1995-05-31 | 1999-05-12 | Nec Corporation | Digital phase synchronous circuit and data receiving circuit including the same |
| US8237512B2 (en) | 2010-03-25 | 2012-08-07 | Kabushiki Kaisha Toshiba | Digitally controlled oscillator and oscillation method for the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5534822A (en) | Parallel phase-locked loop oscillator circuits with average frequency calculation of input stage loop | |
| CN109639271B (zh) | 锁定指示电路及其构成的锁相环 | |
| US5105160A (en) | Phase comparator using digital and analogue phase detectors | |
| US5694068A (en) | Digital phase-locked loop (PLL) having multilevel phase comparators | |
| US10496041B2 (en) | Time-to-digital converter circuit | |
| JPS6340370B2 (ja) | ||
| US4092672A (en) | Master oscillator synchronizing system | |
| US5956379A (en) | Digital phase lock detector and low-pass filter selector | |
| US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
| US5506531A (en) | Phase locked loop circuit providing increase locking operation speed using an unlock detector | |
| JPH02280414A (ja) | 完全二次系ｄｐｌｌ | |
| US5214677A (en) | Phase-locked loop with sync detector | |
| US6859509B1 (en) | Wide bandwidth phase-locked loop circuit | |
| US6411143B1 (en) | Lock detector for a dual phase locked loop system | |
| US5168360A (en) | Sampling clock generating circuit for a-d conversion of a variety of video signals | |
| JPS5957530A (ja) | 位相同期回路 | |
| EP0490178A1 (en) | Lock detector for a digital phase locked loop | |
| JPH07120942B2 (ja) | Ｐｌｌ回路 | |
| JPH0349319A (ja) | 同期検出方式 | |
| JP2651688B2 (ja) | ディジタルｐｌｌ回路 | |
| JP3180865B2 (ja) | 適応型ｐｌｌ回路 | |
| JPH08331085A (ja) | ディジタル位相同期回路及びこれを用いたデータ受信回路 | |
| JPH03190428A (ja) | 位相同期回路 | |
| JPS6333739B2 (ja) | ||
| JPH0296430A (ja) | ディジタル位相制御回路 |