JPH02279069A - 画像読み取り装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は画像読み取り装置、特に原画に忠実な画像デー
タを得るための画像読み取り装置に関するものである。

【従来の技術】

近年、原稿をＣＣＤイメージセンサ等の光電変換素子か
らなる画像読み取り手段を使用して読み取り、読み取っ
た画像データをアナログ／デジタル（Ａ／Ｄ）変換し、
様々なデジタル処理を施してプリンタで像形成したり、
ＣＲＴに表示したりする装置が知られている。 そして従来、この種の装置においては画像の拡大または
縮小、画像の濃淡を調整するものが採用されている。 ■発明が解決しようとする問題点】 しかしながら、従来の画像読み取り装置において、画像
の拡大／縮小または画像の濃淡を調整すると、原画に対
して忠実に画像が変換されず、出力画像の劣化状態は当
然とされていた。これは、ＣＣＤイメージセンサ等によ
って読み取った画像データなＡ／Ｄ変換、シェーディン
グ歪補正およびＣＯＤイメージセンサの視感度を人間の
視感度に補正するγ補正を行なった後に、拡大／縮小の
ための密度変換および濃度調整を行なっていたため、画
像データを種々のデータ処理を行なってから、密度／濃
度等の加工を行なうことになり、読み取った画像の階調
性がくずれたり、出力画像の輪郭がぼやけるという、出
力された画像の劣化現象が生じていた。

【発明の目的】

この発明は上記γ補正を、拡大／縮小のための密度変換
および濃度調整終了後に行なうことにより、上述の欠点
を解消して読み取った原稿に対して忠実に画像を再現し
、画質の向上を図ることを目的とするものである。

【問題点を解決するための手段】

すなわちこの発明の画像読み取り装置は、光源と、この
光源により照射された原稿上の画像を読み取って画像デ
ータな得゛る画像読み取り手段と、この画像読み取り手
段から出力される画像データをデジタル量の画像データ
に変換するＡ／Ｄ変換器と、デジタル量に変換された画
像データのシェーディング歪を補正するシェーディング
歪補正手段と、シェーディング歪の補正がなされた画像
データに対して演算処理を行なって画像データの密度を
変換し、倍率を設定する密度変換手段と、この密度変換
がなされた状態で画像データに一定の値を加算または減
算して画像密度を調整する濃度調整手段と、この濃度調
整手段から出力される画像データに対して補正データを
入力して画像視感度を補正するγ補正手段とを有するこ
とを特徴とするものである。

【実施例】

以下この発明の画像読み取り装置の一実施例を図面に基
いて詳細に説明する。 第１図および第２図は、この発明が適用可能なカラー画
像読み取り装置を簡略化した構成図である。 原稿台１０に下向きに置かれた原稿を蛍光灯などの光源
用ランプｌで照射し、反射ミラー２．３゜４、色フィル
タ５（回転させて６．７に切換え可能）、光学レンズ８
等からなる光学系を介してＣＯＤイメージセンサ９等の
光電変換素子からなる画像読み取り手段に原稿の画像を
結像し、原稿の主走査方向の読み取りを行なう、上記ラ
ンプｌ、反射ミラー２を搭載したキャリッジ２１、およ
び反射ミラー３．４を搭載したキャリッジ２２は、第２
図に示したようにモータ１４のプーリ１５に巻かれたワ
イヤ１３をモータ１４の回転によって引っ張ることによ
り、原稿台ｌＯに平行に配置されたガイドレール１２に
沿って移動する。そして原稿台１０上を走査しつつ、副
走査方向の読み取りを行なう、上記ＣＯＤイメージセン
サ９等の光電変換素子からなる画像読み取り手段は、装
置内の適所に設置されており、結像した原稿の画像を電
気信号に変換する。１１はシェーディング歪補正のため
の基準白色板である。 次に第３図は、上記色フィルタ５．６．７の切換え手段
を示すものである。すなわちそれぞれある特定波長の光
のみを透過させる色フィルタ５゜６．７を円筒状のフィ
ルタホルダ１６内に所定の間隔で配置し、その軸方向に
連結したモータ１７によりフィルタホルダ１６を回転さ
せて色フィルタ５，６．７の切換えを行なうようにした
ものである。上記フィルタホルダ１６は、ＣＯＤイメー
ジセンサ９の前に置かれた光学レンズ８の前段に設置さ
れ、キャリッジ２２の移動とは別系統で切換え制御され
る。そして原稿の画像を読み取った後、上記キャリッジ
２２を走査開始位置に復帰させる動作と並行してフィル
タホルダ１６を回転させ、効率よく切換えを行なうよう
になっている。 このフィルタホルダ１６の回転中、次のフィルタの位置
を検出円板１８と検出センサ１９により検出し、上記フ
ィルタの切換えを精度よく行なう。 これら３枚の色フィルタ５，６．７によりカラー原稿の
情報を赤、緑、青に色分解する。上記フィルタ切換え手
段は後述するＣＰＵによって切換え制御される。このＣ
ＰＵからなる制御手段は、上記検出センサ１９で検出し
たフィルタ位置をもとにモータ１７を駆動してフィルタ
ホルダ１６を所定角度回転させ、色フィルタ５，６．７
を順次切換えてカラー原稿の情報を赤、緑、青に色分解
する。 第４図のフローチャートによって原稿走査の制御手順を
説明する。まず、電源スィッチがＯＮされると操作部の
ＬＥＤが順次点灯し、電源が投入されてＣＰＵが正常に
動作していることをオペレータに知らせる（ＳＰＩ）、
次に光学系を搭載したキャリッジ２１．２２が副走査移
動方向と逆方向に動いて、予め決められた待機位置、い
わゆるホームポジションの位置にあるセンサを横切った
ところで、光学系の位置を検知する（ＳＦ３）。 そこからさらに４７ステツプ分逆方向に移動し、停止す
る。ここまでを完了すると、読み取りスタート等のホス
トコンピュータからのコマンドを受は付けるポーリング
状態となる（ＳＦ３）。 ホストコンピュータから読み取りスタートコマンドが送
られてくると、読み取り準備のため、３枚の色フィルタ
５．６．７のうち、赤のフィルタ５を選択切換する（Ｓ
Ｆ４）、次にシェーディング歪補正のための基準データ
となる黒基準データを読み取る（ＳＦ３）、ここから１
３２ステップ分モータ１４を副走査方向に進める（ＳＦ
３）。 ここでランプｌを点灯させ（ＳＦ７）、１秒間ランプ１
が安定するのを待つ（ＳＦ３）、この位置において基準
白色板１１を読み取る（ＳＦ３）。 これは上記と同様、シェーディング歪補正の白基準デー
タを得るためである。ここからさらに読み取り開始位置
まで光学系を主走査方向に移動する（ＳＰＩＯ）、この
段階までくると、赤のフィルタ５で１画面読み取るため
の信号をハードウェアに設定しく５ＰＩＩ）、さらに副
走査方向の１ラインを読み取るための信号をハードウェ
アに設定する（ＳＰＩ２）、１ライン分の読み取りが終
了すると、ハードウェアからの終了割り込みが入る（Ｓ
ＰＩ３）、１ライン分の読み取りが終了したので、光学
系を次の１ラインまで移動させる（ＳＰＩ４）、このと
き読み込まれた１５４２分のイメージ（画像）データを
ホストコンピュータ側に送信する（ＳＰＩ５）、イメー
ジデータの送信が終了すると、１画面読み取り終了のフ
ラッグを見て画面読み取り終了の判断をする（ＳＰｌＢ
）。 終了していないときは５Ｐ１２に戻り、終了のときはラ
ンプｌを消灯しく５Ｐ１７）、次の緑のフィルタ６に切
換える（ＳＰＩ８）、それと同時に白基準を得るための
位置まで光学系を戻す０以上を青のフィルタフについて
も同様の操作に繰り返して読み取る。つまり、カラーの
原稿を色フィルタを切換えて使用し、光学系を３回走査
することで３色の画像信号成分に分解して読み取る。 次に、第５図によりこの発明の画像読み取り装置の基本
回路構成について説明する。 第１図の反射ミラー２，３．４および光学レンズ８を通
して結像した原稿の画像は、アンプドライバ１０１を介
してＣＯＤイメージセンサ９により電気信号に変換され
、増幅器（アンプ）１０２により所定分増幅される。こ
の信号をＡ／Ｄ変換器１０３によりデジタル信号に変換
する。このままではランプｌからなる光源の光度分布む
ら、原稿台１０のガラス面や反射ミラー２，３．４の汚
れ等による光度むら、光学レンズ８の光度分布むらによ
るシェーディング歪が含まれているので、このシェーデ
ィング歪の補正を行なうためのデジタル演算を行なう。 シェーディング歪補正手段は、基準白レベル、基準黒レ
ベルを記憶するＲＡＭ　（ランダムアクセスメモリ）か
らなる補正メモリ１０６と、デジタル演算を行なうシェ
ーディング補正演算回路１０５と、上記補正メモリ１０
６への書き込み／読み出しタイミングを制御するクロッ
ク発生器１０４からなっている。シェーディング歪補正
後の信号は、密度変換回路１０７からなる密度変換手段
により所定の密度に変換する。濃度調整回路１０８から
なる濃度調整手段では、デジタル画信号に一定の値を加
減演算することで濃度を調整する。これらのシェーディ
ング歪補正手段、密度変換手段および濃度調整手段は、
ゲートアレイ（図示Ａ）化することによって迅速に開発
できるようにしておくことが望ましい。 以上の操作によりデジタル画信号を整えたところで、人
間の視感度に合せるためのγ補正を行なう、このように
γ補正を密度／濃度等の加工を行なった後に行なうこと
により、読み取った画像の階調性がくずれたり、出力画
像の輪郭がぼやけるという出力された画像の劣化を防止
できることになる。γテーブルＲＡＭ　（γ補正回路）
１０９は前記密度／濃度等の加工によって整えられたデ
ジタル画信号をＲＡＭのアドレスとして人力し、ＲＡＭ
のデータ出力がγ補正後の画信号となる。γテーブルＲ
ＡＭ１０９の内容は読み取りに先立ってγ補正のための
データを書き込んでおく。 γ補正が施されたデジタル画信号は、ゲートアレイ（図
示Ｂ）からなる２値・デイザ変換回路１１Ｏにより、２
値化またはデイザ変換処理が行なわれる。また２値・デ
イザ変換処理を行なわないでこの回路１１０をバイパス
することも可能である６以上により処理を施されたデジ
タル画信号は、主走査ｌライン分を記憶することのでき
るラインメモリ（ＲＡＭ）１１１に書き込まれる。この
ラインメモリ１１１に記憶されたデジタル画信号は、第
９図のＣＰＵ　（中央処理装置）１１２の要求に応じて
読み出され、Ｒ３−２３２Ｃ１１３やＧＰ−ＩＢＣ１１
４を介して外部装置へ転送される。 第６図は、第５図のシェーディング歪補正演算回路１０
５、密度変換回路１０７、濃度調整回路１０８の各回路
の構成図であり、これについて説明する。 シェーディング歪補正の補正式は、 である、この式を実現させる手順を述べる。 ■　−様な黒色基準板を読み、シェーディング歪補正Ｒ
ＡＭ２０２に基準黒レベルデータとして書き込む。 ■　基準黒レベルデータを読み出しながら、−様な白色
基準板を読み、２つのデータを減算器２０３に入力する
。そしてその差を（基準白レベル−基準黒レベル）とし
てシェーディング歪補正ＲＡＭ２０２に書き込む。 ■　基準黒レベルデータを減算器２０３の入力に、（基
準白レベル−基準黒レベル）データを乗除算器２０４の
入力にそれぞれ読み出しながら原稿を読み取り、そのイ
メージデータの信号をまず減算器２０３に入力して（信
号−基準黒レベル）を得、続いて乗除算器２０４に入力
する。 このときの乗除算器２０４の出力がシェーディング歪補
正後のデジタル画信号となる。このデジタル画信号を副
走査密度変換のため、シェーディング歪補正ＲＡＭ２０
２に書き込む、そして原稿を読み取るまでこの■を繰り
返す。 以上の動作はＣＯＤ駆動クロックと同期したタイミング
信号で制御され、デジタル画信号の有効期間を示すスト
ローブ信号等もジェネレータ２０１で生成している。 倍率を設定した密度変換回路１０７による密度変換は、
主走査／副走査のそれぞれに分けて行なう、まず、副走
査密度変換回路２０５で副走査密度変換を行なう、これ
に先立って、シェーディング歪補正ＲＡＭ２０２に記憶
しておいた前ラインの読み取りデータを読み出し、現在
読み取っているデータとの平均をとる。どのラインで平
均をとるかは、副走査密度変換論理回路２０６により決
定する０次に、同様な方法で主走査密度変換回路２０７
で主走査密度変換を行なう、なお２０８は主走査密度変
換論理回路である。 上記操作により密度変換が行なわれたイメージデータは
、ＣＰＵで制御された濃度調整回路１０８によって濃度
調整される。すなわち上記イメージデータに一定の値を
加算または減算することにより、画像濃度を調整するの
である。 次に第５図のγテーブルＲＡＭ１０９に関連するγ補正
手段について、第７図を参照しながら説明する。 バッファ３０１はイメージデータとγテーブルＲＡＭ１
０９を接続するためのゲートであり、レジスタ３０２は
γテーブルＲＡＭ１０９に補正データを書き込むときに
アドレスを保持するゲート付のレジスタである。バッフ
ァ３０１とレジスタ３０２は、どちらもγテーブルＲＡ
Ｍ１０９のアドレスを指定するためにあり、どちらか１
つは必ずγテーブルＲＡＭ１０９のアドレス端子Ａに接
続されている。 次に、上記γテーブルＲＡＭ１０９の補正データを書き
換え自在とする切換え制御手段について説明する。バッ
ファ３０３はγテーブルＲＡＭｌ０９に補正データを書
き込むときにゲートをオーブンするバッファであり、γ
テーブルＲＡＭｌ０９のデータ端子りに接続されている
。γテーブルＲＡＭ１０９にも書き込まれたデータを出
力するためのＯＥ（アウトプット・イネーブル）端子が
あり、γテーブルＲＡＭ１０９のデータ端子とバッファ
３０３のどちらかはデータが出力されている。その切換
信号はライン読み取りスタート信号ＬＳＲＴにより制御
される。 上記補正データの書き込み手順について第８図により説
明する。この場合はＬＳＲＴの信号は出力されていない
ため、レジスタ３０２とバッファ３０３がオーブンとな
り、バッファ３０１とγテーブルＲＡＭ１０９のデータ
出力端子りは閉じている。 まずＳＰＩにおいてγテーブルＲＡＭ１０９上のアドレ
スを指定するために、予めＣＰＵで選択されたレジスタ
３０２にアドレスデータな書き込む。次にＳＦ３におい
てγテーブルＲＡＭ１０９に補正データを書き込むわけ
であるが、ＣＰＵでγテーブルＲＡＭ１０９が予め選択
されているときにはデータを書き込む、これにより書き
込み制御のソフトウェアは多少複雑になるが、ＣＰＵか
らγテーブルＲＡＭ１０９を見たときにはアドレスはた
だ１つであり、またＣＰＵからのアドレスバスを接続す
る必要がなくなるため、回路構成上簡単になる。 次にγ補正の手順は、ＬＳＲＴが出力されるとバッファ
３０１とγテーブルＲＡＭ１０９のデータ出力端子はオ
ーブンとなり、レジスタ３０２およびバッファ３０３は
閉じている。したがってγテーブルＲＡＭ１０９のアド
レス部に第６図の濃度調整を済ませたイメージデータが
入力され、入力時のアドレスに対応したデータが補正後
のデータとして出力される。 従来、このγ補正データはγテーブルＲＡＭｌ０９の代
わりに容量の大きいＲＯＭを用意して、何パターン分か
ＲＯＭに予め補正データを登録しておき、このパターン
を切換えて補正データを交換していた。しかしこの方式
の場合にはパターン切換回路が別途必要になり、ＲＡＭ
にしたときと同程度の回路規模となる。したがってＲＯ
ＭをＲＡＭに置き換えることによる長所の方がはるかに
大きい、ＲＡＭにすることによりパターン切換回路は不
要となり、さらにＣＰＵの管理するメモリエリアに補正
データを位置ずけられるため、修正や変更は自由である
。また外部からインターフェイス回路を通して補正デー
タを指定することが可能である。 この発明の画像読み取り装置では、実際のイメージデー
タは２５６階調で読み取られ、°補正後の出力データは
６４階調（６ビツト）で、残りはＬＳＢ（最下位ビット
）より２ビツト“Ｏ”であるが、ＭＳＢ　（最上位ビッ
ト）から２ビツト“０“も同様に可能であり、また６４
階調だけでなく、１６階調、８階調、４階調と階調の変
更も自由にできるなどＲＡＭにしたことによって計り知
れない自由度を得ることができる。 次に第５図に示す２値・デイザ変換回路１１０により、
イメージ（画像）データをデイザパターンブロックのス
ライスレベル値と比較して２値化データとして出力する
手段（下記■）、上記デイザパターンブロックの−か所
を指定し、前記デジタル化したイメージデータを２値化
データとして出力する手段（下記■）、および上記デイ
ザパターンブロックのスライスレベル値を任意に書き換
える書き換え手段（下記■）について、第９図により詳
細に説明する。 なお以下の説明において、イメージデータ４１０および
ＲＡＭからなる２値デイザメモリ４０４に書き込むスラ
イスデータは８ビツト長とする。 当然コンパレータ４１１も８ビツト長となる。この発明
の画像読み取り装置の制御、例えば読み出し制御信号、
バッファ出力の許可／禁止、Ｘ軸アドレス４０７、Ｙ軸
アドレス４０８の設定や２値デイザＲＡＭ４０４へのデ
ータ転送はすべてＣＰＵ１１２により制御される。 ■　２値デイザＲＡＭ４０４にスライスデータな書き込
む手順を説明する。バッファ付ラッチ４０２およびバッ
ファ４０３の出力を許可し、まずＣＰＵデータバス４０
９からバッファ付ラッチ４０２ヘアドレスをラッチさせ
る６次にバッファ４０３を介して２値デイザメモリ（Ｒ
ＡＭ）４０４にスライスデータを与え、同時に書き込み
制御信号４０５に書き込みパルスを送り、１データ書き
込みを行なう、以後必要数だけ上記動作を繰り返し、ス
ライスデータ書き込みを終了する。このとき、読み出し
制御信号は読み出し禁止の状態に保っておく。 ■　２値化の手順は、まずバッファ付ラッチ４０２およ
びバッファ４０３の出力を禁止する。また書き込み制御
信号４０５は書き込み禁止状態にしておく、２値化時の
スライスデータ格納状態を第１０図に示す０図のように
２値化時はＲＡＭ４０４の固定番地アドレスｌを使用す
る。 よってＸ軸アドレス４０７、Ｙ軸アドレス４０８はアド
レスｌとなるよう固定しておく、そして読み出し制御信
号４０６を読み出し許可状態にする０以上により、コン
パレータ４１１にＲＡＭ４０４から２値化スライスデー
タが入力され続ける。ここでイメージデータ４１０をコ
ンパレータ４１１に入力するとスライスレベル値と比較
して２値化データを得ることができる。 ■　デイザ処理の手順は、まずバッファ付ラッチ４０２
、バッファ４０３、書き込み制御信号４０５、読み出し
制御信号４０６は、■の２値化の手順と同じ状態に保っ
ておく、デイザ処理時のスライスデータ格納状態のデイ
ザパターンブロック例として第１１図で示すように４×
４のデイザマトリックスを用いた。勿論ｉＸｊ　（ｉｊ
は整数）のマトリックスでもかまわない。読み取り開始
前は、アドレスｌが選択されるようＸ軸アドレス４０７
、Ｙ軸アドレス４０８を設定する。コンパレータ４１１
にはアドレスｌに書き込まれたスライスデータが入力さ
れる。ここで１画素読み取り、コンパレータ４１１に入
力すると、スライスレベル値と比較して白または黒の２
値化データを得る。このとき２値化を表わすストローブ
信号（図示せず）に同期してＸ軸アドレス４０７を１つ
増加し、アドレスを次のデータのために設定する。以後
、第１１図の■で示したように順次アドレスが増加して
いくが、アドレス４となったらアドレス１へ再び戻るよ
うにＸ軸アドレス４０７を制御する。これを１ラインの
間繰り返す、１ラインが終了したら、Ｙ軸アドレス４０
８を１つ増加し、Ｘ軸アドレス４０７をリセットしてア
ドレス５が選択されるように制御する。以後アドレスが
アドレス１〜４からアドレス５〜８．９〜１２．１３〜
１６に変わるのみで、第１１図■〜■に示すように１ラ
インの間開様な処理を行なう、そして第１１図■のｌラ
インが終了したら、Ｘ軸アドレス４０７、Ｙ軸アドレス
４０８をリセットして再びアドレス１が選択されるよう
に制御する。以後全ラインを読み取り終了するまで前記
動作を繰り返す。 ■　この回路ではスライスデータの値は、８ビツト長で
任意に設定できる。またデイザマトリックスのサイズお
よびスライスデータの構成を任意に設定できるので、原
画に合せて自在にデイザ処理画像を得ることが可能であ
り、２値化時も自在に濃い目または淡い目の２値化画像
を得ることが可能となる。さらに２値化・デイザ処理用
メモリを共用しているため、従来２つ用意しなければな
らなかった２値化比較回路を１つにまとめて回路の簡略
化、部品点数の低減を実現できた。 最後に、第５図のラインメモリ１１１にイメージデータ
の書き込みアドレスを任意に指定する書き込みアドレス
制御手段につき、第１２図のメモリ書き込み回路を用い
て説明する。 インターフェイス５０１は外部よりデータを入出力する
ためのものであり、ＤＭＡ　（直接記憶アクセスモード
）動作を可能とする。バッファ５０２は、ラインメモリ
１１１をＣＰＵ１１２よりアクセスするためのものであ
り、ＤＭＡ動作中、およびイメージデータ読み取り中以
外に有効となるゲートである。レジスタ５０３はＤＭＡ
動作によりラインメモリ１１１のデータをインターフェ
イス５０１を経由して外部に出力するためのアドレス設
定用レジスタであり、転送すべき先頭アドレスはＣＰＵ
１１２によって設定できる。読み取り動作ｌサイクル終
了後オートインクリメントされる。バッファ５０４はそ
のときのゲートであり、ＤＭＡ動作中有効である。 レジスタ５０５はイメージデータ４１０をラインメモリ
１１１に書き込む際、先頭アドレスを指定するレジスタ
で、書き込み後オートインクリメントされる。バッファ
５０６はそのときのゲートであり、イメージデータ読み
取り中有効となる。 バッファ５０９はイメージデータ４１０を記憶装置、例
えばラインメモリ１１１に書き込むためのデータ用ゲー
トであり、イメージデータ読み取り中有効となる。 ラインメモリ１１１はイメージデータ４１０とＣＰＵ１
１２から直接アクセスされる。このラインメモリ１１１
は、増減する前記デジタル量のイメージデータを一時記
憶するデータ記憶エリア、およびＣＰＵ１１２が取り扱
うデータ（ワーク用データ）を記憶するデータ記憶エリ
アを有するＲＡＭである。バッファ５０８はＣＰＵ１１
２から直接上記ラインメモリ１１１にデータをＲ／Ｗす
るときのゲートであり、ＤＭＡ動作中およびイメージデ
ータ読み取り中以外に有効となる。ＤＭＡ制御回路５１
０は一般的ＤＭＡの制御を行なう部分であり、Ｒ／Ｗロ
ジック、ＤＭＡ起動、ワードカウントレジスタなどから
なる。ＣＰＵ１１２からのＲ／Ｗはバッファ５０２から
アドレスが、バッファ５０８からデータが有効となり、
ラインメモリ１１１の全アドレスがアクセス可能である
。 ＤＭＡ動作はレジスタ５０３に転送する先頭アドレスを
書き込み、ＤＭＡ制御部５１０の中のワードカウントレ
ジスタに転送バイト数を書き込んでＤＭＡ起動をすると
、バッファ５０４からアドレスが、ラインメモリ１１１
のＤ端子がそれぞれ有効となり、ＣＰＵ１１２を介する
ことなく１バイトずつインターフェイスを経由して外部
にデータが出力される。その際１バイト転送が終ると、
レジスタ５０３はオートインクリメントされる。 イメージデータ４１０のラインメモリ１１１への書き込
み動作は、レジスタ５０５に書き込み先頭アドレスを書
き込むと、以後イメージデータ４１０に同期して出力さ
れるＷＴ（書き込み）信号により、ラインメモリ１１１
の任意のアドレスにイメージデータ４１０は書き込まれ
る。それと同時にレジスタ５０５の内容もオートインク
リメントされる。 上述のイメージデータ４１０をラインメモリ１１１の任
意の位置から書き込む方式により、インターフェイス回
路を通じてイメージデータ４１０を外部に転送する場合
に、ある決められたコードをイメージデータ４１０の先
頭に付加する作業等を簡単に実行できる。また、ライン
メモリ１１１をＣＰＵ１１２のワークエリアとして使用
するとき、空き領域にイメージデータ４１０の書き込み
が行なえるため、メモリ（ＲＡＭ）の有効利用が図れる
。 さらに、複数ラインのイメージデータな同一メモリ（Ｒ
ＡＭ）上に記憶できるため、転送フォーマットの変換が
容易になるなど、メモリ素子１つでラインメモリ１１１
とＣＰＵのメモリを共有でき、回路構成上非常に簡単に
なる。

【発明の効果】

この発明の画像読み取り装置は以上のように、光電変換
素子からなる画像読み取り手段より出力される画像デー
タをＡ／Ｄ変換、シェーディング歪補正をして密度変換
、濃度調整を行ない、その後に濃度調整手段から出力さ
れる画像データに対して補正データを入力して画、像視
感度を補正するγ補正を施しているので、画像データの
階調性がくずれたり、出力画像の輪郭がぼやけるという
画像の劣化現象を生じさせることのない画像読み取り装
置を提供できる。

【図面の簡単な説明】

第１図はこの発明の適用可能なカラー画像読み取り装置
の簡略化した構成図、第２図は第１図のキャリジの移動
駆動手段を示す構成図、第３図はフィルタ切替え手段の
説明図、第４図はカラー画像読み取り装置制御フローチ
ャート、第５図は電気回路のブロック図、第６図はシェ
ーディング歪補正、密度変換、濃度調整のための構成図
、第７図はγ補正のための構成図、第８図は第７図の一
部フローチャート、第９図は２値・デイザ変換部につい
ての構成図、第１０図および第１１図はデイザマトリッ
クスの説明図、第１２図はメモリ書き込み部についての
構成図である。 １・・・光源　　　　　　９・・・ＣＣＤイメージセン
サ１０３・・・Ａ／Ｄ変換器　１０４・・・クロック発
生器１０５・・・演算回路　　　１０６・・・メモリ１
０７・・・密度変換回路　１０Ｂ・・・濃度調整回路１
０９・・・γ補正回路 特許出願人　　日本精密工業株式会社 同　上　　　日本電気株式会社 、　　円）

Claims (1)

【特許請求の範囲】
1. １、光源と、この光源により照射された原稿上の画像を
   読み取って画像データを得る画像読み取り手段と、この
   画像読み取り手段から出力される画像データをデジタル
   量の画像データに変換するＡ／Ｄ変換器と、デジタル量
   に変換された画像データのシェーディング歪を補正する
   シェーディング歪補正手段と、シェーディング歪の補正
   がなされた画像データに対して演算処理を行なって画像
   データの密度を変換し、倍率を設定する密度変換手段と
   、この密度変換がなされた状態で画像データに一定の値
   を加算または減算して画像密度を調整する濃度調整手段
   と、この濃度調整手段から出力される画像データに対し
   て補正データを入力して画像視感度を補正するγ補正手
   段とを有することを特徴とする画像読み取り装置。