JPH02278353A - データ処理システム内のメモリモジュールの交換方法と該方法を実施するためのデータ処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、データ処理システムの分野に関し、特に詳細
には、このようなシステムの使用可能度の改善の問題に
関する。

従来の技術 長年にわたり、設計者はシステムの信頼性を改善するこ
とに専念してきたが、特に部品の信頼性の向上により大
きな進歩が達成された。さらに、適切なシステムの論理
的および技術的構成によりこれら部品中に欠陥が存在し
てもエラーを避けることができる。

しかし、使用した手段の有効性がどうあれ、エラーを訂
正して欠陥をカバーする可能性は限られている。このよ
うな制限は、システムが複雑になればなるほど大きくな
る。

この問題を解決するため、システムの欠陥要素を交換す
ることが考えられる。

このような修理により起こる妨害は、システムの使用可
能度に影響を及ぼすので、当然できる限り減少しなけれ
ばならない。

使用可能度の問題に取り組むためには、データ処理シス
テムを構成する様々な要素を考慮しなければならない。

システムは主に３種類のユニットすなわち、プロセッサ
、メモリモジュールおよび人力−出力制御ユニットをい
くつか備えている。

このようなシステムは一般に、バスを介して複数のメモ
リモジュールと通信する複数のプロセッサを備えている
。プロセッサは、バスに直接あるいはインターフェース
として作用する制御ユニットを介して接続することがで
きる。外部と通信するために、プロセッサは１つもしく
は複数の入力出カニニットにも接続されている。主要素
の他に、システムの初期化および保守、例えば、様々な
ユニット中で検出されたエラーの報告のため使用される
通常ロサービスプロセッサ」と呼ばれる保守装置が一般
に上記要素に付属している。

多数の基本プロセッサを備えたシステム（マルチプロセ
ッサシステム）中で、プロセッサのうちの１つが故障し
ても、必ずしもシステムが即座に止まるわけではない。

実際には、プロセッサ中に存続するエラーがサービスプ
ロセッサにより検出されると、このサービスプロセッサ
は故障したプロセッサを論理的に遮断することができる
。その結果、システムは残ったプロセッサにより継続し
て機能することができるが、勿論住能は低下する。

保守サービスにより後で故障したプロセッサを新しい（
交換用）プロセッサと交換し、その論理再接続を制御し
なければならない。これらの模作は、現在のシステムが
通常備えている再構成可能性により実現することができ
る。

よく知られたシステムでは、プロセッサの故障およびそ
の交換はユーザの目に見える大きな妨害は引き起こさな
い。実際には、冗長性により、殿能状態は中断されず、
故障時点において故障プロセッサで実行中のプロセスを
再実行することができる。反対に、メモリモジュールの
故障では、故障したモジュールが復元不可能なデータを
含む可能性があるので、全く異なる問題が生じる。これ
は、データがシステム自体に関する場合さらに深刻にな
る。外部メモリ中のメモリの内容の保護を定期的に実行
するために、運転システムが設計されていたとしても、
最後に更新されたデータを含むモジュールは、このよう
な保護が実施される前に故障する可能性がある。

この危険性を減少させるため、現在のメモリモジュール
は、技術語を成すビットの各々が異なる部品に保存され
るように複数の部品から構成されている。その結果、１
語の任意の２つのビットについての故障の確率は等しく
、互いに無関係となるので、予備部品中に記憶されたハ
ミングタイプの自動訂正コードを使用することができる
。このようにして、１つまたは複数の部品の故障を検出
し、訂正することができる。

発明が解決しようとする課題 しかし、モジュールの寿命中、訂正不可能となるまで故
障が蓄積する可能性もある。従って、この限界時点に達
する前にモジュールの交換を行うことが望ましい。いず
れにせよ、有益なデータはこのモジュール中に記憶され
ている可能性があることを考慮しなければならない。こ
の問題の解決法は、運転システムが許す限り、故障した
モジュールの内容を外部メモリ中に再コピーすることに
ある。モジュールの交換後、保護した情報を再びロード
する。しかし、この方法は、故障したモジュールが運転
システムの要素を含んでいる場合に、特に実施するのが
難しい。

もう１つの解決法は、故障したモジュールのデータをシ
ステムの１つもしくは複数の別のモジュールに移すこと
である。しかし、この方法は、メモリ空間の再割当てを
行う必要があり、その結果、該当するメモリ空間用のア
ドレス対応テーブルを管理しなければならないソフトが
複雑になる。

本発明は、システムの機能状態をできる限り妨害せずに
メモリモジュールを交換するための簡単な解決法を提供
することを目的とする。

課題を解決するための手段 本発明は、データ処理システムの１つもしくは複数のメ
モリモジュールの交換を実施する方法であって、該メモ
リモジュールはバスを介してシステムの処理手段と通信
し、該バスは、上記モジュールが接続される接続ロケー
ションを備え、ａ）正常構成のシステムに必要な接続ロ
ケーション以外に、少なくとも１つの予備の接続ロケー
ションを備え、 ｂ）交換すべきモジュールが識別されると、交換用モジ
ュールを上記予備接続ロケーションの１つに接続し、 Ｃ）交換すべきモジュールに向けられた全ての書込み要
求について、交換すべきモジュールと交換用モジュール
により同時に同じアドレスで書込み要求を実行し、交換
すべきモジュールに向けられた全ての読取り要求につい
て、交換すべきモジュールだけに読取り要求の実行を許
可し、ｄ）交換すべきモジュールのメモリ空間全体にわ
たるアドレス集合全体での読取り要求、次いで再書込み
要求から成る再コピー操作を開始し、ｅ）上記再コピー
操作が終了すると、交換すべきモジュールに向けられた
後の全要求について、交換用モジュールだけに後で起こ
った上記要求の実行を許可する ことを特徴とする方法を提供する。

この方法により、再コピー操作がシステムで実行中の他
のプログラムと同時に実施可能となることに留意すべき
である。実際には、再コピーの間中、交換すべきモジュ
ールに向けられた全ての要求は、再コピーの終了を待つ
ことなく満たされる。

反対に、一般に手で行われるメモリ再構成を実施する従
来の方法では、取り替えるべきモジュールにあるプログ
ラムは繰り返さなければならない。

従って、このような特性を利用し、本発明の別の特徴に
従えば、再コピー操作は、システムで実行中の他のプロ
グラムを並行して実行す可能である。

再コピー操作の実行では、交換すべきモジュールに向け
られた全ての読取り要求を交換すべきモジュール中だけ
で行い、交換用モジニールでは行わないことが必要であ
る。このため、交換すべきモジュールだけに読取り要求
を送るようにすることができる。この方法も検討可能で
あるが、次のような場合に実施が困難となる。再コピー
操作が終了したとき、交換用モジュールはそのステータ
スを変えて「正式の」モジュールになる。ところが、こ
のステータスの変更が起こった時点から、交換すべきモ
ジュールに向けられた読取りおよび書込み操作は、通常
交換用モジュールが実行しなければならない。同時に、
交換すべきモジュールは他の一切の要求を実行してはな
らない。しかし、読取り要求の実行は、一般に複数の段
階的操作を必要とする。その結果、検討している方法で
は、ステータスの変更が読取り操作中に起こらないよう
にしなければならない。そのためには、読取り期間以外
にしかステータスの変更を許可しない機構を備えること
ができるが、これは実施を複雑にすることになる。

この問題点を解決するため、本発明の別の特徴に従えば
、再コピー操作中、読取りまたは書込み要求を交換すべ
きモジュールと交換用モジュールに同時に送り、読取り
要求の場合には、２つのモジュールは通常読み取るべき
データにアクセスするが、アクセスされたデータを交換
用モジニールが送ることは禁止される。

従って、読取り操作中にステータス変更が起こっても、
読取りの操作は確実に実施される。

本発明の別の特徴に従えば、アクセスされたデータ伝送
の禁止は、交換用モジュールを示し、このモジュールの
代替ステータスを知らせることのできるモードインジケ
ータにより調整される。

複数のメモリモジュールを備える従来のシステムでは、
読取りまたは書込み操作は、１つのアドレスから発生し
た選択信号を該当するモジュールに送信することにより
初期化される。従って、これらのシステムは選択回路を
備えており、この回路はプロセッサの１つが供給した論
理アドレスに応じて、ｎ　（ｎはモジュール数）個のう
ち１つの選択信号を送る。本発明の実施のためには、選
択回路を変える必要があるが、できる限り簡単な方法で
変えるのが望ましい。このため、従来の回路を再使用す
るが、信号がモジュールに直接送信されることはない。

これらの信号は、ソフトのレベルで明白な「論理」モジ
ュールを定めることのできる「論理選択信号」と呼ばれ
る中間信号として作用する。次に、論理信号の物理信号
への変換により物理的レベルで論理モジュール−物理モ
ジュールの対応を実現する。正常な機能状態では、この
対応は一対一である。反対に、再コピーの間、交換すべ
きモジュールと交換用モジュールに同時に送られる２つ
の物理信号は論理信号に対応する。

さらに詳細には、本発明の別の特徴に従えば、本方法は
、システムが正常構成でｎ個のモジュールを備え、あら
ゆる要求が、対応するアドレスに芯じて７論理選択信号
」と呼ばれるｎ個のうち１つの信号をアクティブにし、
バスに実際に接続された各モジュールは、「物理選択信
号」と呼ばれろ選択信号により制御されて、所定の要求
に応じて２つのモジュールを同時に選択することができ
、該所定の要求に対応する論理選択信号は、上記２つの
モジュールにそれぞれ与えられる２つの物理選択信号を
同時にアクティブにすることを特徴とする。

本発明はまた、すでに説明した方法の実施を可能にする
データ処理システムを提供する。本発明に従うシステム
は、バスを介して複数のメモリモジュールに接続される
処理手段を備え、該バスは、上記モジュールが接続され
る接続ロケーションを備える。このシステムは、処理手
段から出たメモリアクセス要求に対応するアドレスに応
シテモジュールを選択するための制御手段も備え、さら
に保守装置が該システムに接続されている。上記システ
ムはさらに、 ａ）正常構成のシステムに必要な接続ロケーション以外
に、交換用モジュールを受ける少なくとも１つの予備の
接続ロケーションを備え、ｂ）１つのモジュールを別の
モジュールと交換するために、上記制御手段は、 一交換すべきモジュールに向けられた全ての書込み要求
が、交換すべきモジュールとこれに対応する交換用モジ
ュールにより同時にかつ同じアドレスで実行され、 一交換すべきモジュールに向けられた全ての読取り要求
が、交換すべきモジュールだけによって実行される ように、保守装置により条件付けることができ、Ｃ）シ
ステムが、上記保守装置の制御下で、読取り要求と再書
込み要求から成る再コピー操作を交換すべきモジュール
のメモリ空間全体を覆うアドレス全体で実行するための
手段を備えることを特徴とする特 特殊な実施態様によれば、上記システムは、再コピー操
作を実行する手段が、上記処理手段中に充填されたプロ
グラムまたはマイクロプログラムから成り、該プログラ
ムまたはマイクロプログラムが、上記処理手段で実行中
の他のプログラムと並行して実行可能であることを特徴
とする。

本発明を実施するための他の特徴および実施例の詳細は
、添付の図面を参照にして以下に説明することにする。

実施例 第１図は、非限定的な例として、本発明の実施を可能に
するデータ処理システムを示す。ここに説明するシステ
ムは、複数の基本プロセッサＣＰ　ｏｌ、、、ＣＰ＋　
１．、、ＣＦ２から構成される処理手段ＣＰＵを有する
マルチプロセッサシステムである。これらプロセッサの
各々は、他のユニットと通信することができるようにシ
ステムバスＳＢに接続されている。１つまたは複数の人
カー出カニニットＩＯＵもまたシステムバスＳＢに接続
されている。さらにこのシステムは、接続ロケーション
ＣＩ　、Ｃ２１，。、Ｃ，１，、、Ｃ，をそれぞれ介し
てメモリバスＭＢに接続される複数のメモリモジュール
ＭＵｊ　、ＭＵ２１．、、ＭＵｉｌｏ、、ＭＵｊから構
成されるメモリを備える。基本プロセッサとメモリモジ
ュール間の情報の交換を可能にするため、システムバス
ＳＢが、メモリ制御ユニットＳＣＵを介してメモリバス
ＭＢに接続されている。メモリ制御ユニットＳＣＵは第
一に基本プロセッサから出た要求を一個所に集め、第二
に制御および禁止信号をメモリモジュールと交換し、プ
ロセッサにより所望の読取りおよび書込み操作を実施す
る働きをする。

「中央サブシステム」と呼ばれる上記集合体には、特に
システムの初期化および保守操作に役立つサービスプロ
セッサから主に構成される保守装置が付属する。サービ
スプロセッサは、オペレータとの対話を可能にする表示
および制御手段を備える。いくつかの保守操作を実施す
るため、サービスプロセッサＳＰは、保守ラインＭＣ，
、ＭＣ２、ＭＣ３をそれぞれ介して様々なユニッ）　Ｃ
Ｐ　Ｕ。

ＳＣＵ、ＭＵｊ　　に接続されている。これらのライン
は、ユニットに含まれる保守回路（図示せず）に接続さ
れる。これらの保守回路は、診断を行ったり、サービス
回路により命令される保守操作をユニット中で行うため
に設計されている。さらにサービスプロセッサは端子と
同じ様にシステムに接続することができる。この接続方
法（図示せず）により、テストプログラム、特に再コピ
ー操作を実施するための読取りおよび再書込みプログラ
ムを起動させることができる。

ここに行う説明では、本発明に従うシステムは予備コネ
クタＣ１の存在によってのみ従来のシステムと物理的に
〆別される。尚、この予備コネクタＣ，は、メモリモジ
ュールの交換操作に使用される。

上に説明したシステムは、メモリに割当てられた個別の
バスＭＢを有する。しかし、プロセッサ、人カー出カニ
ニットおよびメモリモジュールが共有する単一のバスを
備えたシステムにも本発明は適用できることに留意され
たい。

第２図は、メモリ制御ユニットＳＣＵ、ならびに該ユニ
ットと一方でシステムバスＳＢ、他方でメモリバスＭＢ
との接続をさらに詳細に示すものである。

従来の方法では、制御ユニットＳＣＵは、システムバス
ＳＢを介してプロセッサと制御信号ＲＱおよび応答信号
ＡＣＫ、アドレス信号ＡＤＬおよびデータＤＴＬを交換
する。さらに、制御ユニッ）ＳＣＵはメモリモジュール
に向けて選択信号ＳＴ１制御信号ＥＤＳＬＤ、ＷＲ，Ｌ
Ｇおよびモジュール内のアドレス信号ＡＤを送り、モジ
ュールから監視信号ＢＵＳＹＳＤＯＦを受け、モジュー
ルとデータＤＴを交換する。

本発明の特殊な実施例によれば、制御ユニットＳＣＵは
、モード変更信号ＣＨＭＯＤも送る。この信号について
は後に詳しく説明することにする。

本発明は、例えば、「メツセージ」形式のバス等任意の
形式のシステムバスに充分適用可能であることに留意さ
れたい。

説明した実施例では、メモリモジュールと交換された信
号を２種類に分類することができる。すなわち、全モジ
ュールに共通の信号ＡＤ、ＤＴ。

ＬＧ、’ｖＶＲＸＣＨＭＯＤと、ただ１つのモジュール
にだけ関与する信号５ＴＳＥＤ、ＬＤ、ＢＵＳＹ、ＤＯ
Ｆである。後者の信号は、メモリバスに接続可能なモジ
ュールと同数のラインにより運搬される。例えば、選択
ラインＳＴはコネクタＣＣ２１，、、Ｃｔ　１．、、Ｃ
−にそれぞれ接続されたラインＳＴ１、ＳＴ２１．、、
ＳＴ＋　、、。

ＳＴ、から構成される。

本発明を実施するためには、制御ユニッ）ＳＣＵが１つ
の要求について複数のモジュールを同時に選択すること
ができることが必要である。反対に、従来のシステムで
は、制御ユニットは一度にただ１つのモジュールしか選
択することはできな。

い。実施を簡略にするため、提案する解決法では、従来
の制御ユニットを構成する要素の大部分をそのまま残し
、これに同時選択を可能にする予備回路を付加すること
を試みる。

制御ユニットＳＣＵにおいて、従来の３つの主要サブシ
ステム、すなわちデータ伝送回路ＳＣＤ。

アドレス処理回路１．２．３、ならびに制御回路ＳＣＡ
が識別される。前述の予備回路はモジュールと制御回路
ＳＣＡ間で交換される信号の変換回路４である。これら
の機能回路に、例えば、接続系列から成る保守ラインＭ
Ｃ２を介してサービスプロセッサＳＰに接続される保守
回路５．５Ａが付加される。

このような構成の実施例で、制御回路ＳＣＡとモジュー
ル（選択、制御、監視）間で交換される非共通の各形式
の信号について、ｎ個（ｎは正常構成でのシステムのモ
ジュール数）のうち−度にただ１つの信号がアクティブ
である。従来のシステムでは、これら信号はモジュール
と直接交換される。反対に、本発明によれば、制御回路
ＳＣＡから出た非共通信号およびこれが受けた非共通信
号は、変換されなければならいので、「論理」信号とな
る。同様に、従来のシステムの場合にこれらの信号によ
り該当する実際あるいは「物理」モジュールに対応する
付属の「論理」モジュールを定義する。

このように、制御回路ＳＣＡは論理選択信号ＳＴＬ、論
理制御信号ＥＤＬ、ＬＤＬを送り、論理監視信号ＢＵＳ
ＹＬ、ＤＯＦＬを受ける。これらの論理信号に、変換後
、物理信号と実際に交換され、「物理」信号と呼ぶこと
のできる信号ＳＴ、ＥＤ、ＬＤ、ＢＵＳＹ、ＤＯＦが対
応する。勿論、共通信号ＷＲ，ＬＧならびにＡＤおよび
ＤＴはこの定義には当てはまらない。システムが正常な
構成にあるとき、変換回路４は各論理信号と単一物理信
号との間の単純な一対一の対応を成立させる。

これから第２図に示した制御ユニットならびにその機能
についてさらに詳しく説明することにする。

プロセッサから出た要求は、書込みの場合にはアドレス
信号ＡＤＬおよびデータＤＴＬを伴う制御信号ＲＱの形
態をしている。

この要求ならびに制御ユニットの状態に応じて、回路Ｓ
ＣＡは応答信号ＡＣＫを供給する。アドレス処理回路は
、回路ＳＣＡにより制御され、バスＳＢのアドレスＡＤ
Ｌのラインに接続された人力緩衝装置ｌとバスＭＢのア
ドレスＡＤのラインに接続された出力緩衝装置３を備え
る。人力緩衝装置１は複数のレジスタから構成すること
ができ、各レジスタはプロセッサまたはシステムの入力
−出力制御ユニットに割当られる。同様に回路ＳＣＡに
より制御されるデータ伝送回路ＳＣＤは、エラー検出お
よび訂正回路ＦＣＣを介して、システムバスＳＢのデー
タＤＴＬのラインをメモリバスＭＢのデータＤＴのライ
ンに接続する。回路ＦＣＣは従来の形式でよく、エラー
検出信号ＥＲを送る。人力緩衝装置１の出力は、受けた
アドレスＡＤＬと選択すべき論理モジュール間の対応を
成立させるのに役立つ論理構成の連想テーブル２に選択
的に接続される。この対応は、制御回路ＳＣＡに伝送さ
れた一致信号ＨＩＴにより実現される。

制御信号ＲＱおよび一致信号ＨＩＴに応じて、制御回路
ＳＣＡは、メモリモジュールを制御するのに役立つ論理
選択信号ＳＴＬおよび論理制御信号ＥＤＬ、ＬＤＬを発
生することができる。さらに回路ＳＣＡは、モジュール
の状態および応答を表す論理監視信号Ｂ　Ｕ　Ｓ　Ｙ　
Ｌ、ＤＯＦＬを受ける。

制御ユニットＳＣＵはまた、読取りまたは書込みのいず
れに関するかを示す論理値を有する信号ＷＲを送る。さ
らに、制御ユニットは移動長さを示す信号ＬＧを送る。

これらの信号ＷＲＳＬＧは制御回路ＳＣＡから出て、変
換なしにモジュールに与えられる。

制御ユニッ）ＳＣＵは第一に、サービスプロセッサから
出たコマンドを記憶、伝送し、第二にサービスプロセッ
サの制御下で制御ユニットに関するエラー報告を記憶、
伝送する働きをする。特に、回路５は、変換回路４の位
置決めと前述の信号ＣＨＭＯＤ発生のため保守回路５Ａ
を制御する。

変換回路４を除き、制御ユニッ）ＳＣＵを構成する要素
は、メモリ制御ユニットの技術において公知の形式のも
のである。従って、これらの実現は当業者の技術的範囲
内にあるので、これら要素についての説明は省略する。

本発明がさらに明瞭に理解されるように、制御ユニット
と交換される主要な信号と関連してこの制御ユニットの
主な機能について説明することにする。勿論、ここで説
明する制御ユニットは一例にすぎず、この制御ユニット
の多数の変形例が、本発明の範囲を越えることなく考え
られる。

ここで考慮する例では、制御ユニットＳＣＵは、複数の
プロセッサと複数のメモリモジュール間のインターフェ
ースとして作用する。本来のメモリ制御ユニットの役割
の他に、制御ユニッ）ＳＣＵはプロセッサから出た要求
の一箇所集中化の機能も有する。このため、待機中の要
求は回路ＳＣＡにより管理された待機ファイル中に配置
される。

各論理モジュールについて、システムがプロセッサおよ
び入カー出カニニットを備えるのと同数の要求を記憶す
ることができる待機ファイルを用意する。受けた要求に
応答し、該当するメモリモジュールの使用可能度に応じ
て、回路ＳＣＡは、アドレス情報ＡＤおよびデータＤＴ
を伴う、あるいはこれらが後に続く選択信号および論理
制御信号の伝送によりモジュールのレベルで読取りまた
は書込み操作の実行を開始する。要求の受は手であるモ
ジュールが使用できない場合には、ラインＢＵＳＹＬの
１つに現れる使用中の信号により制御回路ＳＣＡがこれ
を検知する。この場合、回路ＳＣＡは、モジュールが解
放されるまでモジュールに対応する待機ファイルの緩衝
メモリ中に待機中の要求を維持する。

待機中の要求の受は手であるモジュールが使用可能にな
れば、信号ＢＵＳＹＬの１つは、例えば、論理値Ｏを取
って状態を変え、要求を実行することができる。待機フ
ァイルの更新と並行して、回路ＳＣＡは論理選択信号Ｓ
ＴＬの１つをアクティブにし、この論理選択信号が今度
は信号ＳＴをアクティブにする。回路ＳＣＡはまたアド
レスＡＤを出力レジスタ３中に配置する。ラインＬＧは
移動長さを表す論理プロフィールに配置される。最後に
、要求が読取りあるいは書込みのどちらであるかによっ
て、信号ＷＲは論理値Ｏまたは１に位置する。上記の信
号は、要求を実行する状態にある該当するモジュールが
受ける。

読取りの場合には、モジュールで読み取られたデータの
使用可能度は、論理信号ＤＯＦＬに変換された信号ＤＯ
Ｆの１つによって制御回路ＳＣＡに通知される。回路Ｓ
ＣＡがデータを受ける状態にあるときは、モジュールが
受けた信号ＥＤの１つをアクティブにし、データの伝送
を許可する。

次に、これらデータは回路５ＣＤＮＯ人力緩衝装置にロ
ードされる。その後、これらデータは、システムバスに
関して回路ＥＣＣを介して出力緩衝装置に伝送される。

エラーが検出された場合には、回路ＥＣＣは信号ＥＲを
有効にし、これは回路５により報告される。

書込みの場合には、データが回路ＳＣＤの出力緩衝装置
中に存在すれば、制御回路ＳＣＡは信号ＬＤＬの１つに
より信号ＬＤをアクティブにし、この信号ＬＤはモジュ
ールに伝送されて、該モジュールがメモリバスに存在す
るデータＤＴを報告するのを許可する。

以上の説明は正常のメモリアクセスに関するものである
。

本発明を実施するため、変換回路４は交換すべきモジュ
ール中と交換用モジュール中での書込み操作の同時実行
を可能にする。また、変換回路４は交換すべきモジュー
ルだけに読取り操作の実行を許可する手段を備えるか、
あるいはこのような手段に接続されていなければならな
い。

回路４とこれに付属する上記手段の詳細な説明は後に行
うが、その前に第３図を参照にして回路が受ける論理信
号を発生させることができる手段について説明すること
にする。

第３図は、回路ＳＣＡに属する論理選択回路に付、属す
る論理構成の連想テーブル２を示す。読取りまたは書込
み要求を実行するために、制御ユニットＳＣＵは対応す
るアドレスＡＤＬをアドレスＲＡのレジスタ中に配置す
る。アドレスＡＤＬはさらに３つの主要領域に区分する
ことができる。

すなわち、アドレスの大きい重みから形成される領域Ａ
ＤＨ，小さい重みから形成される領域ＡＤＢおよび残り
のビットから形成される領域ＡＤである。連想テーブル
２はｎ個の論理構成のレジスタＲ＋、Ｒ２１，、、、Ｒ
ｉ、Ｒ，、（ただしｎは論理モジュール、すなわち正常
構成においてメモリを構成するモジュールの数）を備え
る。各レジスタＲ１は、対応するモジュールに特有の値
を有する複数の情報領域ＡＤＨ，Ｔ、ＥＳＶを含む。

最初の領域ＡＤＨは、モジュールに帰属するアドレスの
大きな重みに割り当てられる。モジュールが異なる寸法
を有することが可能であれば、領域Ｔはモジュールの寸
法に割り当てられる。同様に領域Ｅは、使用した組み合
わせの種類を表す情報を含むようにすることができる。

最後の領域Ｕは通常論理モジュールの有効性のビットを
含むようにされている。

受けたアドレスＡＤＬと該当する論理モジュール１間に
対応を成立させるため、各レジスタの内容は、アドレス
の大きい重みＡＤＨおよびり小さい重みＡＤＢと比較さ
れる。これらの比較は、比較器に１、Ｋ２１．、、ＫＪ
、、１、Ｋ、中で行われ、通常これら回路のうちただ１
つの回路が一致信号ＨＩＴ、　、ＨＩＴ２１．、、ＨＩ
Ｔ、　５ＨＩＴ、、をアクティブにし、これら信号がア
ドレスに割り当てられた論理モジュールｊを識別するこ
とができる。一致信号ＨＩＴ、、に応じて、論理選択回
路６は論理選択信号ＳＴＬ、　、ＳＴＬ、　、。

、、５ＴＬＪ　、、、　、ＳＴＬ、の１つをアクティブ
にする。正常の機能状態では、論理選択信号ＳＴＬ、の
うちただ１つの信号が、例えば、論理値１を取ってアク
ティブである。勿論、この論理選択信号は、該当する論
理モジュールが使用可能であるという条件でのみアクテ
ィブにすることができる。

一致信号ＨＩＴＪはまた、すでに説明した信号ＬＤＬま
たはＥＤＬのどちらをアクティブにするべきかを選択す
るために、制御回路ＳＣＡが使用する。すでに述べたよ
うに、これらの要素は、メモリのアドレス指定に通常使
用される技術に属すので、その詳細な説明は本発明の範
囲を越えることになる。

第４図は、選択信号ＳＴ、ＳＴＬに関する変換回路４の
一部を示す。この回路は、メモリバスが接続ロケーショ
ンを有するのと同数のマルチプレクｔＭＸ＋　、ＭＸ２
１．、、ＭＸｔ　、ＭＸｒを（ａえる。各マルチプレク
サは人力で論理選択信号ＳＴＬ、　１．、、．５ＴＬｈ
から構成される信号ＳＴＬを受ける。これらマルチプレ
クサには、物理構成のレジスタＲＰ＋　、ＲＰ２１９．
、ＲＰ＋　−ＲＰ、がそれぞれ付属している。各マルチ
プレクサＭｘＩは、これに付属する物理構成レジスタＲ
ＰＩの内容により制御される。各レジスタＲＰ。

は、サービスプロセッサの受けた順番に応じて保守回路
５Ａにより再ロードされることができる。

マルチプレクサの出力は、コネクタＣＩ、Ｃ２１、、、
Ｃ１）Ｃｒにそれぞれ送られた、従って、物理モジニー
ルＭＵ＋　、ＭＵａ　１．、、　、ＭＵ＋、Ｍ　Ｕ　、
にそれぞれ向けられたＳＴ、、ＳＴ２　、。

、、ＳＴ＋　、ＳＴ、を送る。

第４図の回路の機能を説明する前に、マルチプレクサＭ
Ｘ１の１つと、物理モジュールＭＵ＋　に割り当てられ
、該マルチプレクサに付属した物理構成レジスタを詳細
に示す第５図を参照にして説明することにする。マルチ
プレクサＭＸ、は、ｎ個の人力ＳＴＬ＋　、５ＴＬ２１
．、、ＳＴＬ、＋、Ｓ　Ｔ　Ｌ　ｈおよび出力５ＴＬＩ
　を備える。マルチプレクサの入力Ａに与えられたアド
レス信号に応じて、確認人力Ｖに与えられた確認信号が
アクティブであるとき、出力ＳＴ＋　は、入力Ｓ　Ｔ　
Ｌ　Ｊの１つの値を取る。物理構成レジスタＲＰＩ　は
物理モジュールＭＵ　ｌに付属する論理モジュールＭ　
Ｌ　Ｉの番号を含む。レジスタＲＰ　Ｉ　には、ステー
タスマルチバイブレータ回路ＢＥ、が付属し、この回路
の出力はマルチプレクサＭＸｔの確認人力Ｖに接続され
ている。マルチバイブレータ回路ＢＥ＋は物理モジニー
ルＭＵｊに付属するステータスインジケータＯＮ　ｉを
含む。保守回路５Ａは、レジスタＲＰ　ｔ　およびマル
チバイブレータ回路ＢＥｔに入力信号それぞれＣＨＭＬ
ＩとＣＨＩ、ならびに確認信号それぞれＶＭＬとＶＣＨ
を供給する。

このような構成により、サービスプロセッサはレジスタ
ＲＰｉ　に任意の論理モジュールＭＬ、の番号をロード
することができる。従って、論理モジュールＪを物理モ
ジュールＭＵＩ　に対応させるためには、レジスタＲＰ
ｉの内容ＭＬＩを強制的に値ｊにするだけでよい。この
場合、信号Ｓ　Ｔ　Ｌ　、。

の活動化は、物理モジュールＭＵｊの選択を可能にする
信号ＳＴ＋の活動化を引き起こす。

論理信号ＥＤＬおよびＬＤＬの物理信号ＥＤおよびＬＤ
への変換は、第４図の手段と同じ回路手段により実現す
ることができる。勿論、レジスタＲＰ　ｔ　とステータ
スマルチバイブレータ回路ＢＥ。

は、３つの変換回路に共通でってもよい。

例えば、初袷論理モジュールＪに対応したモジュールＭ
Ｕｓの内容を交換用モジュールＭＵｊ中に再コピーする
ためには、まず値ＪをレジスタＲＰｒにロードする。従
って、モジュールＭＵｓ　とＭＵｊにそれぞれ付属する
レジスタＲＰ　ｉ　とＲＰ。

は、双方とも値Ｊを含む。このようにして、論理モジュ
ールｊに向けられた全書込み要求は、モジュールＭＵｉ
とＭＵｊに物理的に同時に向けられる。以下の説明では
、読取りの場合はどのように扱うかを見ることにする。

選択信号および制御信号の変換の問題は、第４図の回路
により解決されたので、以下は第６図を参照にして、監
視信号、すなわちモジュールにより送られる信号につい
て扱うことにする。

第６図は、モジュールにより送られる使用中の信号ＢＵ
ＳＹ、の変換を可能にする回路の実施例を示す。第４図
の回路と同様に、物理構成のレジスタＲＰＩ　を使用す
る。これらのレジスタは、付属するレジスタ中に含まれ
る論理モジュールの番号によりそれぞれアドレス指定さ
れたデマルチブレクｔＤＬ　、ＤＸ２１．、、ＤＬ　、
ＤＸｒを制御する。各デマルチプレクサＤＸ、は物理モ
ジュールＭＵＩ　に付属し、入力でこのモジュールの使
用中の信号ＢＵＳＹＩを受ける。また各デマルチプレク
サＭＸｔ　は、アドレスＡの人力で受けたアドレスに応
じてｎ個の信号から選択された信号を出力で送る。さら
にこの回路は、デマルチプレクサＤＸ＋　、ＤＸ２１．
、、ＤＸｔ　、ＤＸｒの同じ列Ｊの人力が、この列に割
り当てられた論理ゲートＧ、の人力に接続されるように
、デマルチプレクサの出力に接続された論理ゲートＧ１
、Ｇ１１、、、Ｇ、を備える。各論理ゲートＧＩは、論
理使用中信号ＢＵＳＹＬを供給する。モジュールの使用
中信号Ｂ　Ｕ　Ｓ　Ｙ、が、このモジュールが使用中の
とき、論理値１を取るとするならば、ゲートＧ、はゲー
）ＯＵである。このように、再コピーの最中に、２つの
レジスタ、例えば、ＲＰ＋　とＲＰ、には同じ論理番号
Ｊがロードされる。対応するデマルチプレクサＤＸＩ　
とＤＸｒは、同じ論理ゲートＧＪの入力にこれらモジュ
ールの使用中信号Ｂ　Ｕ　Ｓ　Ｙ　ｌ＆　Ｂ　Ｕ　Ｓ　
Ｙ−を伝送する。その結果、モジュールＭＵｔまたはＭ
Ｕｊのいずれかが使用中のとき、ゲートＧｊの出力Ｂ　
Ｕ　Ｓ　ＹＪは論理値１を取り、論理モジュールｊ１従
って、対応する物理モジュールＭＵｉ　とＭＵｊの選択
を一切禁止する。

物理信号ＤＯＦの論理信号ＤＯＦＬへの変換を実施する
ために同様の回路を使用することができる。

以上、モジュールＭＵｊの内容の別のモジュールＭＵｊ
への再コピーは、読取りを行った後、物理モジュールＭ
　Ｕ　、に初め付属していた論理モジュール］により覆
われる全メモリ空間の再書込みを行うことにより実現さ
れることを見てきた。物理モジュールのレベルでは、問
題の論理モジュールＪに関する全ての読取りは、交換す
べきモジュールＭＤ　Ｉだけにより実行されなければな
らないのに対し、全ての書込みは、交換すべきモジュー
ルＭＵＩ　と交換用モジュールＭ　Ｕ　、で同時に実行
されなければならない。この操作を可能にするために、
交換用モジュールは、このモジュールの読取りの全実行
を妨げるため目印を付けなければならない。この目的の
ためには、多数の解決法が考えられる。例えば、交換用
モジュールに向けての全ての読取り要求の伝送を禁止す
ることができる。

これは、読取り操作が実行されたとき、対応する物理モ
ジュールの代替ステータスを知らせるインジケータに応
じて、該当するマルチプレクサの確認信号を強制的にゼ
ロにすることにより実現することができる（ＷＲ＝Ｏ）
。この解決法を実施するためには、各物理構成レジスタ
ＲＰ、にモードマルチバイブレータ回路を付属させるだ
けでよい。

このマルチバイブレータ回路の論理状態は、対応する物
理モジュールが「正式な」モジュール、あるいは交換用
モジュールであるかを示す。このとき、マルチプレクサ
の確認信号Ｖは、モードマルチバイブレータ回路の論理
状態、ステータスマルチバイブレータ回路ＢＥ＋　の論
理状態および読取り／書込み信号ＷＲによって決定され
る。

しかし、この解決法は、次のような点を考慮に入れた場
合に問題が生じる。再コピーが終了すると、交換用モジ
ュールが正式のモジュールになるのに対し、交換すべき
モジュールは非アクティブになる新しい再構成でシステ
ムを立て直さなければならない。このようなステータス
の変更は、サービスプロセッサにより初期化され、保守
回路５により実行されるが、この保守回路５は、非アク
ティブにしたいモジュールＭＵ　Ｉに付ａするステータ
スインジケータＯＮ　１　をゼロにリセットしなければ
ならない。さらに、交換用モジュールに付属するマルチ
バイブレータ回路の状態を変える必要がある。勿論、こ
のマルチバイブレータ回路の状態の変更は、妨害がメモ
リアクセスの実行時に現れるとすれば、妨害を防ぐため
完全に同期でな：すればならない。しかし、この同期化
にもかかわらず、読取り操作の実行中の状態の変更には
問題が生じる。通常、読取りは複数の段階で行われる。

交換用モジュールが読取り要求を受けていない、従って
、全く実行していないのに、交換すべきモジュールはそ
のデータが伝送される前に無効になる恐れがある。この
問題を防ぐため、読取り操作時以外にしか状態変更を許
可しないように実行中の全読取り操作を永続的に監視す
る監視機構を備える必要がある。

このような機構により、実施が非常に複雑になることは
明らかである。このために、本発明の特徴に従い、異な
る解決法が採用された。この方法によれば、読取りなら
びに書込みの全ての要求は、交換すべきモジュールと交
換用モジュールに同時に送られる。しかし、読取りの場
合には、交換すべきモジュールだけがこのモジュールに
アクセスされたデータを実際に送ることを許可される。

その結果、ステータスの変更は、情報を失うことなく読
取りの最中に行うことができる。

この解決法の実施について、メモリモジュールＭＵｊ　
、ならびにメモリバスＭＢと交換された主要信号を示す
第７図を参照にして以下に説明することにする。

公知のように、モジュールＭＵｊは一般に複数の構成要
素から成るメモリ回路８を備える。メモリ回路８には、
アドレスおよび読取りまたは書込み操作の実行に必要な
制御信号を該回路に供給する制御装置７が付属している
。データＤＴは、エラー検出および訂正回路によるコー
ディング後、メモリ回路８が受ける。制御装置７はすで
に定義した信号ＳＴ＋　、ＬＤ＋　、ＥＤ８、ＤｏＦｌ
、、ＢＵＳＹｉ　、ＷＲＳＬＧをバスＭＢと交換する。

さらに、制御装置は入力緩衝装置９を介してアドレス信
号ＡＤを受ける。メモリ回路８は、主に人力および出力
、緩衝装置とこれらに付属する増幅器から構成されるイ
ンターフェース回路１０を介してバスＭＢに接続される
。制御装置７も同様に、保守操作を実施するためサービ
スプロセッサＳＰに保守ラインＣ４を介して接続される
保守回路７Ａを備える。

本発明の特徴に従えば、モジュールｌＶＩ　Ｕ　＋　は
、制御装置７から出た信号Ｅ、制御ユニッ）ＳＣＵかた
出た信号ＣＨＭＯＤおよび保守回路７Ａから出た信号５
Ｍ０Ｄに応じて、信号ＥＮによりインターフェース１０
の出力の増幅器を制御する禁止回路１１を備えている。

正常な機能状態では、モジュールＭ　Ｕ　＋　は、受け
た読取りおよび書込み要求に応答する。反対に、モジュ
ールＭＵｊが交換用モジュールであれば、このステータ
スはサービスプロセッサにより保守回路７Ａに通知され
る。保守回路７Ａは、代替モードへの条件付は信号５Ｍ
０Ｄをアクティブにし、この信号が禁止回路１１を操作
し、インターフェース回路１０によりデータの伝送を全
て遮断する。

モジュールＭＵｊをその正常機能状態に戻すためには、
モジュールＭＵｊのステータスを制御ユニットＳＣＵに
よるモード変更信号ＣＨＭＯＤの伝送により変える。信
号ＣＨＭＯＤに応じて、禁止回路は元の状態に戻り、デ
ータの伝送を許可する。

第８図は、インターフェース１０の出力増幅器１０Ａに
関連して禁止回路１１をさらに詳細に示す。読取りでは
、エラー検出および訂正回路ＦＣＣから出たデータが出
力緩衝装置１０Ｂにロードされた後、出力増幅器１０Ａ
によりバスＭＢのデータＤＴラインに伝送される。従来
のメモリモジュールでは、モジュールの制御装置７は伝
送制御信号Ｅにより出力増幅器１０Ａを制御する。モジ
ュールが伝送しないとき、信号Ｅは最初の論理値を取り
、この値が増幅器１０Ａを高インピーダンス状態Ｅにす
る。

この信号の反転値について、増幅器１０Ａはアクティブ
な状態に置かれ、緩衝装置１０Ｂに含まれるデータはメ
モリバスＭＢのデータＤＴのラインが受ける。

本発明によれば、伝送制御信号Ｅは、増幅器１０の確認
入力に直接ではなく、禁止回路１１を介して与えられる
。回路１１はモードマルチバイブレータ回路ＢＭと論理
ゲート１２を備え、該ゲートの出力ＥＮは増幅器１０Ａ
の確認入力に接続される。さらに、マルチバイブレータ
回路ＢＭの条件付は人力Ｓは回路７Ａから出る信号５Ｍ
０Ｄを受ける。マルチバイブレータ回路ＢＭのゼロリセ
ット人力Ｒは信号ＣＨＭ　ＯＤを受ける。増幅器１０Ａ
は、その確認人力が論理値ゼロを受けたとき、高インピ
ーダンス状態にあると仮定する。さらに、モードマルチ
バイブレータ回路ＢＭが論理値１の状態にあるとき、対
応するモジュールは代替ステータスを有するものとする
。マルチバイブレータ回路ＢＭの逆転出力Ｑ０はこのと
きゲートＥＴ１２の入力に接続され、ゲー）ＥＴ１２の
第２の人力は制御装置７から出た伝送制御信号Ｅを受け
る。

第８図の回路は、次のように機能する。交換用モジュー
ルがバスＭＢに接続されると、サービスプロセッサは信
号Ｓ　Ｍ　ＯＤを強制的に論理値１にする。マルチバイ
ブレータ回路ＢＭは従って、状態Ｍ　ＯＤ　”　１を取
り、反転信号ＭＯＤ”がゲート１２の入力に与えられる
。その結果、このゲートの出力はゼロになり、これによ
って増幅器１０Ａは高インピーダンス状態に維持される
ので、モジュールで読み取られた全てのデータの伝送が
禁止される。モジニールのステータスを変えるために、
制御ユニッ）ＳＣＵの保守回路５Ａは信号ＣＨＭＯＤを
論理値１にし、これによってマルチバイブレータ回路Ｂ
Ｍがゼロにリセットされる。増幅器１０Ａは、制御装置
７の信号Ｅにより通常制御される。

−度ただ１つのモジュールを交換するだけでよいなら、
代替ステータスを有する多くとも１つのモジュールがあ
る。ステータスの変更は、全モジュールに共通の単一の
信号ＣＨＭ　ＯＤにより実施することができる。反対に
、−度に複数の交換を実施できるようにしたい場合には
、各モジュールについて特定のモード変更信号ＣＨＭＯ
Ｄを選択的に送ることができるようにしなければならな
い。

この解決法は、メモリバスのコネクタ数と同数のモード
変更ラインと、これらラインの選択手段とを備えるとい
う条件で、第８図に示す回路により実施することができ
る。

第９図は、ただ１つのモード変更ラインＣＨＭＯＤＬか
必要とせずに複数のモジュールを同時に交換することを
可能にする禁止回路１１の変形例を示す。第９図には、
モードマルチバイブレータ回路ＢＭがあるが、その条件
付は人力ＲはゲートＥＴ１３の出力からの信号を受け、
ゲート１３の第１の人力はモード変更信号ＣＨＭＯＤを
受け、またその第２の入力は予備条件付はマルチバイブ
レータ回路ＢＰの非逆転出力Ｑに接続されている。マル
チバイブレータ回路ＢＰの条件付は人力Ｓは、サービス
プロセッサから予備条件付は信号ＰＭＯＤを受け、その
ゼロリセット人力Ｒは信号５Ｍ０Ｄを受ける。モードマ
ルチバイブレータ回路ＢＭの条件付は人力Ｓは、第８図
のように信号５Ｍ０Ｄを受ける。

第９図の回路の機能は次の通りである。所定の交換用モ
ジュールのモードマルチバイブレータ回路ＢＭを０にリ
セットするため、サービスプロセッサはまず信号Ｐ　Ｍ
　ＯＤにより予備条件付はマルチバイブレータ回路を１
にする。その結果、ゲー）ＥＴ１３は信号ＣＨＭＯＤの
伝送を許可する。ステータスの変更が保守回路５で開始
されると、信号ＣＨＭＯＤは前述のように値ｌとなり、
これによってモードマルチバイブレータ回路ＢＭは０に
リセットされる。従って、該当するモジュールのステー
タス変更は、他の交換用モジュールを除いて適切に行わ
れる。これらの交換用モジュールでは、予備条件付はマ
ルチバイブレータ回路ＢＰは常に０であり、これによっ
てモード変更信号の報告が禁止される。

これから、まず−度にただ１つのモジュールの交換を行
う単純な場合を仮定してモジュール交換の完全な手順に
ついて説明することにする。

通常、モジュールＭＵＩ　の交換は、制御ユニッ）ＳＣ
Ｕのエラー検出および訂正回路ＦＣＣにより読取りのエ
ラーＥＲ検出により行われる。このエラーは対応するア
ドレスと同時にサービスプロセッサに通知される。これ
らの情報に応じて、サービスプロセッサは欠陥のある物
理モジュールに付属する論理モジュール番号を決定する
ことができる。さらに、サービスプロセッサの保守コン
ソールにより故障がオペレータに通知される。

オペレータが交換を実施したいときには、使用可能なコ
ネクタに交換用モジュールＭＵｒを配置する。この操作
の前に、通常システムの機能を妨害することなく上記接
続を可能にする予備操作が行われることに留意されたい
。これについては例えば、本出願人により、１９８８年
１２月９日出願されたフランス国特許出願第８８１６１
９４号「複数の取外し可能なユニットを有する電子シス
テム」の文献に従い実施することができる。この出願の
内容は、本文の一部を成すものと考えなければならない
。

次にオペレータはサービスプロセッサに再コピーの実施
を命令する。これによってサービスプロセッサは下記の
操作をアクティブにする。

−保守回路７Ａを介して、信号Ｓ　Ｍ　ＯＤにより交換
用モジュールＭＵｊのモードマルチバイブレータ回路Ｂ
Ｍを１にしく第８図）、 −保守回路５Ａを介して、モジュールＭＵｊの物理構成
レジスタＲＰ、に、故障モジュールに付属する論理番号
と同じ番号をロードし、付属するステータスマルチバイ
ブレータ回路ＢＥ、を１にしく第５図）、 一該当するメモリ空間を示すため、処理手段ＣＰＵによ
りパラメータを移行し、プロセッサの１つで再コピーの
プログラムまたはマイクロプログラムを起動しく第１図
）、 一処理手段により・通知された再コピー操作の疼了を報
告し、 一保守回路５Ａを介して、交換すべきモジュールに付属
するステータスマルチバイブレータ回路ＢＥｌを０にす
ると同時に、モード変更信号ＣＨＭＯＤを１にする（第
２．５．７．８図）、−保守コンソールにより、再コピ
ーが終了し、故障カードを引き出すことができることを
示す。

上記操作の後、オペレータは、システムを問題なくカー
ドを引き出せる状態にしてから故障カードを引き出すこ
とができる。

複数のモジュールを同時に取り替えたい場合には、上記
と同様の操作を適用するが、オペレータはサービスプロ
セッサに予め操作された物理モジュールの同一性を知ら
せておく必要がある。さらに、交換用モジュールのモー
ドマルチバイブｌｚ　−夕回路ＢＭの状態の変更の前に
、予備条件付はマルチバイブレータ回路ＢＰの条件付け
を行う（第９図）。

第１図は、本発明の実施のためのデータ処理システムを
概略的に表し、 第２図は、本発明に従うシステムのメモリ制御ユニット
の構成を示し、 第３図は、論理選択信号を発生するためのメモリ制御ユ
ニットの手段を示し、 第４図は、メモリ制御ユニットにより送られる信号の論
理−物理変換回路を示し、 第５図は、第４図に示した変換回路の実施例の詳細を示
し、 第６図は、メモリ制御ユニットが受けた信号の物理−論
理変換回路を示し、 第７図は、メモリモジュールと、該モジュールがバスと
交換する主要信号を示し、 第８図は、メモリモジュールの読取り禁止回路を示し、 第９図は、禁止回路の別の実施例を示す。

（主な参照番号） ＣＣＵ・・処理手段、 ＳＣＵ・・メモリ制御ユニット、 ＳＢ・・システムバス、 ＭＢ・・メモリバス、 ＩＯＵ・・人カー出カニニット、 ＣＩ　、Ｃ２、ＣＩ　、＊　ｊ　６、Ｃｒ・・接続ロケ
ーション、 ＭＵ＋　、ＭＵ２　、ＭＵ＋　１　”　”　’　、ＭＵ
　ｒ・・メモリモジュール、 ＳＰ・・サービスプロセッサ、 １・・入力緩衝装置、　２・・連想テーブノベ３・・出
力緩衝装置、　４・・変換回路、５・・保守回路、　　
　６・・論理選択回路、７・・制御装置、 ＦＣＣ・・エラー検出−訂正回路、 Ｍｘ３、Ｍｘ２、ＭＸ８、・・・、Ｍｘｒ・・マルチプ
レクサ、 ＲＰ＋　、ＲＰ２　、ＲＰ＋　、・・・、ＲＰ。

・・物理構成レジスタ、 ＢＥ、　　・・ステータスマルチバイブレータ回路、Ｄ
Ｘｌ、ＤＸ２、ＤＸ□、・・・、ＤＸ。

・・デマルチプレクサ、 Ｇ、、Ｇ２、・・・Ｃ７・・・論理ゲート、ＯＮ　＋　
　・・ステータスインジケータ、８・・メモリ回路、　
　　９・・入力緩衝装置、１０・・インターフェース回
路、 １１・・禁止回路、　　　１２．１３・・論理ゲート、
ＢＭ・・モードマルチバイブレータ回路、特許出願人　
　ビュル　ニス、アー 代　理　人　　弁理士　越場　隆 Ｆ旧、２

Claims (15)

【特許請求の範囲】
1. （１）データ処理システムの１つもしくは複数のメモリ
   モジュール（ＭＵ＿ｉ）の交換を実施する方法であって
   、該モジュール（ＭＵ＿ｉ）はバス（ＭＢ）を介してシ
   ステムの処理手段（ＣＰＵ）と通信し、該バス（ＭＢ）
   は、上記モジュール（ＭＵ＿ｉ）が接続される接続ロケ
   ーション（Ｃ＿ｉ）を備え、ａ）正常構成のシステムに
   必要な接続ロケーション（Ｃ＿ｉ）以外に、少なくとも
   １つの予備の接続ロケーション（Ｃ＿ｒ）を備え、 ｂ）交換すべきモジュールが識別されると、交換用モジ
   ュール（ＭＵ＿ｒ）を上記予備接続ロケーションの１つ
   （Ｃ＿ｒ）に接続し、 ｃ）交換すべきモジュール（ＭＵ＿ｉ）に向けられた全
   ての書込み要求について、交換すべきモジュール（ＭＵ
   ＿ｉ）と交換用モジュール（ＭＵ＿ｒ）により同時に同
   じアドレスで書込み要求を実行し、交換すべきモジュー
   ル（ＭＵ＿ｉ）に向けられた全ての読取り要求について
   、交換すべきモジュール（ＭＵ＿ｉ）だけに読取り要求
   の実行を許可し、ｄ）交換すべきモジュールのメモリ空
   間全体にわたるアドレス集合全体での読取り要求、次い
   で、再書込み要求から成る再コピー操作を開始し、ｅ）
   再コピー操作が終了すると、上記交換すべきモジュール
   （ＭＵ＿ｉ）に向けられた後の全要求について、交換用
   モジュール（ＭＵ＿ｒ）だけに後で起こった上記要求の
   実行を同一のアドレスで許可する ことを特徴とする方法。
2. （２）上記再コピー操作が、該システムで実行中の他の
   プログラムと並行して実施可能であることを特徴とする
   請求項１記載の方法。
3. （３）交換すべきモジュール（ＭＵ＿ｉ）だけに読取り
   要求の実行を許可するために、全ての読取り要求が交換
   すべきモジュール（ＭＵ＿ｉ）と交換用モジュール（Ｍ
   Ｕ＿ｒ）に同時に送られ、通常これら２つのモジュール
   が読み取るべきデータにアクセスし、アクセスされたデ
   ータの交換用モジュール（ＭＵ＿ｒ）による伝送が禁止
   されることを特徴とする請求項１または２のいずれか一
   項に記載の方法。
4. （４）交換用モジュール（ＭＵ＿ｒ）が、該モジュール
   のステータスを交換用であると知らせるモードインジケ
   ータ（ＭＯＤ）によりマークされ、上記禁止が該モード
   インジケータ（ＭＯＤ）によって条件付けられることを
   特徴とする請求項３記載の方法。
5. （５）システムが、正常構成でｎ個のモジュールを備え
   、全ての要求は、対応するアドレスに応じて、「論理選
   択信号」（ＳＴＬ＿ｊ）と呼ばれるｎ個のうち１つの信
   号をアクティブにし、 バス（ＭＢ）に実際に接続された各モジュールは、「物
   理選択信号」（ＳＴ＿ｉ）と呼ばれる選択信号により制
   御されて、所定の要求に応じて２つのモジュール（ＭＵ
   ＿ｉ、ＭＵ＿ｊ）を同時に選択することができように、
   上記所定の要求に対応する論理選択信号（ＳＴＬ＿ｊ）
   は、上記２つのモジュール（ＭＵ＿ｉ、ＭＵ＿ｊ）にそ
   れぞれ与えられる２つの物理選択信号（ＳＴ＿ｉ、ＳＴ
   ＿ｒ）を同時にアクティブにすることを特徴とする請求
   項４記載の方法。
6. （６）物理選択信号（ＳＴ＿ｉ）が接続ロケーション（
   Ｃ＿ｉ）を介してモジュール（ＭＵ＿ｉ）に伝送され、
   各接続ロケーション（Ｃ＿ｉ）にはシテータスインジケ
   ータ（ＯＮ＿ｉ）が付属し、 モジュール（ＭＵ＿ｉ）が配置された接続ロケーション
   （Ｃ＿ｉ）に対応する該ステータスインジケータ（ＯＮ
   ＿ｉ）が所定の論理値をもつ場合にだけ、物理選択信号
   （ＳＴ＿ｉがモジュール（ＭＵ＿ｉ）に送られることを
   特徴とする請求項５記載の方法。
7. （７）上記再コピー操作が終了した後、交換用モジュー
   ル（ＭＵ＿ｒ）だけに要求の実行を許可するため、交換
   すべきモジュール（ＭＵ＿ｉ）に付属するステータスイ
   ンジケータ（ＯＮ＿ｉ）と交換用モジュールに付属する
   モードインジケータ　（ＭＯＤ）のそれぞれの論理値を
   変えることを特徴とする請求項６記載の方法。
8. （８）上記メモリモジュール（ＭＵ＿ｉ）にエラー検出
   および訂正手段（ＥＣＣ）が付属し、モジュール（ＭＵ
   ＿ｉ）中で検出されたエラーが訂正不可能となる前に該
   モジュール（ＭＵ＿ｉ）の交換が実施されることを特徴
   とする請求項１〜７のいずれか一項に記載の方法。
9. （９）バス（ＭＢ）を介して複数のメモリモジュール（
   ＭＵ＿ｉ）に接続される処理手段（ＣＰＵ）を備え、該
   バス（ＭＢ）には、上記モジュール（ＭＵ＿ｉ）が接続
   される接続ロケーション（Ｃ＿ｉ）が設けられ、更に、
   上記処理手段（ＣＰＵ）から出たメモリアクセス要求に
   対応するアドレスに応じて上記モジュール（ＭＵ＿ｉ）
   を選択するための制御手段（ＳＣＵ、１１）が設けられ
   ており、保守装置（ＳＰ）が該システムに接続されてい
   る、データ処理システムであつて、 ａ）正常構成のシステムに必要な接続ロケーション（Ｃ
   ＿ｉ）以外に、ここに交換用モジュール（ＭＵ＿ｒ）を
   受けるための少なくとも１つの予備接続ロケーション（
   Ｃ＿ｒ）を備え、 ｂ）１つのモジュール（ＭＵ＿ｉ）を別のモジュール（
   ＭＵ＿ｒ）と交換するため、上記制御手段（ＳＣＵ、１
   １）は、 −交換すべきモジュール（ＭＵ＿ｉ）に向けられた書込
   み要求が、交換すべきモジュール（ＭＵ＿ｉ）とこれに
   対応する交換用モジュール（ＭＵ＿ｒ）により同時にか
   つ同じアドレスで実行され、 −交換すべきモジュール（ＭＵ＿ｉ）に向けられた読取
   り要求が、交換すべきモジュール（ＭＵ＿ｉだけによっ
   て実行される ように、保守装置（ＳＰ）により設定されることができ
   、 ｃ）システムが、上記保守装置（ＳＰ）の制御下で、読
   取り要求と再書込み要求から成る再コピー操作を交換す
   べきモジュール（ＭＵ＿ｉ）のメモリ空間全体にわたる
   アドレス集合全体で実行するための手段を備える ことを特徴とするシステム。
10. （１０）上記再コピーを実行するための手段が、処理手
    段（ＣＰＵ）中にロードされたプログラムまたはマイク
    ロプログラムから構成され、 該プログラムまたはマイクロプログラムが、上記処理手
    段（ＣＰＵ）で実行中の他のプログラムと並行して実行
    可能であることを特徴とする請求項９記載のシステム。
11. （１１）上記制御手段（ＳＣＵ、１１）が、要求に対応
    するアドレスに応じて、モジュール（ＭＵ＿ｉ）の物理
    選択信号（ＳＴ＿ｉ）を発生するための選択回路（ＳＣ
    Ａ、４）を備え、 該選択回路（ＳＣＡ、４）は、保守装置（ＳＰ）により
    条件付けられて、所定のモジュール（ＭＵ＿ｉ）に対応
    するアドレスの集合全体について、この集合のどのよう
    なアドレスにも応答して、上記選択回路（ＳＣＡ、４）
    が所定のモジュール（ＭＵ＿ｉ）の物理選択信号（ＳＴ
    ＿ｉ）と、別のモジュール（ＭＵ＿ｒ）の物理選択信号
    （ＳＴ＿ｒ）を同時に発生するようにし、 上記制御回路（ＳＣＵ、１１）が禁止手段（１１）を備
    え、該禁止手段は、少なくとも１つの任意のモジュール
    （ＭＵ＿ｒ）が該モジュール（ＭＵ＿ｒ）中で読み取ら
    れたデータを送ることを禁止するように、保守装置（Ｓ
    Ｐ）により条件付けることができる ことを特徴とする請求項９または１０のいずれか一項に
    記載のデータ処理システム。
12. （１２）上記禁止手段（１１）が、メモリモジュール（
    ＭＵ＿ｉ）にそれぞれ付属した禁止回路（１１）から構
    成され、モジュールの該禁止回路（１１）は、所定の第
    １の論理状態について、上記モジュール（ＭＵ＿ｉ）中
    で読み取られたデータの伝送の禁止を制御する「モード
    マルチバイブレータ回路」と呼ばれるマルチバイブレー
    タ回路（ＢＭ）を備え、任意のモジュールのマルチバイ
    ブレータ回路（ＢＭ）を保守装置（ＳＰ）により第１の
    論理状態に置くことができることを特徴とする請求項１
    １記載のデータ処理システム。
13. （１３）システムが正常構成でｎ個のモジュール（ＭＵ
    ＿ｉ）を備え、上記選択回路（ＳＣＡ、４）が、任意の
    要求に対応するアドレスに応じて、「論理選択信号」（
    ＳＴＬ＿ｊ）と呼ばれるｎ個の信号のうち１つの信号を
    発生する論理選択回路（ＳＣＡ）を備え、上記選択回路
    （ＳＣＡ、４）は変換回路（４）を備え、該変換回路は
    、論理選択信号（ＳＴＬ＿ｊ）に応じて、かつ上記保守
    装置（ＳＰ）に与えられた設定によって、１つもしくは
    複数のモジュール（ＭＵ＿ｉ、ＭＵ＿ｊ）にそれぞれ向
    けられる１つもしくは複数の物理選択信号（ＳＴ＿ｉ、
    ＳＴ＿ｒ）を発生することを特徴とする請求項１２記載
    のデータ処理システム。
14. （１４）物理選択信号（ＳＴ＿ｉ）が接続ロケーション
    （Ｃ＿ｉ）を介してモジュール（ＭＵ＿ｉ）に伝送され
    、各接続ロケーション（Ｃ＿ｉ）にはステータスマルチ
    バイブレータ回路（ＯＮ＿ｉ）が付属し、該マルチバイ
    ブレータ回路の論理状態は上記保守装置（ＳＰ）によっ
    て設定され、上記モジュール（ＭＵ＿ｉ）が配置された
    接続ロケーション（Ｃ＿ｉ）に付属する該ステータスマ
    ルチバイブレータ回路（ＯＮ＿ｉ）が、所定の第１の論
    理状態にある場合にだけ、物理選択信号（ＳＴ＿ｉ）が
    モジュール（ＭＵ＿ｉ）に送られることを特徴とする請
    求項１３記載のデータ処理システム。
15. （１５）上記制御手段（ＳＣＵ）が、モード変更回路（
    ５）を備え、該モード変更回路（５）は、上記ステータ
    スマルチバイブレータ回路（ＯＮ＿ｉ）の１つが、所定
    の第２の論理状態に置かれているとき、モード変更信号
    （ＣＨＭＯＤ）を発生し、該モード変更信号（ＣＨＭＯ
    Ｄ）は、各モジュール（ＭＵ＿ｉ）の禁止回路（１１）
    に与えられ、このとき該禁止回路（１１）はモードマル
    チバイブレータ回路（ＢＭ）を第２の論理状態に置くこ
    とを特徴とする請求項１４記載のデータ処理システム。