JPH02277284A - 高密度バイアを埋める方法および装置 - Google Patents

高密度バイアを埋める方法および装置

Info

Publication number
JPH02277284A
JPH02277284A JP2023607A JP2360790A JPH02277284A JP H02277284 A JPH02277284 A JP H02277284A JP 2023607 A JP2023607 A JP 2023607A JP 2360790 A JP2360790 A JP 2360790A JP H02277284 A JPH02277284 A JP H02277284A
Authority
JP
Japan
Prior art keywords
substrate
metal paste
vacuum
applying
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023607A
Other languages
English (en)
Inventor
John F Lynch
ジョン　エフ　リンチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu IT Holdings Inc
Original Assignee
Amdahl Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amdahl Corp filed Critical Amdahl Corp
Publication of JPH02277284A publication Critical patent/JPH02277284A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/082—Suction, e.g. for holding solder balls or components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は基質におけるバイア（ｖｉａ）に導電性コアを
形成する方法および装置に関し、より詳細には、高アス
ペクト比のバイアを埋める方法に関する。
〔従来技術および発明が解決しようとする課題〕バイア
を埋めるための在来の技術の一部として、溶融、キャピ
ラリ湿潤、ウェッジ押出し、ワイヤ挿入、無電触めっき
、電鋳、両面スパッタリングおよびスルーホールめっき
、真空引きを使用するスクリーン印刷およびスクリーン
印刷／ステンシル印刷などがある。これらの技術の多く
はＴ、Ｒ，アントニイ著のＪ、Ａｐｐｌ、　Ｐｈｙｓ、
、　５２巻、第８号（１９８１年８月）の「半導体ウェ
ー八を通る電気的相互接続部の形成」に説明されている
。
これらの在来の技術は、高アスペクト比のバイアに無空
隙、低抵抗の導電性コアを形成する能力に乏しい。大型
の演算装置の中心部を構成するパッケージに必要とされ
る低い抵抗および信頼性をもたらすには、無空隙バイア
を必要とする。
ここで使用する場合、語「チップ」とは、接合用パッド
を設けた封入ダイを示し、語「パッケージ」とは、複数
の半導体チップを収容しおよび／または相互接続する装
置を示す。
パンケージ（または相互接続装置）において種々のチッ
プ間に接続部を形成するのに、２つの異なる種類のパッ
ケージ、いわゆる「２次元パッケージ」および「３次元
パッケージ」が使用されてきた。２次元パッケージでは
、その外面に設けられた半導体チップを接続する個々の
リードはバフケージ内でＸ、ＹおよびＺ方向に通ってい
る。このようなパフケージは通常、スタック状態で設け
られた複数のウェーハを備えており、これらのウェーハ
の表面に設けられるか、あるいはウェーハに内蔵された
ＸおよびＹ相互接続部およびＺ方向接続部はウェーハを
通っている。Ｚ方向相互接続部は通常、ウェーハ内のバ
イアにより構成される。
３次元パッケージでは、半導体チップはパッケージ内に
設けられが、パッケージの外面に設けてもよい。従って
、３次元パッケージは多数の半導体チップを組込んでい
るので、多数の相互接続部およびより大きな冷却能力を
必要とする。さらに、相互接続装置はＸ、ＹおよびＺ方
向接続部を設けることができる領域が限られるため、よ
り複雑になる。また、Ｚ動電気的相互接続部を設けるの
にバイアが使用される。３次元パッケージの一例が出願
中の出願第１５４，８５２号（本願の譲受人に譲渡）に
開示されている（参照せよ）。
異なるパッケージまたは相互接続装置の相対能力を定め
るのに、いくつかの基準が利用される。
相互接続装置の相対的能力を比較する最も一般的な基準
は、パッケージの単位体積あたりの相互接続部の数であ
る。同様な基準は、パッケージの単位体積あたりのピン
（またはリード）の数である。
他の比較方法は、チップ１個あたりのパッケージの体積
およびパッケージの単位体積あたりのゲートの数を算出
することを含む。
単位体積あたりの相互接続部の数が増加するにつれて、
信号移送要素の密度も増大しなければならない。このよ
うな信号移送要素の一例は、電気信号を基質を通して、
すなわち、パッケージのＺ軸方向に伝達するバイアであ
る。一般に設計されている２次元および３次元パッケー
ジは、信号伝播速度を高めるためにバイア密度の増大、
バイア直径の減小、同時にバイア抵抗率の減小を必要と
する。バイア密度の増大及びバイア直径の減少により、
より多くの相互接続部が得られるが、同時に抵抗率およ
び信転性の問題が生じ、特にバイア直径が減少すると、
無空隙バイアを作るのに難点が生じる。
バイア、特に多層印刷回路盤におけるバイアを埋める最
も普通の技術は網目の細かいスクリーンを用いるスクリ
ーン印刷、すなわち、在来のシルクスクリーン印刷技術
である。成る製造業者は、シルクスクリーン技術と基質
の反対側に真空を使用することと組合せた。シルクスク
リーン印刷はシルクスクリーンの網目が適切なバイア埋
込みを妨げるため、直径の小さいバイアを埋める不満足
な方法である。
成る製造業者は、基質に跡を残しながら基質を通る通路
を溶融するかあるいは燃焼するために溶融金属を使用し
てバイアを作った。この方法は、米国特許第４．３９８
．９７４号、第４．２７５，４００号および第４．２３
９，３１２号に述べられている。
他の在来のバイアを埋める方法は、導電性ペーストをバ
イアに押込むためにスクィーズイーを使用している。こ
の方法は直径よりも極めて大きな長さを有するバイアに
ペーストを押込むことが必要であるような高いアスペク
ト比のバイアには有用でない。
他の種類のバイア又は貫通接続部およびその製造方法が
、米国特許第３，７０５．３３２号、第３．７７５．８
４４号および第３，８１３，７７３号に開示されている
。
これらの在来のバイア埋込み方法はすべて、下記のよう
ないくつかの欠点がある。
１、無空隙バイアを達成することができない。
２、高いアスペクト比（長さ対直径が６より大きい）の
バイアを埋めることができない。
３、直径の小さい（１５０ミクロンより小さい直径）の
バイアを埋めることができない。
４、　バイアの高い密度（５０００個／１ｎｃｈ２より
大きい）では適合性が乏しい。
５、許容不可能な大きい電気抵抗率を有するバイアしか
得られない。
従って、本発明の目的は、高密度バイアに無空隙、低抵
抗の導電性コアを形成する方法を提供することである。
本発明の他の目的は、６に等しいかあるいは６より大き
いアスペクト比を有するバイアに導電性コアを形成する
方法を提供することである。
本発明の他の目的は、はぼ１５０ミクロン未満の直径を
有するバイアに導電性コアを形成する方法を提供するこ
とである。
本発明の他の目的は、低い電気抵抗率を有するバイアを
形成する方法を提供することである。
〔課題を解決するための手段〕
上記課題を解決するために、本発明は、第１および第２
表面を有する基質における６より大きいアスペクト比を
有するバイアを埋める方法において、（ａｌ基質の第１
表面にチキソトロープ金属ペースト層をバイアの長さよ
り大きい深さまで設ける工程と、（ｂ）基質の第２表面
に２０ミクロン又はそれ以下の孔を有する拡散板を設け
る工程と、（ｃ１拡散板を介して基質の第２表面で各バ
イアに真空を与える工程と、Ｔｄ）上記工程（ｃ）と同
時に基質の第１表面上の金属ペーストに圧力を加える工
程と、（ｅ）上記工程（ｃ）、（ｄ）と同時に基質に振
動運動を与える工程とを含むことを特徴とする方法を提
供する。
また、本発明は、第１および第２表面を有する基質にお
ける高密度バイアを埋めるための装置において、基質を
支持する手段と、一部が基質の第１表面により構成され
た圧力室と、該圧力室に加圧ガスを供給するための手段
と、一部が基質の第２表面により構成された真空室と、
該真空室に真空を引くための手段とを備えていることを
特徴とする装置を提供する。
〔実施例〕
本発明は中実導電性コアを有するバイア（ｖｉａ）を形
成する方法および装置に関する。本発明の装置および方
法は種々の種類の基質に形成されたバイアを埋めるのに
有用である。これらの基質は通常、誘電材料、例えば、
セラミック又はガラスで形成されている。基質はガラス
基質のような単一層よりなってもよいし、あるいは積重
ねられ、次いで焼成された多数の緑色シート層を有する
セラミック基質のような複数の層よりなってもよい。
第１図はバイア２２を形成した基質２０を示している。
第２図に示すように、各バイア２２は直径りおよび長さ
しを有しており、相隣るバイアは中心間距離Ｃを有して
いる。バイア２２はＬ／Ｄであられされるアスペクト比
を有しており、本発明は特に、アスペクト比がＬ／Ｄ＞
６であるバイアに関する。ガラス基質の場合には、基質
製造中、基質にバイアをエソチイング形成するのがよい
。
セラミック基質には、レーザドリリングのような方法に
よりバイアを形成するのがよい。
微細公差や、高い歩留りを望むには、各基質の一体性を
実証することを必要とする。基質の一体性は、１００×
倍までのパワーを使用した光学的検査との組合せで赤色
染料および蛍光染料浸透剤の使用により確認される。
基質における微細亀裂を検出する能力は、基質をほぼ２
時間、浸透剤に浸漬しながら６０ｐｓｉの空気圧にさら
すことによって高められる。赤色染料浸透剤で処理され
たセラミック基質の観察は可視光線を使用して行なわれ
、蛍光染料浸透剤で処理されたガラス基質の目視観察は
黒い紫外線を使用して行なわれる。
バイア２２の導電性コア２４は、金、銀、銅およびアル
ミニウムなどの金属およびこれらの金属の合金を含む種
々の導電性材料で形成されるのがよい。導電性コア材料
のいくつかの基本特徴として、基質２０および導電性コ
ア２４の熱膨張係数の一致や、導電性コア２４用の材料
を本発明の方法で有用である形態、例えば、チキソトロ
ープの導電性ペーストとして用意することができること
が挙げられる。
基質２０は、これと導電性コア２４との密着性を高める
ために表面処理法を受ける。第３Ａ図ないし第３Ｃ図を
参照して本発明の好適な実施例による表面処理法を説明
する。この表面処理法の目的は、導電性コア２４が材料
を付着させるようにバイア２２の表面に薄い導電性材料
層を形成することである。まず、クロム層３０を基質２
０の第１および第２表面２０ａ、２０ｂおよびバイア２
２の表面２６にスパッタリングする。クロム層の厚さは
、はぼ１００Ａ（オングストローム）〜はぼ５００Ａの
範囲である。次いで、はぼ３０００〜７０００　Ａの範
囲の厚さを有する銅層をクロム層３０にスパッタリング
する。メツキ法により第２銅層３４を第１銅層３２に形
成する。電解浴により形成し得る第２銅層３４の厚さは
、はぼ５〜１０ミクロンの範囲である。表面処理により
形成されるこれらの３層３０．３２．３４を集合的に表
面層４０と称する。
第４Ａ図ないし第４Ｃ図を参照して、バイア埋込み方法
を説明する。第４Ａ図を参照すると、基質２０の第１表
面２０ａには、チキソトロープの金属ペースト層４２が
設けられている。好適な実施例では、ペースト層４２は
バイア２２の長さしにほぼ等しいかあるいは長さしより
大きい厚さを有している。チキソトロープペースト４２
への圧力付加と、基質２０の第２表面２０ｂに露出され
たバイア２２の端部での真空の適用とを同時に行うこと
によってチキソトロープペースト４２をバイア２２に押
込む。また、バイア２２をチキソトロープペースト４２
で埋めるの助けるために、基質に振動運動を与えるのが
よい。
バイア２２をチキソトロープペースト４２で埋めた後、
表面２０ａ上の余剰ペースト４２をスクィーズイ−（ｓ
ｑｕｅｅｇｅｅ）で除去する。次いで、ペースト４２を
真空中で乾燥し、次いで焼結法で硬化させる。ペースト
４２の焼結は、長時間の昇温および短時間の高温処理を
含む２工程方法である。
バイア内のペースト４２のガス抜きを行うには、ゆっく
りした昇温を必要とする。通路の長さ、例えば、３０〜
４０ミルでは、１５〜２０ミルのガス抜き距離が得られ
る。ペースト４２中のバインダの除去によりガス抜きが
生じるが、温度を非常に急速に上昇させると、［黒い孔
（ｈ）ａｃｋ　ｃｏｒｉｎｇ）Ｊが起る。黒い孔は、バ
イア２２の中心における未燃焼の非導電性炭素物質の堆
積である。３０〜４０ミルの長さおよび２〜５ミルの直
径を有するバイアの場合には、温度を３０分〜５０分に
わたって室温からほぼ６００℃まで上昇させる。
焼結法の第２工程は、窒素および’１０ｐｐｍ未満の酸
素よりなる雰囲気中、はぼ６００℃より高い温度で５〜
１０分間行なわれる。焼結法の第２段階の時間は、使用
温度およびバイア２２の長さしおよび直径りにより変化
する。温度が６００℃より高い場合には時間は短かくな
り、温度が６００℃より低い場合には時間は長（なる。
しかしながら、コア２４の所望の特性を達成するには、
５８０℃の最低温度を必要とする。焼結温度は一般には
６００〜９５０℃の範囲である。
焼結法は通常、コアの長さ方向に沿ってコア２４のわず
かな収縮を引起し、その結果、コア２４の端部にカスプ
（ｃｕｓρ）４６が形成される。
カスプ４６が存在する場合には、基質およびバイア２２
が平らな表面を形成するようにカスプを埋めることが必
要である。カスプ４６を埋めるには、チキソトロープペ
ースト４２を基質２０の第１および第２表面２０ａ、２
０ｂの両方に載置し、例えば、スクィーズイーを使用し
てカスプ４６に押込む。次いで、カスプが埋られ過ぎる
ようにチキソトロープペースト４２を再び塗布し、カス
プ充填ペーストを焼結するどきにカスプの再形成を防ぐ
。次いで、カスプ４６を埋めるのに使用したペースト４
２についての焼結法をくり返す。
第２図に示す構造を構成するには、基質２０の両面２０
ａ、２０ｂを重ね、こすり磨いて導電性付着層を除去す
る。その後、基質の寸法精度について検査し、バイアを
電気的に試験する。
第５図を参照して本発明のバイア埋込み方法を実施する
装置５０を説明する。装置５０はその基部に振動手段を
有しており、この振動手段は例えば、マインザ（Ｍｅｉ
ｎｚｅｒ）振動機５２と、この振動機５２に設けられた
振動テーブル５４とを有している。振動機５２は、Ｘ軸
、Ｙ軸、Ｚ軸における振幅および変位の可変な振動を行
う。装置５０はフレーム５６を有しており、このフレー
ムは基部５８およびカバー６０を有しており、これらの
基部５８およびカバー６０は基質２０を支持し、基質２
０の下方に真空室６２、また基質２０の上方に圧力室６
４を構成する。
基質２０は基部５８に取付けられた支持テーブル６６に
載っており、ねじ７０−１，７０−２によって圧力を加
えてガスケット６８をカバー６０と基質２０との間に保
持する。ねじ７０−１．７０−２により加えられる圧力
によりガスケット６８を基質２０および基部５８の両方
と密封係合させ、それにより真空室６２および圧力室６
４の両方にシールを行う。基部５８の真空出ロア４によ
り、真空ポンプを真空室６２と連通させる。同様に、カ
バー６０の圧力式ロア８により圧力ポンプ８０を圧力室
６４と連通させる。
支持テーブル６６は拡散板６７を有しており、この拡散
板６７は例えば、真空室６２の真空を各バイア２２に一
様に与える１５ミクロンの多孔性フィルタよりなる。拡
散板６７を構成するフィルタの特性は、下記の関係によ
ってバイアの直径りに関係付けられる。すなわち、（１
）孔径はほぼＤ／３であり、（２）孔の中心間距離はＤ
より小さいかあるいはＤに等しい。
作動中、基質２０を支持テーブルに載置し、ガスケット
６８を適所に設定し、次いでチキソトロープペースト４
２を基質２ｏの第１表面２０ａに載せる。次いで、カバ
ー６０を据えつけ、ガスケ゛ット６８をねじ７０−１．
７０−２により加圧する。真空ポンプ７２により真空室
６２に真空をもたらし、同時に圧力ポンプ８０により圧
力室６４に圧力を生じる。室６２内の真空を各バイア２
２の真空が１〜２５１１ｇの範囲になるように調整する
。
圧力室６４内の圧力は１〜３０ｐｓｉの範囲である。
必要ならば、ペースト４２上の圧力と、ペースト４２か
らの各バイア２２の反対端部における真空との組合せを
振動運動と組合せることにより、６より大きいアスペク
ト比を有するバイアの無空隙埋込みを行う。
本発明の方法を使用して、混合接合銅ペーストを用い縦
５．５９（２，２インチ）×横５．５９ｃｍ（２，２イ
ンチ）×厚さ０．０６３５ｃｍ　（０，０２５インチ）
のアルミナおよびホトセラム（ｆｏｌｏｃｅｒａｍ）基
質材料における１９４０５個のバイア（直径８ミル）を
埋め、焼結して１００％の電気的連続性を達成したこと
が実証された。更らに、本発明を使用して銅ペーストを
用いアルミナ基質における２５０４個のバイア（直径５
ミル）を埋め、焼結して１００％の電気的連続性を有す
る導電性コアを形成した。
本発明のバイア埋込み方法および装置の多くの特徴およ
び利点は、当業者には明らかであろう。
かくして、請求項は本発明の範囲内に入るすべての変更
例および同等例を包含するものである。
【図面の簡単な説明】
第１図は複数のバイアを有するウェーハの等角投影図：
第２図は第１図の線２−２に沿った断面図；第３Ａ図〜
第３Ｃ図は本発明のバイア埋込み前の表面処理を説明す
るためのバイアの断面図；第４Ａ図〜第４Ｃ図は本発明
のバイア埋込み方法を説明するためのバイアの断面図；
第５図は本発明による高密度バイアを埋めるための装置
の部分断面端面図である。 ２０・・・・・・基　質、　　　２２・・・・・・バイ
ア、２４・・・・・・導電性コア、　　　３０・旧・・
クロム層、３２・・・・・・第１銅層、　　　３４・旧
・・第２銅層、４２・・・・・・チキソトロープ金属ペ
ースト層、４６・・・・・・カスプ、　　　　　５０・
・・・・・本発明の装置、５２・・・・・・振動機、　
　　　　５４・・・・・・振動テーブル、５６・・・・
・・フレーム、　　　６０・・・・・・カバー６４・・
・・・・圧力室、　　　　６６・旧・・支持テーブル、
６７・・・・・・拡散板、　　　　　６８・・・・・・
ガスケット、７０−１．７０−２・・・・・・ねじ、７
６・・・・・・真空ポンプ、　　８０・・・・・・圧力
ポンプ。

Claims (24)

    【特許請求の範囲】
  1. １．基質における高密度バイアを埋める方法において、 （ａ）基質の第１表面に金属ペーストを載せる工程と、 （ｂ）基質の第２表面のところで各バイアに真空を与え
    る工程と、 （ｃ）上記工程（ｂ）と同時に基質の第１表面上の金属
    ペーストに圧力を加える工程とを含むことを特徴とする
    方法。
  2. ２．上記工程（ｂ）、（ｃ）と同時に基質に振動運動を
    与える工程（ｄ）をさらに含むことを特徴とする請求項
    １記載の方法。
  3. ３．上記工程（ｄ）は、基質の第１表面上の金属ペース
    トに隣接した領域の圧力を周囲の大気圧以上に上昇させ
    ることよりなることを特徴とする請求項２記載の方法。
  4. ４．上記工程（ｂ）、（ｃ）、（ｄ）の後に金属ペース
    トを焼結する工程（ｅ）をさらに含むことを特徴とする
    請求項１記載の方法。
  5. ５．上記工程（ｂ）、（ｃ）、（ｄ）の後に金属ペース
    トを焼結する工程（ｅ）をさらに含むことを特徴とする
    請求項２記載の方法。
  6. ６．上記工程（ｅ）は、 （ｉ）基質および金属ペーストを３０分以上にわたって
    ５００℃より高い温度まで加熱する副工程と、 （ｉｉ）基質および金属ペーストをＮ＿２および１０ｐ
    ｐｍ未満のＯ＿２よりなる雰囲気中でほぼ５〜１０分に
    わたって５００℃より高い温度に保つ副工程と、を含む
    ことを特徴とする請求項４記載の方法。
  7. ７．上記工程（ｅ）は、 （ｉ）基質および金属ペーストを３０分以上にわたって
    ５００℃より高い温度まで加熱する副工程と、 （ｉｉ）基質および金属ペーストをＮ＿２および１０ｐ
    ｐｍ未満のＯ＿２よりなる雰囲気中でほぼ５〜１０分に
    わたって５００〜９００℃の範囲の温度に保つ副工程と
    、を含むことを特徴とする請求項５記載の方法。
  8. ８．上記工程（ｂ）は、 （ｉ）基質の第２表面に拡散板を設ける副工程と、 （ｉｉ）拡散板を介して各通路に真空を与える副工程と
    、を含むことを特徴とする請求項１記載の方法。
  9. ９．上記工程（ｂ）は、 （ｉ）基質の第２表面に拡散板を設ける副工程と、 （ｉｉ）拡散板を介して各通路に真空を与える副工程と
    、を含むことを特徴とする請求項２記載の方法。
  10. １０．第１および第２表面を有する基質における６：１
    より大きいアスペクト比を有するバイアを埋める方法に
    おいて、 （ａ）通路に導電性被膜を設ける工程と、 （ｂ）基質の第１表面にチキソトロープ金属ペースト層
    をバイアの長さより大きい深さまで設ける工程と、 （ｃ）バイアの直径のほぼ１／３の直径およびバイアの
    直径より小さい中心間距離を持つ孔を有する拡散板を基
    質の第２表面に設ける工程と、 （ｄ）拡散板を介して基質の第２表面で各バイアに真空
    を与える工程と、 （ｅ）上記工程（ｄ）と同時に基質の第１表面上の金属
    ペーストに圧力を加える工程とを含むことを特徴とする
    バイアを埋める方法。
  11. １１．上記工程（ｄ）、（ｅ）と同時に基質に振動運動
    を与える工程（ｆ）をさらに含むことを特徴とする請求
    項１０記載の方法。
  12. １２．上記工程（ｅ）は、基質の第１表面上の金属ペー
    ストに隣接した領域の圧力を周囲の大気圧以上に上昇さ
    せることよりなることを特徴とする請求項１０記載の方
    法。
  13. １３．上記工程（ｄ）、（ｅ）の後に金属ペーストを焼
    結する工程（ｆ）をさらに含むことを特徴とする請求項
    １１記載の方法。
  14. １４．（ｇ）上記工程（ｆ）でバイアから形成されたい
    ずれの酸化物をも除去する工程と、 （ｈ）バイアの表面のいずれのくぼみをも金属ペースト
    で埋める工程とをさらに含むことを特徴とする請求項１
    ３記載の方法。
  15. １５．第１および第２表面を有する基質に６：１より大
    きいアスペクト比を有する無空隙の導電性バイアを形成
    する方法において、 （ａ）基質上およびバイア内にクロム層を設ける工程と
    、 （ｂ）基質の第１表面にチキソトロープ金属ペースト層
    をバイアの長さより大きい深さまで設ける工程と、 （ｃ）バイアの直径のほぼ１／３の直径およびバイアの
    直径より小さい中心間距離を持つ孔を有する拡散板を基
    質の第２表面に設ける工程と、 （ｄ）拡散板を介して基質の第２表面で各バイアに１〜
    ２５Ｈｇの範囲の真空を与える工程と、（ｅ）上記工程
    （ｃ）と同時に基質の第１表面上の金属ペーストに１〜
    ３０ｐｓｉの範囲の圧力を加える工程と、 （ｆ）上記工程（ｃ）、（ｄ）の後に金属ペーストを焼
    結する工程と、 （ｇ）上記工程（ｆ）で上記バイアから形成されたいず
    れの酸化物をも除去する工程と、 （ｈ）バイアの表面のいずれのくぼみをも金属ペースト
    で埋める工程と、 （ｉ）上記工程（ｈ）後に金属ペーストを焼結する工程
    と、 （ｊ）基質の第１および第２表面からクロム層および銅
    層を除去する工程とを含むことを特徴とする方法。
  16. １６．上記工程（ｃ）、（ｄ）、（ｅ）を３０秒から１
    ０分までの範囲の時間行うことを特徴とする請求項１５
    記載の方法。
  17. １７．上記工程（ａ）は、 （ｉ）クロム層を付着する副工程と、 （ｉｉ）スパッタリングにより第１銅層を付着する副工
    程と、 （ｉｉｉ）めっきにより第１銅層に第２銅層を付着する
    副工程と、 （ｉｖ）第２銅層の表面からいずれの酸化銅をも除去す
    る副工程と、を含むことを特徴とする請求項１５記載の
    方法。
  18. １８．上記工程（ｄ）、（ｅ）と同時に基質に振動運動
    を与える工程（ｋ）をさらに含むことを特徴とする請求
    項１５記載の方法。
  19. １９．上記工程（ｄ）は、基質の第２表面に拡散板を設
    け、拡散板を介してバイアに０〜２５Ｈｇの範囲の真空
    を引くことよりなり、 上記工程（ｅ）は、基質の第１表面および金属ペースト
    に隣接した領域の圧力を周囲の大気圧以上に１〜１５ｐ
    ｓｉだけ上昇させることよりなることを特徴とする請求
    項１８記載の方法。
  20. ２０．上記工程（ｆ）は （ｉ）基質および金属ペーストを３０分以上の期間にわ
    たって５００℃より高い温度まで加熱する副工程と、 （ｉｉ）基質および金属ペーストをＮ＿２および１０ｐ
    ｐｍ未満のＯ＿２よりなる雰囲気中でほぼ５〜１０分の
    期間、５００℃より高い温度に保つ副工程と、を含むこ
    とを特徴とする請求項１９記載の方法。
  21. ２１．第１および第２表面を有している基質における高
    密度バイアを埋めるための装置において、基質を支持す
    る手段と、 一部が基質の第１表面により構成された圧力室と、 上記圧力室に高圧ガスを供給するための手段と、 一部が基質の第２表面により構成された真空室と、 上記真空室に真空を引くための手段とを含むことを特徴
    とする装置。
  22. ２２．基質に振動運動を与えるための手段をさらに含む
    ことを特徴とする請求項２１記載の装置。
  23. ２３．第１および第２表面を有する基質における高アス
    ペクト比のバイアを埋めるための装置において、 基質を支持する手段と、 一部が基質の第１表面により構成された圧力室と、 上記圧力室に高圧ガスを供給するための手段と、 一部が基質の第２表面により構成された真空室と、 上記真空室に真空を引くための手段とを含むことを特徴
    とする装置。
  24. ２４．基質に振動運動を与えるための手段をさらに含む
    ことを特徴とする請求項２３記載の装置。
JP2023607A 1989-02-03 1990-02-01 高密度バイアを埋める方法および装置 Pending JPH02277284A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/306,623 US4954313A (en) 1989-02-03 1989-02-03 Method and apparatus for filling high density vias
US306623 1989-02-03

Publications (1)

Publication Number Publication Date
JPH02277284A true JPH02277284A (ja) 1990-11-13

Family

ID=23186118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023607A Pending JPH02277284A (ja) 1989-02-03 1990-02-01 高密度バイアを埋める方法および装置

Country Status (4)

Country Link
US (1) US4954313A (ja)
JP (1) JPH02277284A (ja)
CA (1) CA2007661A1 (ja)
ES (1) ES2020843A6 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229659A (ja) * 2002-02-05 2003-08-15 Murata Mfg Co Ltd 電子部品の製造方法
JP2007073918A (ja) * 2005-09-02 2007-03-22 Napura:Kk 多層回路基板又はウエハーに設けられた貫通孔又は非貫通孔に充填材を充填する方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02152105A (ja) * 1988-12-01 1990-06-12 Fujitsu Ltd 導電材料およびその製造方法
US5948533A (en) * 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
JP3034180B2 (ja) 1994-04-28 2000-04-17 富士通株式会社 半導体装置及びその製造方法及び基板
US6347037B2 (en) 1994-04-28 2002-02-12 Fujitsu Limited Semiconductor device and method of forming the same
US6103992A (en) * 1996-11-08 2000-08-15 W. L. Gore & Associates, Inc. Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias
AU5084998A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for using photoabsorptive coatings to enhance both blind and through micro-via entrance quality
GB9710843D0 (en) * 1997-05-28 1997-07-23 Secr Defence A thermal detector array
US6833613B1 (en) * 1997-12-18 2004-12-21 Micron Technology, Inc. Stacked semiconductor package having laser machined contacts
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
US6016005A (en) 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
US6461136B1 (en) * 1999-08-26 2002-10-08 International Business Machines Corp. Apparatus for filling high aspect ratio via holes in electronic substrates
US6506332B2 (en) * 2000-05-31 2003-01-14 Honeywell International Inc. Filling method
DE10196262T1 (de) 2000-05-31 2003-05-15 Honeywell Int Inc Füllsystem
AU2001264968A1 (en) 2000-05-31 2001-12-11 Honeywell International, Inc. Filling device
US6763580B2 (en) 2002-03-21 2004-07-20 Motorola, Inc. Method and apparatus for securing an electrically conductive interconnect through a metallic substrate
US6749105B2 (en) 2002-03-21 2004-06-15 Motorola, Inc. Method and apparatus for securing a metallic substrate to a metallic housing
JP4246543B2 (ja) * 2003-05-13 2009-04-02 日本特殊陶業株式会社 積層電子部品の製造方法
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US7101792B2 (en) * 2003-10-09 2006-09-05 Micron Technology, Inc. Methods of plating via interconnects
US7449067B2 (en) * 2003-11-03 2008-11-11 International Business Machines Corporation Method and apparatus for filling vias
US7316063B2 (en) * 2004-01-12 2008-01-08 Micron Technology, Inc. Methods of fabricating substrates including at least one conductive via
JP4387269B2 (ja) * 2004-08-23 2009-12-16 株式会社テクニスコ ビアが形成されたガラス基板及びビアの形成方法
US7169245B2 (en) * 2004-12-13 2007-01-30 3M Innovative Properties Company Methods of using sonication to couple a heat sink to a heat-generating component
TWI367712B (en) * 2008-09-16 2012-07-01 Unimicron Technology Corp Wiring board and process for fabricating the same
US8736645B2 (en) 2009-07-08 2014-05-27 Hewlett-Packard Development Company, L.P. Printhead fabrication methods and printheads
ITUD20110079A1 (it) * 2011-06-06 2012-12-07 Applied Materials Italia Srl Unita' di supporto e trasporto di un substrato di stampa per un impianto di deposizione di tracce di stampa, e relativo procedimento di deposizione
US9433101B2 (en) 2014-10-16 2016-08-30 International Business Machines Corporation Substrate via filling
US9570385B2 (en) 2015-01-22 2017-02-14 Invensas Corporation Method for fabrication of interconnection circuitry with electrically conductive features passing through a support and comprising core portions formed using nanoparticle-containing inks
CN104916547B (zh) * 2015-05-04 2018-06-19 山东航天电子技术研究所 一种溢出式成膜基板通柱填充方法
TW201833250A (zh) 2016-11-18 2018-09-16 美商山姆科技公司 填充基板的穿通孔之填充材料及方法
EP3419390A1 (en) * 2017-06-21 2018-12-26 Heraeus Deutschland GmbH & Co. KG Thick-film paste mediated ceramics bonded with metal or metal hybrid foils and vias
US12009225B2 (en) 2018-03-30 2024-06-11 Samtec, Inc. Electrically conductive vias and methods for producing same
CN113380630A (zh) * 2020-03-09 2021-09-10 重庆川仪微电路有限责任公司 厚膜电路孔金属化方法及厚膜电路印刷方法
WO2023129537A2 (en) * 2021-12-28 2023-07-06 Medtronic, Inc. Electrical component and method of forming same
WO2023129538A1 (en) * 2021-12-28 2023-07-06 Medtronic, Inc. Electrical component and method of forming same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3561110A (en) * 1967-08-31 1971-02-09 Ibm Method of making connections and conductive paths
FR2296988A1 (fr) * 1974-12-31 1976-07-30 Ibm France Perfectionnement aux procedes de fabrication d'un module de circuits multicouches en ceramique
US4434134A (en) * 1981-04-10 1984-02-28 International Business Machines Corporation Pinned ceramic substrate
US4671928A (en) * 1984-04-26 1987-06-09 International Business Machines Corporation Method of controlling the sintering of metal particles

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229659A (ja) * 2002-02-05 2003-08-15 Murata Mfg Co Ltd 電子部品の製造方法
JP2007073918A (ja) * 2005-09-02 2007-03-22 Napura:Kk 多層回路基板又はウエハーに設けられた貫通孔又は非貫通孔に充填材を充填する方法

Also Published As

Publication number Publication date
CA2007661A1 (en) 1990-08-03
ES2020843A6 (es) 1991-10-01
US4954313A (en) 1990-09-04

Similar Documents

Publication Publication Date Title
JPH02277284A (ja) 高密度バイアを埋める方法および装置
US3968193A (en) Firing process for forming a multilayer glass-metal module
US4221047A (en) Multilayered glass-ceramic substrate for mounting of semiconductor device
US4648179A (en) Process of making interconnection structure for semiconductor device
US4753694A (en) Process for forming multilayered ceramic substrate having solid metal conductors
KR930000881B1 (ko) 세라믹 다층 회로판 및 반도체 모듈
US4880684A (en) Sealing and stress relief layers and use thereof
TWI257832B (en) Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate
US4879156A (en) Multilayered ceramic substrate having solid non-porous metal conductors
JPH0722100A (ja) スルーホールを有する相互接続体とその製造方法
JPH07170069A (ja) 多層回路の製造法
JP2004335641A (ja) 半導体素子内蔵基板の製造方法
US5302219A (en) Method for obtaining via patterns in ceramic sheets
JPS60251693A (ja) 頂面に相互接続端子を高密度で配設した多層基板及びその製造方法
JP2002521850A (ja) 応力を低減した低インピーダンス・高密度の積層上堆積構造体
CN103874345B (zh) 一种利用陶瓷基片制作多层微波电路的方法
US6485814B1 (en) High density thin film circuit board and method of production thereof
JP2003101181A (ja) 回路基板及びその製造方法ならびに電子装置
EP0152794A2 (en) Multi-layered electrical interconnection structure
JPH0653350A (ja) 多層回路基板及びその製造方法とそれを用いた電子回路モジュール並びに電子回路装置
JP3231918B2 (ja) 積層型セラミック回路基板の製造方法
JPH0831976A (ja) シリコン両面実装基板及びその製造方法
JPH0575255A (ja) 混成基板とこれを搭載する回路モジユールおよびその製造方法
KR102575741B1 (ko) 범용의 관통 비아를 갖는 공간 변환기 및 이의 제조 방법
EP0534733A1 (en) Multilayer ceramic structure and method of fabrication