JPH02271557A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH02271557A
JPH02271557A JP1092461A JP9246189A JPH02271557A JP H02271557 A JPH02271557 A JP H02271557A JP 1092461 A JP1092461 A JP 1092461A JP 9246189 A JP9246189 A JP 9246189A JP H02271557 A JPH02271557 A JP H02271557A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
dam
cap
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1092461A
Other languages
English (en)
Inventor
Masaru Nukiwa
貫和 大
Toshio Hamano
浜野 寿夫
Kenji Asada
浅田 憲治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1092461A priority Critical patent/JPH02271557A/ja
Publication of JPH02271557A publication Critical patent/JPH02271557A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2881Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to environmental aspects other than temperature, e.g. humidity or vibrations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] 半導体装置に係り、特に樹脂を用いて封止を行なうPG
A(ピングリッドアレイ)パッケージの半導体装置に関
し、 半導体チップのクラックの発生やワイヤ線の破断を防止
すると共に、定加速度試験や機械的衝撃試験におけるワ
イヤ線の短絡をも防止して、パッケージによる半導体チ
ップの保護機能を高め、半導体装置の信頼性を向上させ
ることができる半導体装置を提供することを目的とし、 基板上に搭載された半導体チップと、前記半導体チップ
及び前記半導体チップに接続されたワイヤ線を囲み、前
記基板に固着された枠型のダムと、前記ダムの周縁上部
に固着されて前記ダムに蓋をしているインナーキャップ
と、前記インナーキャップを覆うようにして前記基板に
固着されたアウターキャップとを有し、前記インナーキ
ャップによって蓋をされている前記ダム内が第1の樹脂
により充填され、前記ダム及び前記インナーキャップと
前記アウターキャップとの間の空間が第2の樹脂によっ
て充填されているように構成する。
[産業上の利用分野] 本発明は半導体装置及びその製造方法に係り、特に樹脂
を用いて封止を行なうPGAパッケージの半導体装置及
びその製造方法に関する。
[従来の技術] 従来の樹脂封止タイプのPGAパッケージの半導体装置
においては、第3図に示されるように、接続ビン2を有
する基板4上に搭載した半導体チップ8及びこの半導体
チップ8に接続されたワイヤ線10をアルミニウムキャ
ップ20によって覆い、そのアルミニウムキャップ20
と基板4との間の空間全体にエポキシ樹脂18を充填す
ることにより、封止を行なっていた。
しかし、近年、半導体チップの大型化に伴って多ビン化
されたPGAパッケージが要求されているが、こうした
PGAパッケージにおいては、大型半導体チップが搭載
されているため、半導体チップとエポキシ樹脂との熱膨
張係数の違いによって、半導体チップやワイヤ線にかか
る熱応力の影響が顕著に現れてくる。その結果、半導体
チップにクラックが生じたり、ワイヤ線が破断したりす
るという問題が発生していた。
また、従来のパッケージの半導体装置においては、半導
体チップ及びワイヤ線を直接に樹脂で被覆した場合、ワ
イヤ線が変形されて短絡事故を起こすという問題があり
、この問題を解決するために、第5図に示されるような
半導体装置を提案した(本願出願人による特公昭6d−
4′2617号参照)。
すなわち、接続ビン2を有する基板5上に搭載した半導
体チップ8及びこの半導体チップ8に接続されたワイヤ
線10をまずセラミックキャップ22によって覆い、さ
らにこのセラミックキャップ22をアルミニウムキャッ
プ20によって覆っている。そしてセラミックキャップ
22とアルミニウムキャップ20との間の空間に例えば
エポキシ樹脂18を充填する一方、半導体チップ8及び
ワイヤ線10の周囲には空間を形成している。こうして
、セラミックキャップ22、エポキシ樹脂18およびア
ルミニウムキャップ20による封止によって半導体チッ
プ8を保護すると共に、半導体チップ8及びワイヤ線1
0にエポキシ樹脂18からの無理な力が加わらないよう
にしている。
しかも、この提案の二重キャップ方式の半導体装置は、
半導体チップと封止樹脂とが接触しないようになってい
るため、半導体チップと封止樹脂との熱膨張係数の違い
によって半導体チップにクラックが生じたり、ワイヤ線
が破断したりするということも防止される。
しかしながら、上記提案の半導体装置においては、セラ
ミックキャップ22内の半導体チップ8及びワイヤ線1
0の周囲を中空にしているため、半導体装!の定加速度
試験や機械的衝撃試験によって、ワイヤ線10にメカス
トレスがかかり、ワイヤ線10同士が接触して短絡事故
を生じるという問題がある。
[発明が解決しようとする課!I!i]このように、大
型半導体チップの搭載に件って多ピン化されたPGAバ
ッゲージにおいては、半導体チップとエポキシ樹脂との
熱膨張係数の違いに基づく半導体チップのクラックの発
生やワイヤ線の破断を防止しなけらばならないという課
題があった。
そしてこの課題を解決するものと考えられる上記提案の
半導体装1には、半導体装置の定加速度試験や機械的衝
撃試験において、ワイヤ線同士の接触による短絡事故が
発生するという問題があった。
そこで本発明は、半導体チップのクラックの発生やワイ
ヤ線の破断を防止すると共に、加速度の印加や機械的衝
撃によるワイヤ線の短絡をも防止して、パッケージによ
る半導木チップの保護機能を高め、半導体装置の信頼性
を向上させることができる半導体装置およびその製造方
法を提供することを目的とする。
[課題を解決するための手段] 上記課題は、基板上に搭載された半導体チップと、前記
半導体チップ及び前記半導体チップに接続されたワイヤ
線を囲み、前記基板に固着された枠型のダムと、前記ダ
ムの周縁上部に固着されて前記ダムに蓋をしているイン
ナーキャップと、前記インナーキャップを覆うようにし
て前記基板に固着されたアウターキャップとを有し、前
記インナーキャップによって蓋をされている前記ダム内
が第1の樹脂により充填され、前記ダム及び前記インナ
ーキャップと前記アウターキャップとの間の空間が第2
の樹脂によって充填されていることを特徴とする半導体
装置によって達成される。
また、基板上に枠型のダムを設ける工程と、前記ダムに
よって囲まれる前記基板上に半導体チップを搭載した後
、前記半導体チップと前記基板の配線部とをワイヤ線に
よって接続する工程と、前記ダム内を第1の樹脂によっ
て充填した後、前記ダムの周縁上部にインナーキャップ
を固着させて前記ダムに蓋をする工程と、前記ダム及び
前記インナーキャップが設けられた前記基板を反転させ
て第2の樹脂を入れたアウターキャップに挿入し、前記
アウターキャップを前記基板に固着させると共に、前記
ダム及び前記インナーキャップと前記アウターキャップ
との間の空間を前記第2の樹脂によって充填する工程と
を有することを特徴とする半導体装置の製造方法によっ
て達成される。
[作 用] すなわち本発明は、半導体チップ及びワイヤ線を被覆す
る第1の樹脂とダム及びインナーキャップとによってイ
ンナー封止を行ない、第2の樹脂とアウターキャップと
によってアウター封止を行なうことにより、パッケージ
の耐湿性等を向上させることができる。
また、第1の樹脂によって半導体チップ及びワイヤ線を
被覆し固定するため、定加速度試験や機械的衝撃試験に
よるワイヤ線同士の接触により短絡事故の発生を防止す
ると共に、この第1の樹脂として半導体チップと同等の
熱膨張係数を有するものを用いることにより、半導体チ
ップとそれを被覆する第1の樹脂との熱膨張係数の違い
に基づく半導体チップのクラックの発生やワイヤ線の破
断を防止することができる。
[実施S] 以下、本発明を図示する実施例に基づいて具体的に説明
する。
第1図は、本発明の一実施例による半導体装置の断面を
示す断面図である。
接続ビン2及び配線部(図示せず)を有する例えばガラ
ス・エポキシからなる基板4上に、基板4と同一材料か
らなる枠型のダム6が設けられている。このダム6に囲
まれた基板4上に半導体チップ8が搭載され、またこの
半導体チップ8と基板4の配線部とがワイヤ線10によ
って接続されている。そしてこのダム6内には、半導体
チップ8と同等の熱膨張係数を有する樹脂として例えば
シリコン樹脂12が充填されていて、半導体チップ8及
びワイヤ8110を被覆し固定している。
また、例えばアルミニウムからなるインナーキャップ1
4がダム6の周縁上部に固着されていて、シリコン樹脂
12によってその内部が充填されているダム6に蓋をし
ている。
さらにこのインナーキャップ14を覆うようにして例え
ばアルミニウムからなるアウターキャップ16が設けら
れ、その側壁が基板4側面に固着されている。そしてこ
のアウターキャップ16′とダム6及びインナーキャッ
プ14との間の空間はエポキシ樹脂18によって充填さ
れている。
このように本実施例によれば、ダム6及びインナーキャ
ップ14によって熱膨張係数が違う半導体チップ8とエ
ポキシ樹脂18との接触が断たれている一方、半導体チ
ップ8と同等の熱膨張係数を有するシリコン樹脂12に
よって半導体チップ8及びワイヤ線10が被覆されてい
るため、熱膨張係数の違いに基づいて半導体チップ8や
ワイヤ線10に発生する熱応力がなくなり、半導体チッ
プ8のクラックの発生やワイヤ線10の破断を防止する
ことができる。
また、半導体チップ8及びワイヤ線10はシリコン樹脂
12によって固定されているため、定加速度試験や機械
的衝撃試験の際にワイヤ線10が動いたり曲がったりし
て接触による短絡事故が発生することも防止される。
そしてまた、半導体チップ8及びワイヤ線10を被覆す
るシリコン樹脂12とダム6及びインナーキャップ14
とによるインナー封止ど共に、エポキシ樹脂18とアウ
ターキャップ16とによるアウター封止という二重の封
止を行なっていることにより、PGAパッゲージの耐湿
性等を向上させることができる。
なお、上記実施例においては、基板4としてガラス・エ
ポキシを用いたが、例えばガラス・BT(ビスマレイミ
ド・トリアジン)レジン、ガラス・ポリイミド、ガラス
・変性ポリイミド等を用いてもよい。
また、インナーキャップ14としてアルミニウムキャッ
プを用いているが、従来の提案例のようにセラミックキ
ャップを用いてもよい。
しかし、セラミックキャップの場合、成形できる薄さが
最小0.6mmであるのに対して、アルミニウムキャッ
プのそれは、最小0.2〜0.3mmとより薄くするこ
とができる。また、エポキシ樹脂18等の封止樹脂の熱
膨張係数が約3×104であるのに対して、セラミック
のそれは0.6X10−’とその差が大きく、アルミニ
ウムのそれは2.3X10−’とその差が相対的に小さ
いため、アルミニウムキャップの方が封止樹脂との密着
性に優れている。さらに、アルミニウムキャップがセラ
ミックキャップよりも低コストである。従って、現時点
においてはインナーキャップ14としてアルミニウムキ
ャップを用いることが望ましい。
さらにまた、半導体チップ8と同等の熱膨張係数を有す
るインナー封止用の樹脂としてシリコン樹脂12が用い
られているが、樹脂の熱膨張係数を制御するフィラー量
を変えたエポキシ樹脂を用いてもよい。
すなわち、アウター封止用のエポキシ樹脂18の場合は
、通常の場合と同様に、樹脂の流れ性を良くし、インナ
ーキャップ14及びアウターキャップ16のアルミニウ
ムとの密着性を増して水分の侵入を防止し耐湿性を向上
させるために、30〜40%のフィラー量が必要とされ
る。これに対してインナー封止用の樹脂は、ダム6及び
インナーキャップ10によってアウター封止用のエポキ
シ樹脂18と分離されているため、フィラー量を変えた
ものを用いることができる6例えばフィラー量を50〜
60%にすることにより熱膨張係数を小さくして、半導
体チッ18の熱膨張係数に近づけたエポキシ樹脂を用い
ることができる。
次に、第2図を用いて、本発明の一実施例による半導体
装置の製造方法を説明する。
接続ビン2及び配線部(図示せず)を有する基板4上に
、基板4と同一材料からなる枠型のダム6を設ける。こ
のダム6は、基板4と一体のものとして成形してもよい
し、また接着樹脂によって基板4上に固着させてもよい
、続いて、このダム6に囲まれた基板4上に半導体チッ
プ8を搭載し、さらにこの半導体チップ8と基板4の配
線部(図示せず)とをワイヤ線10によって接続する(
第2図(a)参照)。
次いで、ダム6内に、半導体チップ8と同等の熱膨張係
数を有する樹脂として例えばシリコン樹脂12を充填す
る。そしてこのシリコン樹脂12により、半導体チップ
8及びワイヤ線10を被覆し固定する(第2図(b)参
照)。
次いで、接着樹脂を用いて、例えばアルミニウムからな
るインナーキャップ15をダム6の周縁上部に固着する
。そしてその内部がシリコン樹脂12によって充填され
ているダム6に蓋をする(第2図(c)参照)。
なおこのとき、このインナーキャップ15は、図に示さ
れるように、外周縁が折れ曲がっているしぼりキャップ
を用いた。もちろん、第1図に示されるようなフラット
な形状のインナーキャップ14を用いてもよいが、この
しぼりキャップの方が、キャップする際の位置決めが容
易なために作業性を高めることができ、また位置ずれを
防止することができる。
次いで、例えばアルミニウムからなるアウターキャップ
16に適量のエポキシ樹脂18を入れ、これにダム6及
びインナーキャップ15を設けた基板4を反転させて挿
入する(第2図(d)#照)、そしてアウターキャップ
16の側壁を基板41111面に固着させると共に、ダ
ム6及びインナーキャップ14とアウターキャップ16
との間の空間をエポキシ樹脂18によって充填する(第
2図(e)参照)。
このようにして、PGAパッケージの半導体装置を完成
させる。
[発明の効果] 以上のように本発明によれば、半導体チップと同等の熱
膨張係数を有する第1の樹脂によって半導体チップ及び
ワイヤ線を被覆し固定することにより、半導体チップと
それを被覆する樹脂との熱膨張係数の違いに基づく半導
体チップのクラックの発生やワイヤ線の破断を防止する
と共に、定加速度試験や機械的衝撃試験によるワイヤ線
同士の接触により短絡事故の発生を防止することができ
る。
また、半導体チップ及びワイヤ線を被覆する第1の樹脂
とダム及びインナーキャップとによるインナー封止、及
び第2の樹脂とアウターキャップとによってアウター封
止の二重の封止を行なうことによりパッケージの耐湿性
等を向上させることができる。
これにより、パッケージによる半導体チップの保護機能
を高め、半導体装置の信顆性を向上させることができる
【図面の簡単な説明】
第1図は本発明の一実施例による半導体装置を示す断面
図、 第2図は本発明の一実施例による半導体装置の製造方法
を示す工程図、 第3図及び第4図はそれぞれ従来の半導体装置を示す図
である。 4.5・・・・・・基板、 6・・・・・・ダム、 8・・・・・・半導体チップ、 10・・・・・・ワイヤ線、 12・・・・・・シリコン樹脂、 14.15・・・・・・インナーキャップ、16・・・
・・・アウターキャップ、 18・・・・・・エポキシ樹脂、 20・・・・・・アルミニウムキャップ、22・・・・
・・セラミックキャップ。 図において、 2・・・・・・接続ビン、 本発明の一夫施例し:はる半導体技質を示す断面図第 
1 図 20ニアルミニウム″+ヤツプ 22:宅ラミックキャップ 従来の半導体装置土示す図 第4 図

Claims (1)

  1. 【特許請求の範囲】 1、基板上に搭載された半導体チップと、 前記半導体チップ及び前記半導体チップに接続されたワ
    イヤ線を囲み、前記基板に固着された枠型のダムと、 前記ダムの周縁上部に固着されて前記ダムに蓋をしてい
    るインナーキャップと、 前記インナーキャップを覆うようにして前記基板に固着
    されたアウターキャップとを有し、前記インナーキャッ
    プによって蓋をされている前記ダム内が第1の樹脂によ
    り充填され、前記ダム及び前記インナーキャップと前記
    アウターキャップとの間の空間が第2の樹脂によつて充
    填されていることを特徴とする半導体装置。 2、基板上に枠型のダムを設ける工程と、 前記ダムによつて囲まれる前記基板上に半導体チップを
    搭載した後、前記半導体チップと前記基板の配線部とを
    ワイヤ線によって接続する工程と、前記ダム内を第1の
    樹脂によって充填した後、前記ダムの周縁上部にインナ
    ーキャップを固着させて前記ダムに蓋をする工程と、 前記ダム及び前記インナーキャップが設けられた前記基
    板を反転させて第2の樹脂を入れたアウターキャップに
    挿入し、前記アウターキャップを前記基板に固着させる
    と共に、前記ダム及び前記インナーキャップと前記アウ
    ターキャップとの間の空間を前記第2の樹脂によって充
    填する工程とを有することを特徴とする半導体装置の製
    造方法。
JP1092461A 1989-04-12 1989-04-12 半導体装置及びその製造方法 Pending JPH02271557A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1092461A JPH02271557A (ja) 1989-04-12 1989-04-12 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1092461A JPH02271557A (ja) 1989-04-12 1989-04-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH02271557A true JPH02271557A (ja) 1990-11-06

Family

ID=14055000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1092461A Pending JPH02271557A (ja) 1989-04-12 1989-04-12 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH02271557A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003061346A1 (fr) * 2002-01-15 2003-07-24 Seiko Epson Corporation Structure d'etancheite a film fin possedant une propriete de barriere pour un element electronique, dispositif d'affichage, equipement electronique et procede de fabrication d'un element electronique

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003061346A1 (fr) * 2002-01-15 2003-07-24 Seiko Epson Corporation Structure d'etancheite a film fin possedant une propriete de barriere pour un element electronique, dispositif d'affichage, equipement electronique et procede de fabrication d'un element electronique
JPWO2003061346A1 (ja) * 2002-01-15 2005-05-19 セイコーエプソン株式会社 電子素子部のバリア性薄膜封止構造、表示装置、電子機器、及び電子素子部の製造方法
US7109653B2 (en) 2002-01-15 2006-09-19 Seiko Epson Corporation Sealing structure with barrier membrane for electronic element, display device, electronic apparatus, and fabrication method for electronic element
CN100389509C (zh) * 2002-01-15 2008-05-21 精工爱普生株式会社 用于电子元件的密封结构、显示装置及制作电子元件的方法
JP2008165251A (ja) * 2002-01-15 2008-07-17 Seiko Epson Corp 表示装置及び電子機器
US7524228B2 (en) 2002-01-15 2009-04-28 Seiko Epson Corporation Sealing structure with barrier membrane for electronic element, display device, electronic apparatus, and fabrication method for electronic element
US7928656B2 (en) 2002-01-15 2011-04-19 Seiko Epson Corporation Sealing structure with barrier membrane for electronic element, display device, electronic apparatus, and fabrication method for electronic element

Similar Documents

Publication Publication Date Title
KR20040089685A (ko) 스택 다이 반도체 장치
JPH06105721B2 (ja) 半導体装置
KR20080035210A (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US6087200A (en) Using microspheres as a stress buffer for integrated circuit prototypes
JP2904141B2 (ja) 半導体装置
US6265768B1 (en) Chip scale package
KR0183009B1 (ko) 직접회로용 내부 댐바를 갖고 있는 포스트 성형 캐비티 패키지 및 이의 제조 방법
JPH02271557A (ja) 半導体装置及びその製造方法
TW591727B (en) Method for producing a protection for chip edges and arrangement for the protection of chip edges
JPS63107156A (ja) 樹脂封止型半導体装置
KR100766498B1 (ko) 반도체 패키지 및 그 제조방법
KR100373891B1 (ko) 반도체장치
KR100475340B1 (ko) 리드온칩패키지
JP2001185567A (ja) 半導体装置およびその製造方法
KR100214857B1 (ko) 멀티 칩 패키지
JPS6224650A (ja) 半導体装置
JPS5998540A (ja) 半導体装置
JPH07193180A (ja) 樹脂封止型半導体装置
KR100468024B1 (ko) Loc패키지
JP2710207B2 (ja) 半導体装置およびその製造方法
KR100424611B1 (ko) 저형상 감광성 반도체 패키지
JPH0493052A (ja) 半導体集積回路装置
JP2771475B2 (ja) 半導体装置
JPS63146454A (ja) Icパツケ−ジ
KR940011379B1 (ko) 반도체장치의 제조방법