JPH02270082A - 比較を行い信号を発生する装置およびその方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、グラフィック表示すブシステムにより表示す
る映像をクリップする効率を高くするために、テストウ
ィンドウを用いる装置および方法に関するものである。

とくに、本発明に従って、その中にグラフィック映像を
表示することを望むウィンドウ（クリップウィンドウ）
を囲むテストウィンドウが形成される。それから、物体
の頂点がテストウィンドウの外側にあるかどうかが調べ
られる。テストウィンドウを用いることにより、クリッ
プされた物体の処理の間で、本発明を含むハードウェア
をペースとするグラフィックスサブシステムにより、ま
たはグラフィックス表示器に対してインターフェイスす
る汎用ＣＰＵ　により実行されるグラフィックスソフト
ウェアにより、性能を最適にできる。クリップウィンド
ウに対してテストウィンドウの寸法を正しく定めること
により、テストウィンドウの中に完全に入っている物体
は、クリップされており、かつ数多くの見え々い画素を
処理することを潜在的に必要とはするが、物体をグラフ
ィックスソフトウェアにまかせるのではなくて、グラフ
ィックスサブシステムによジー層速り表示される。その
グラフィックスソフトウェアは、この分野において周知
のアルゴリズムと方法により、処理される画素を見える
ものだけに限定し、最終的にはビデオ表示器へ出力され
る。

頂点がテストウィンドウの外側に出ている物体は表示を
グラフィックスソフトウェアにまかされる。

その理由は、物体の見える部分を表示する時間が、グラ
フィックスサブシステムが物体をホ扱う場合よりも短い
からである。特殊化されたグラフィックスハードウェア
がクリップされた物体を取扱うべき時、およびそのハー
ドウェアが取扱うべきでない時に、その最適化はグラフ
ィックス装置の全体の性能に大きな影響を及ぼすことが
ある。

クリップを行う九めに必要な比較を７へ−ドウエアにお
いて行うグラフィックスサブシステムについて本発明を
説明する。比較の副産物により、物体の頂点と、物体を
その中で描くことができるウィンドウとの間の関係を決
定するために必要なある情報を利用できるようにされる
。

本発明は、ビデオ表示器で表示する映像を、可能であ゛
れば常にハードウェアでクリップし、本発明のグラフィ
ックスサブシステムを用いて確実に、ま几は、性能上の
理由から、最適に、クリップできない映像ま次は映像部
分だけをソフトウェアの几めに残すような装置の部分を
構成する。

〔実施例〕

本発明は、エンジニャリングワークステーションのグラ
フィックスサブシステムと、とくに、定められているウ
ィンドウ内に表示すべき図形情報処理をハードウェアで
実現することに向けられる。

比較ハードウェアにより利用できるようにされる情報を
用いることにより、物体の頂点が、ウィンドウを囲んで
いるテストウィンドウの外側にあるかどうかを判定する
ことが可能である。そのような情報を利用できると、実
際のウィンドウの完全に外側に物体があることを判定し
、それにより物体を描くために必要な計算を行う必要性
をなくすことがしばしば可能である。

とくに、本発明は、テストウィンドウと呼ばれる２番目
のクリッピング境界を支持する。テストウィンドウは、
クリップされ次（不明瞭にされた）いくつかの部分を有
する物体を処理するハードウェア、を友はＣＰＵ　　ソ
フトウェアがその物体の表現を取扱うことを暗に示す物
体を除去するノヘードウエアとの間の二者択一を判定す
る手段を提供する。従来のソフトウェアにおいて用いら
れている方法は、物体とクリッピング境界の境いを見つ
けるために、ある数学計算を行う。これは時間がかかる
Ｃ多くのクロンクサイクルを要する）タスクであるから
、多くの場合には、物体の不明瞭な部分を処理する多く
のサイクルを費やすことがあるが、ハードウェアが物体
を取扱うことを許すのに実際は一層速い。ハードウェア
が任意に与えられたクリップされ念物体を取扱うべきか
否かを決定するために用いられる判定基準は、定義によ
りクリップウィンドウを完全に常に囲んでいるテストウ
ィンドウの内側と外側のいずれにその物体があるかを基
にして定められる。交差を計算し、物体の可視部分を表
現する時のハードウェアの性能とホス）ＣＰＵ　の性能
についての従前の知識を基にして、テストウィンドウの
大きさは定められる。

テストウィンドウのサポートと、それに関連する判定と
において、座標比較論理は、各頂点と、適切な（ＸＩ？
、はＹ）最小および最大のテストウィンドウ境界との比
較も行う。後で詳しく説明するように、物体の表現をグ
ラフィックスサプシステＡｔ７？Ｊｊ：ソフトウェアで
取扱うべきかをそれぞれ定める信号贋とＳＷを発生する
ために、その情報は状態発生論理５１により用いられる
。

クリッピングを伴う任意の四辺形表現と、クリンピング
を伴うブロック映像転送（ＢＬＩＴ）をサポートする九
めに必要な蓄積および比較情報を供給するために、座標
ステージング論理ブロックおよび座標比較論理ブロック
（第１図）が設けられる。

四辺形表現とブロック映像転送においては、４つのＸ／
Ｙ　座標対を指定し、クリッピングウィンドウの境界を
指定する必要がある。

四辺形の表現をサポートすることは、その四辺形を決定
する４つの頂点を利用できることを意味する。本発明の
詳細な説明する実施例はそれらの頂点に非常に少い制約
を課すだけである。それらの頂点は４つのレジスタ対（
Ｘ座標に対する１つのレジスタと、Ｙ座標に対する１つ
のレジスタとで構成されるレジスタ対）に格納され、頂
点番号Ｏ〜３がつけられる。頂点Ｏは頂点１へ連結され
、頂点１は頂点２へ連結され、頂点２は頂点３へ連結さ
れ、頂点３は頂点Ｏへ連結される。念とえば頂点Ｏと２
．１と３は連結しない。座標ステージングロジックと座
標比較ロジックは、表示器メモリへの指定された四辺形
の供給を最終的に行うパイプラインの初段を形成する。

パイプラインの次の段は、各隣接する頂点の、それの近
くの頂点（たとえば、頂点１の場合には、Ｘ１対Ｘ０１
Ｙ１対ＹＯ，Ｘｉ対Ｘ２、およびＹ１対Ｙ２）に対する
関係についての情報を要する。構成される時に元の四辺
形を正確に表す一連の台形を機能アドレッシングブロッ
クへ正しく供給する九めに、その情報は必要とされる。

座標シーケンシングロジックにより任意の四辺形が分解
される。

また、以後のパイプライン段におけるクリンピング境界
への四辺形のクリッピングをサポートする几めに、適切
なりリンピング境界に対する頂点の関係が求められる。

これは、念とえば、最小Ｘクリップ境界と最大Ｘクリッ
プ境界とに比較される全てのＸ頂点を意味する。Ｙ頂点
に対しても同様な比較セットも求められる。ある場合に
は、それらの比較は、物体が任意の可視部分（クリップ
されていない）を有するか否かを指示できる。見えない
物体を前もって識別することによｐ１表示メモリへ書込
むために可視画素が決して識別されないから、以後のパ
イプライン段の利用を避けることができる。このことは
、クリッピング情報が分析された時に四辺形の表現が直
ちに起きたと考えることができるという性能上の利点を
表す。

ここで説明しているグラフィックス装置の好適な実施例
は、線分に組合わされた画素を決定する時に、１６ビッ
トの２の補数の数学を利用する。

この数学は、線分の２つのＸ頂点と２つのＹ頂点の差を
とることを含む。数学的なあぶれを避ける友めに、Ｘと
Ｙの頂点の値の数値範囲を１５ビット、すなわち、−２
と（２−１）　　の間で表すことができるように制限せ
ねばならない。これのサポートにおいては、頂点の数値
範囲は座標比較ロジックによりｙ！ｉｌべられる。

ＢＬＩＴのサポートは４つの頂点も必要とする。

そのうちの２つの頂点はソース（ＳＲＣ）長方形の向き
合う隅を指定し、他の２つは宛先（ＤＥＳＴ）長方形の
向き合う隅を指定する。ＢＬＩＴオペレーションの意図
は、ＳＲＣ長方形に含まれている画素をＤＥＳＴ長方形
長方形−コピーとである。ここで説明している実施例に
おいては、ＳＲＣの左上隅は頂点に格納され、ＳＲＣの
右下隅は頂点１に格納される。同様に、ＤＥＳＴの左上
隅は頂点２に格納され、ＤＥＳＴの右下隅は頂点３に格
納される。

ＳＲＣをＤＥＳＴへ正しくコピーする之めには、２つの
長方形が重なり合う場合に注意を払わねばならない。２
つの長方形が重なり合うと、正しい結果を得るものとす
れば、画素をコピーする頭圧が拘束される。これは当業
者には周知の問題である。

拘束をコピーする画素を正しく決定する之めに要する情
報は、ＳＲＣ長方形の境界をＤＥＳＴ長方形の境界と比
較することを含む。これは含まれているＸとＹの座標に
対して必要とされる。

また、以後のパイプライン段においてＳＲＣ長方形とＤ
ＥＳＴ長方形のクリンピングをサポートする九めに、適
切なりリッピング境界に対するＳＲＣ頂点およびＤＥＳ
Ｔ頂点の関係が求められる。また再び、これは、ＳＲＣ
またはＤＥＳＴの長方形が完全に不明瞭である（見えな
い）ことを指示することがあり、かつ以後のパイプライ
ン段を利用する必要をなくすことがある。これは、　　
ＢＬＩＴの実行が、クリッピング情報が分析されると直
ちに起きたと考えることができることで、性能上の利点
を表す。

座標ステージング制御論理は、獲得すべき座標値に対す
る多数のやり方をサポートする。したがって、座標値を
供給するやジ方とは無関係に、座標比較論理は必要な比
較情報を維持する。座標獲得のための種々の方法は、絶
対、指標付き、および相対、と−して要約できる。用い
られる特定の方法は、ロードするレジスタを識別する定
めにＣＰＵが用いるレジスタのアドレスにより決定され
る。

アドレスされたレジスタへＣＰＵ　により供給される実
際の値を格納することにより絶対座標値がロードされる
。後で説明するようにクリッピング境界レジスタとラス
タオフセットレジスタと、個々の座標レジスタとのロー
ディングの念めにそのローディング法が用いられる。第
２の方法、指標付きは多数の座標に同じ値を効率的にロ
ードする几めに用いられる。この場合には、ＣＰＵが供
給した値が、１つま念は複数の座標レジスタに格納する
次めに利用できるようにされる前に、適切なラスタオフ
セットレジスタ（ラスタオフセットＸまたはＹ）へ初め
に加えられる。ラスタオフセットを加えることにより、
表示メモリの異なる領域へＣＰＵ　により供給されるＸ
／Ｙ　アドレス空間をオフセットする手段が与えられる
。

指標付きローディング機構は２ピント指標を用いて、そ
れ自身を案内し、かつ、与えられた任意のサイクル中に
どれだけの数のどの座標レジスタにロードするかを識別
する。変質四辺形−点、線の之めの二対のＸ／Ｙ対、ま
たは三角形の之めの三対のＸ／Ｙ対、を識別するために
ただ１つのＸ／Ｙ対をＣＰＵ　が指定できるようにする
のはその機構である。上記変質四辺形の１つが４つの頂
点レジスタにロードされると、１つま之は複数の頂点を
繰返えすことができる。以後のパイプライン段が、四辺
形（変質しているが）として定められ友物体を常に解釈
できるように、かつ全ての下位物体（すなわち、点、線
、三角形）を特殊なケースとして処理されないように、
それは必要である。指標付きローディングのやり方によ
り、長方形の向き合う隅だけを入れ対応する四辺形の４
つの隅の全てを正しく定めることができるようにもされ
る。

最後のローディング法、相対、は最後に入れられ次座標
と意図する新しい座標値の間の差をＣＰＵがちょうど指
定できるようにするために用いられる。この場合には、
１つま之は複数のレジスタにローディングされる前に、
ＣＰＵが供給したデルタすなわちオフセットが以前にロ
ードされた座標に加えられる。必要な加算の九めに最後
に入れられた座標〔頂点（指標−１）ｍｏｄ４）を識別
し、指標付きローディングの場合のようにどのレジスタ
にロードする必要があるかを識別する几めに２ビット指
標が用いられる。

最後の結果においては、支持される任意のやシ方で座標
レジスタにロードするｔめにＣＰＵ　は自由に選択され
る。四辺形表現ま念はＢＬＩＴのいずれかである、オペ
レーションが実際に要求されると（座標が既にロードさ
れた後で）、４つの頂点がどのようにして得られ友かを
顧慮すること外しに、それらの頂点の現在の状態が直接
利用される。

これによりＣＰＵ　の融通性が最大限に得られる。

第１図は本発明を利用できるグラフィックスサブシステ
ムノ概観ヲ示す。バスインターフェイス論理１１はアド
レスバスと、データバスとを介して中央処理装置（図示
せず）へ接続される。このグラフィックスサブシステム
の機能部品はデータ路およびメモリインターフェイス１
３と、座標ステージング部１５と、座標シーケンシング
部１Ｔと、機能アドレッシングブロック１９と、マスク
発生ブロック２１と、直線アドレス発生器２３とである
。

データ路およびメモリインターフェイス１３はフレーム
バッファ（図示せず）を更新する。その７レームパツフ
アは、ＣＲＴ　のようなビデオ表示器で表示すべき図形
情報を格納するメモリである。

すなわち、フレームバッファにロードされるデータが、
ビデオ表示の個々の画素をオン・オフさせる適切表電気
信号へデータを変換するビデオ回路によりアクセスされ
る。バスインターフェイス論理からのデータは、座標ス
テージング部１５と、座標シーケンシング部１７および
機能アドレッシング段１９により実行される処理を基に
して、マスク発生ブロック２１と直線アドレス発生器２
３により修正される。機能アドレッシング段１９は、特
定のグラフィックス物体を表示するクリップウィンドウ
にそれらの物体を適合させる念めに必要なりリッピング
の一部も行い、かつ信号をマスク発生段２１へ転送する
。マスク発生段は、各走査線ごとに、可視物体の始めか
ら終りまで拡がる１６個の画素部分に情報を配置する。

それらの画素部分はデータ路およびメモリインターフェ
イス段１３をアドレスするために用いられる。

マスク発生信号は直線アドレス発生器２３へも供給され
る。この直線アドレス発生器はマスク発生段２１により
供給され次アドレスを、出力表示器へ転送するために７
レームバツフアを直線的にアドレッシングする信号に変
える。データ路およびメモリインターフェイスブロック
１３の一例が、１９８８年　月　日に出願され念未決の
米国特許出願筒　　　　号に開示されている。座標シー
ケンシング論理１７の一例が　　年　月　日付の未決の
米国特許出願筒　　　　号に開示されている。

機能アドレッシングブロック１９０例が　　年月　日付
の未決の米国特許出願筒　　　　　号に開示されている
。直線アドレス発生器２３の一例が　　年　月　日付の
未決の米国特許出願第号に開示されている。本発明は、
座標ステージングブロック１５において、それの入力を
基にしである動作を行う回路に関するものである。

それらの入力の特定のものについては、クリッピング付
きで任意の四辺形表示と、クリッピング付きのブロック
映倫転送（ＢＬＩＴ）とをグラフィックスサブシステム
が実行可能にする念めに、制御信号の性質で情報を発生
する第２図乃至第１４図を参照して後で説明する。した
がって、本発明は座標ステージング部１５内の特定の回
路に関するものである。

ビデオ表示すブシステムを含む前記機能ブロックを正し
く動作させるために必要な各種のタイミング信号と制御
信号を発生させることは当業者に周知であるから、本発
明を正しく理解するために必要な場合を除いて説明は省
略する。

次に、座標ステージング部１５のブロック図が示されて
いる第２図を参照する。座標ステージング部１５は加算
器３１と、ローディング制御状剋マシン３３と、マルチ
プレクサ３５と、ＸＹ座刊レジスタ３７と、クリップン
グレジスタ３９と、ラスクオフセットレジスタ４１と、
指標論理４３と、テストウィンドウ制御論理４５と、比
較輪列および結果記憶装置４Ｔと、比較制御状態マシン
４９と、状態発生論理５１とを有する。

本発明の特定の例について説明する前に、本発明を実現
するやシ方を理解する助けの友めに、物体をどのように
して表すかについて簡単に説明する。

頂点のｘｙ対がビデオ表示座標を表す。典型的な表示の
ために、Ｘは０〜１１５１の範囲、Ｙは０〜８９９の範
囲にある。各Ｘ座標と各Ｙ座標は別々の３２ビットレジ
スタ、を友は一対の１６ビットレジスタに格納される。

１６ビットは最大のスクリーン座ｌＮ（すなわち、６５
５３５　まで、すなわち−３２７６８〜＋３２７６７）
を格納するのに適切以上のものであるが、３２ビットの
情報はグラフィックスソフトウェアにおいて最も普通の
データ種類で夷　　あり、かつビデオ表示よりはるかに
広い面積に拡ｌ　　がることがある最も実際的な物体を
取扱うために十分広い範囲を提供するから、３２ビット
の情報は格納される。

！　　　四辺形物体は四則の頂点（Ｘ、　、ｙ、　）、
（ｘｌ、ｙｌ）、（Ｘｓ　Ｊｓ　）　、（ＸＢ　、ＹＢ
　）　　の組合わせとして表される。

物体が点であると、四則の頂点は全て同じである１、　
　すなわち、３個の点が反復される。物体が線であ□　
　ると、四則のうちの二対（または四則のうちの三対）
の頂点が折り返えされる。物体が三角形であると、四則
の頂点からの一対の頂点が折り返えされる。物体が四辺
形であれば四則の頂点は全て異なる。物体（すなわち、
点、線、三角形または四辺形）は、物体を完全に定める
ために必要な最少数の独特の頂点、すなわち、点の場合
は１、線の場合は２、三角形の場合には３、四辺形の場
合には４、長方形の場合には２（向き合う隅）を用いて
最も効率的に定められる。

ブロック映像転送（ＢＬＩＴ）動作を行うものとすると
、４つのＸ／Ｙ　　レジスタが下記のような意味を持ち
、それに従ってロードされる。

ＸＯ−ソースブロックの左上隅のＸ座標ＹＱ−ソースブ
ロックの左上隅のＹ座標Ｘ１−ソースブロックの右下隅
のＸ座標Ｙ１−ソースブロックの右下隅のＹ座標Ｘ２−
宛先ブロックの左上隅のＸ座標 Ｙ２−宛先プロツクの左上隅のＹ座標 Ｘ３−宛先ブロックの右下隅のＸ座標 Ｙ３−宛先ブロックの右下隅のＹ座標 ＣＲＴ　のよ５な表示器で表示する映像は個々の画素と
して形成される。画素はフレームバッファとして知られ
ているランダムアクセスメモリ（Ｒにつに１）ｔ７ｔは
複数のプレーン（すなわちビット）で格納される。プレ
ーンの数は、カラー装置の場合には、典型的には８であ
る。フレームバッファに格納されているデータは一対の
座標ＸとＹＫよりアドレスされる。ζこに、Ｘ、Ｙ対は
全てのプレーンにおける特定の画素を識別し、Ｘは行、
Ｙは列である。画素は各プレーンからの１つのビットに
より定められる。し九がって、８つのプレーンが利用さ
れるものとすると、表示される各画素は７レームバツク
ア内の８ピントにｚ５定められる。このようにして、あ
る画素の１ビットを用いてそれがオンであるか、オフで
あるかを指定でき、残りの７ビットは画素の色を指定す
る。または、８個の画素の全てを用いて色を指定できる
。画素をターンオフする次めに色の１つは表示の背景の
色と同じである。

本発明は、テストウィンドウ制御論理４５と状態発生論
理５１のそれの実現に主としである。これに関連して、
第２図に示されている他の機能ブロックの動作と実現に
ついては、本発明を正しく理解する念めに必要な部分に
ついてのみ説明することにする。

加算器３１とＭＵＸ３５ 加算器３１は１６ビットまたは３２ビットの２の補数２
進加算器であって、ＣＰＵからの入来データを表すイン
ターフェイス論理１１からのＤａｔａＩｎ入力と、テス
クオフセットレジスタ４フ、Ｘ／Ｙ座標レジスタ３７．
ｔ７ｔはクリップングレジスタ３９からの１組の入力の
うちの１つを選択するマルチプレクサであるＭＵＸ３５
　からの入力との２つの入力を有する。下記のように、
ローディング制御状態マシン３３により発生される信号
によりＭＵＸ３５　からの入力が選択される。

次に、加算器３１とマルチプレクサ３５を第３図を参照
して詳しく説明する。第３図においては加算器３１は１
６ビット加算器として示されている。これに関して、好
適な実施例においてはＤａｔａＩｎは３２ビットである
から３２ビット加算器を使用できるが、本発明５！ｉ−
実施する集積回路−ヒのスペースを節約する次めと、本
発明によって利用されるパイプラインのタイミング要求
が２ステツプ加算で満されることから、以下の説明は１
６ビット加算器について行う。３２ビット加算器を用い
も場合との違いは当業者には明らかであろうから、それ
についての説明は省略する。

マルチプレクサ３５は、実際には一対のマルチプレクサ
３５ｍ、３５ｂと、ＤａｔａＩｎからの上位の１６ビン
トと下位の１６ビントを入力する九めに用いる第３のマ
ルチプレクサ３６とである。マルチプレクサ３５ｍと３
５ｂは７つの３２ビット入力から上位１６ビットと下位
１６ビットを次のようにしてそれぞれ受ける。１つの１
６ビット入力（３２ピントまで符号拡張される）がラス
クオフセットレジスタ４１から、４つの３２ビット入力
をＸ／Ｙ座標レジスタ３７から、２つの１６ビット入力
（３２ビットまで符号拡張される）がクリップングレジ
スタ３９から。マルチプレクサ３５ａと３５ｂからの出
力が組合わされて信号ＤａｔａＯｕｔ（それらのレジス
タ値に対する読出しアクセスをＣＰＵ　に対して行う九
め）を形成し、かつそれらの出力は第４のマルチプレク
サ４０へも入力される。このマルチプレクサは、　Ｘｏ
−Ｘ８　　またはＹ。−Ｙ８　からの上位ビットがアク
セスされている時にはマルチプレクサ３５＆からの出力
を常に通し、他の時にはマルチプレクサ４０はマルチプ
レクサ３５ｂからの出力を選択する。マルチプレクサ４
０からの出力は論理ゲート４２への１つの入力である。

この論理ゲートはマルチプレクサ４０からの１６ビット
出力ま念はゼロの１６ビントを通す。これに関連して、
ＤａｔａＩｎのビットがマルチプレクサ３６ｔ−通され
てテスクオフセットレジスタ４Ｔ内のレジスタ、Ｘ／Ｙ
　座標レジスタ３Ｔ内のレジスタ、またはクリップング
レジスタ３９内のレジスタへ直接ローディング（絶対ロ
ーディング）される時に、ゼロが論理ゲート４２により
常に強制される。第３図には、次の機能を行う論理回路
４４．４６も示されている。下位の１６ビット加算が行
われると、アンドゲート４４の出力が低くされて、加算
器３１へｒＯＪの桁上げ入力を行う。この加算の桁上げ
出力はフリップフロップ４６に保持される。

上位１６ビットの加算中は、フリップ７０ツブ４６の出
力は、加算器３１の桁上げ入力に対してアンドゲート４
４によりゲートされる。仁の組合わせによジ、１サイク
ル３２ビット加算に等しい２サイクル３２ビット加算が
行われる。

加算器３１と、ラスクオフセットレジスタ４１と、Ｘ／
Ｙ座標レジスタ３７と、クリップングレジスタ３９と、
テストウィンドウ制御器４５と、比較論理および結果記
憶装置４７との動作は、ａ−ディング制御状態マシン３
３と比較論理状態マシン４９により調整される。比較論
理状態マシン４９はデータがパイプライン内を流れるよ
うにそれらの機能ブロックを動作させる。し念がって、
ローディング制御状態マシン３３と比較論理状態マシン
４９からの制御線の全てを示しているわけではないが、
ローディング制御状態マシン３３と比較論理状態マシン
４９について以下に行う説明から、詳細は当業者にとっ
て明らかであろう。

Ｘ／Ｙ　座標レジスタ３Ｔ 第４図を参照して、Ｘ／Ｙ座標レジスタ３７は、表示す
べき物体の（ｘｏ−ｙ。）−（Ｘ、、Ｙ、）頂点を格納
ｆる１組の１６ビットレジスタである。各Ｘ座標の上位
１６ビットを格納する念めに１つの１６ビットレジスタ
が用いられ、各Ｘ座標の下位１６ビットを格納するため
に別の１６ビットレジスタが用いられる。同様に、Ｙ座
標の上位と下位１６ビットがそれぞれ別の１６ビットレ
ジスタに格納される。それらのレジスタは、Ｘｏ座標の
下位１６ビットを表すＸＯＬ　として、およびＸ。座標
の上位１６ビットを表すＸＯＵ　　として、第４図に示
されている。レジスタＸＩＬ−Ｘ３ＬとＸＩＵ−Ｘ３Ｕ
はＸ工〜Ｘ８　　座標の下位と上位の１６ビットをそれ
ぞれ表す。同様に、レジスタＹＯＬ−Ｙ３ＬとＹＯＵ〜
Ｙ３Ｕ　は物体のＹ。−Ｙ８　座標の下位と上位の１６
ビントをそれぞれ格納する。ｘｏ　、ｙｏ　等は対応す
るレジスタ対すなわちＸＯＵ、ＸＯＬ、！：ＹＯＵ、Ｙ
ＯＬ　Ｋ格納される３２ピント値を意味する。

各レジスタ対（ＸＯＬ、ＹＯＬ）〜（Ｘ３Ｌ、Ｙ３Ｌ）
は、対応するＸレジスタ″ｉ比はＹレジスタを選択する
ために用いられるマルチプレクサ対へ結合される。

たとえば、レジスタＸＯＬとＹＯＬはマルチプレクサ６
１ａと６１ｂへ結合される。ローディング制御状態マシ
ン３３は、Ｘ座標について操作するが、Ｘ座標について
操作するかに応じて、レジスタＸＯＬま之はＹＯＬから
の入力を選択することをマルチプレクサ６１＆に指令す
る信号を発生する。各マルチプレクサＳ２ａと６２ｂ　
〜６４ａと６４ｂは、レジスタ対（ＸＩＬ、ＹＩＬ）〜
（’Ｘ３Ｌ、Ｙ３Ｌ）がらのデータに対してそれぞれ同
じように動作する。マルチプレクサ６１＆〜６４ｍから
の出力はマルチプレクサ３５ｂへ供給され、マルチプレ
クサ６１ｂ〜６４ｂからの出力は比較論理および結果記
憶装置４γへ供給される。

全て０全て１と記されているブロック６７゜６９．７１
．７３は、それの対応するｘ、ｙ座標対の上位１８ビッ
トが全てＯであるか、全て１であるかを調べる論理回路
である。１８ビットのうちの１６ビットはレジスタ（Ｘ
ＯＵ、ＹＯＵ）〜（Ｘ３Ｕ。

Ｙ３Ｕ）から供給され、１７番目と１８番目のピントは
レジスタ群（ＸＯＬ、ＹＯＬ−Ｘ３Ｌ、Ｙ３Ｌ）　　中
の対応するレジスタの上位２ビットから供給される。

図示を不必要に複雑にしないようにするために、１７番
目と１８番目のビットの入力は第４図には示されていな
い。マルチプレクサ対６１ａ、６１ｂ〜６４Ｂ　、６４
ｂと同様にＸ座標またはＸ座標を選択するマルチプレク
サ７５〜７８へレジスタ対（ＸＯ，Ｕ。

ＹＯＵ）〜（Ｘ３Ｕ　、　Ｙ３Ｕ　）　　がそれぞれ入
力される。マルチプレクサ７５〜７８からの出力がマル
チプレクサ３５ａへ供給される。各論理プｏ７り５７〜
７３に対応するレジスタの上位１８ビットが全て０また
は全て１であれば、各論理ブロック６７〜７３からの４
ビット出力の１つはおのおの「１」であシ、その他の場
合には各４ビットは０である。ブロック６７〜Ｔ３から
の４個の４ピツト出力が状態発生論理５１へ入力される
。

クリップングレジスタ３９ 第５図に示すように、クリップングレジスタは４つのレ
ジスタＸＣ１ｉｐＭｌ　ｎ　、ＸＣＩ　ＩｐＭａｘ、Ｙ
ＣＩ　ｉｐＭｉｎ　。

ＹＣｌｉｐＭａｘとマルチプレクサ８１ａ、８１ｂ、８
３ｍ、８３ｂとを有する。前記レジスタに同じ名称で格
納される値ＸＣ１ｔｐＭｉｎ、ＸＣ１ＸＣ１１ｐ、ＹＣ
ｌｔｐＭｉｎ、ＹＣＩ　ＩｐＭａｘは現在活動している
ウィンドウの左、右、上、下をそれぞれ定める。それら
の値はＣＰＵ　により発生されて加算器３１へ入力され
る。この加算器は、レジスタＸＣＩ　ＩｐＭｉ　ｎ　、
ＸＣＩ　ｉｐＭａｘ、ＹＣＩ　ｌｐＭｉｎ。

ＹＣｌｌｐＭａｘ　　へ上記のようにロードする念めの
それらの値に１を加える。ローディング制御状態マシン
３３と比較制御状態マシンによりそれぞれ発生される制
御信号に応じて、一方ではマルチプレクサｅ１ｍと８３
ａ、他方ではマルチプレクサ８１ｂと８３ｂは、ＸＣ１
ＸＣ１１ｐとＸＣ１ＸＣ１１ｐ　、　’ｊ　ｆｉはＹＣ
ｌｌｐＭｌｎとＹＣ１ｉ　ｐＭａ　ｘ　　を選択する。

？ルナプレクサ８１ａ　、　８３ｍからの値はマルチプ
レクサ３５へ送られ、マルチプレクサ８１ｂと８３ｂか
らの値は比較論理および結果記憶装置４７とテストウィ
ンドウ制御器４５へ送られる。

ラスクオフセットレジスタ４１ 第６図に示すように、ラスクオフセットレジスタ４１は
２つのレジスタＸＲａ５Ｏｆｆ　、　ＹＲａｓＯｆｆと
マルチプレクサ５３を有する。前記レジスタに同じ名で
格納される値ＸＲａａＯｆｆとＹＲａｓＯｆｆ　　は、
Ｘ／Ｙ　座標レジスタ３７内の４組の各Ｘ、Ｙ座標に格
納する前に、（希望時に）　ＤａｔａＩｎへｉ加えるＸ
とＹのオフセラトラそれぞれ定める。それらの値は、Ｘ
Ｒａ５ＯｆｆとＹＲａｓＯｆｆに格納するために、ＣＰ
Ｕにより発生される。ローディング制御状態マシン３３
により発生された制御信号に応じてマルチプレクサ５３
はＸＲａ５ＯｆｆまたはＹＲａ　ｓｏｆ　ｆを選択する
。マルチプレクサ５３により選択され次値はマルチプレ
クサ３５へ送られる。

テストウィンドウ制御器４５ 次に、第７図を参照してテストウィンドウ制御器４５に
ついて説明する。ＣＰＵは値ｔ　ｅ　ｓ　ｔＸＶａ　ｌ
とｔｅ　ｓ　ｔＹＶａ　１を発生する。それらの値は所
定の距離だけ、すなわち、画素数だけ、現在活動中のク
リッピングウィンドウの上と下（ｔｅｓｔＹＶａｌ　に
対して）、および右と左（ｔｅａｔＸＶａｌに対して）
にずれている。すなわち、表示器上の与えられたウィン
ドウに対して、実際のクリップウィンドウを囲むテスト
ウィンドウを定めるΔＸとΔＹがある。このテストウィ
ンドウの目的は、そうすることが有利である時に、クリ
ッピングウィンドウの外側にある物体の場所ま九は物体
の部分を計算するためのハードウェアの必要性をなくす
ことである。

４ピント値ｔ　ｅ　ｓ　ｔＸＶａ　１とｔ　ｅ　ｓ　ｔ
ＹＶａ　１　　は４ピントレジスタｔｓｓｔＸとｔｅｓ
ｔＹにそれぞれ格納される。ローディング制御状態マシ
ン３３により発生され比信号ＭＵＸ　Ｅｎａｂｌ＠にエ
フ決定されるように、Ｘ座標とＹ座標のいずれが操作さ
れるかに応じて、レジスタｔｅｓｔＸとｔａ　ｓ　ｔＹ
の一方をマルチプレクサ９１が選択する。マルチプレク
サ９１の出力は減少器９３と増加器９５へ入力される。

減少器９３は第２の入力として値ＸＣＩ　Ｉ　ｐＭｌ　
ｎま次はＹＣＩ　ｉｐＭｌ　ｎを有し、増加器９５は第
２の入力として値ＸＣ１ＸＣ１１ｐま友はＹＣＩ　ｌ　
ｐＭａｘを有する。減少器と増加器が第２の入力として
上記値ＸＣ１ＸＣ１１ｐまたはＹＣＩ　ｉｐＭｉ　ｎ　
、　　ＹＣＩ　ｉｐＭａｘまたはＹＣｌ　ｌ　ｐＭａｘ
のいずれを有するかは、ローディング制御状態マシン３
３に、、ｃり発生され比信号■ＪＸ　Ｅｎａｂｌｅによ
ｐ決定されて、Ｘ座標とＹ座標のいずれが操作されるか
に依存する。減少器９３と増加器９５により発生された
出力はそれぞれＸＴａ　ｓ　ｔＭｉ　ｎ　、ＹＴｅ　ａ
　ｔＭｉ　ｎおよびＸＴａ　ｌ　ｔＭａｘ　、ＹＴｅ　
ｓ　ｔＭａｘ　　と呼ばれる。減少器９３は、２の（ｔ
ｓｓｔＸ−１）乗と２の（ｔｅｓｔＹ−１）乗に等しい
値をＸＣ目ｐＭｉｎとＹＣ１１ｐＭｉ　ｎ　からそれぞ
れ差し引くことにより、値ＸＴｅ　ｓ　ｔＭｉ　ｎとＹ
Ｔｓ　ｓ　ｔＭｉ　ｎを形成する。同様に、増加器９５
は、２の（ｔｅｓｔＸ−【）乗と２の（ｔａｓｔ’ｌ”
ｌ）乗に等しい値ｉＸｃ１ｉｐＭａｘとＹＣ１ｉ　ｐＭ
ａ　ｘにそれぞれ加えることにより、値ＸＴｅｓｔＭａ
ｘとＹＴｅｓ　ｔＭａｘを形成する。

０−ディング制御状態マシン３３は制御信号ＭＵＸ　Ｅ
ｎａｂｌｅ　と、Ｉｎｄｅｘと、Ｒｅｇｉｓｔｅｒ　Ｅ
ｎａｂｌｅを発生する。ＭＵＸ　Ｅｎａｂｌｅは１組の
制御信号であって、そのうちの１つは、ラスクオフセッ
トレジスタ４１と、Ｘ／Ｙ座標レジスタ３１と、クリッ
プングレジスタ３９とに含まれている各種のマルチプレ
クサにそれぞれのＸ入力またはＹ入力を選択させる。第
２の制御信号は、ラスクオフセットレジスタ４１　、Ｘ
／Ｙ座標レジスタ３７．またはクリップングレジスタ３
９からの入力の１つ全マルチプレクサ３５に選択させる
。Ｉｎｄ＠ｘは、指標論理４３内の指標レジスタを、各
値０．１．２の間で１だけ増加させ、値が３であるとす
ると、Ｏ（モジュロ４）にリセットする。Ｒ・ｇｉｓｔ
ｅｒＥｎａｂｌｅは１組の制御信号であって、ラスクオ
フセットレジスタ４１と、Ｘ／Ｙ　座標レジスタ３Ｔと
、クリップングレジスタ３９とに含まれている各レジス
タに１つの制御信号が対応する。各制御信号は各レジス
タが１６ビント値を加算器３１がらの線へロードできる
ようにする。

次に、ロード制御状態マシン３３および指標論理４３の
動作を例について説明することにする。

この例の説明から英雄の詳細が明らかである。先に述べ
次ように、描くべき映像は、四則の頂点（ＸＯｒＹ□）
〜（ＸＢ　ｒＹＢ　）を有する１つまたは複数ノ物体で
構成されるものと定義される。物体というのは点、線、
三角形、長方形すなわち四辺形とすることができる。点
の場合には四則の頂点は等しい。

直線では独特の頂点が二対ある。四辺形は４個の独特の
頂点を有する。長方形は四辺形の特殊な場合であって、
次だ２つの独特のＸ座標とＹ座標がある（長方形は対角
線上で向き合う隅を定める一対の頂点により定めること
ができる。三角形では三対の独特の頂点があるだけであ
る。

指標値は、定められる物体の種類を基にしてどのレジス
タを動作可能とするかを指定する。正しい動作を行わせ
る几めにはＹの値がＸの値に先行する。長方形を除き、
Ｘ値が適切なレジスタにロードされ次後で指標レジスタ
が増加させられる。

長方形では、Ｘ値とＹ値の後で指標レジスタが増加させ
られる。これに関連して、下の表は各種類の物体につい
て、各指標レジスタ値に対して動作可能状態にされるＸ
レジスタを示す。示していないが、動作可能状態にされ
次Ｙレジスタは動作可能状態にされたＸレジスタに対応
する。

第１表 ロード時における指標値 点　　ＸＯ，Ｘｌ、Ｘ２．Ｘ３　Ｘｉ、Ｘ２．Ｘ３．Ｘ
ＯＸ２Ｘ３．）ω、）Ｑ　Ｘ３．ＸＯ，）Ｑ、Ｘ２線　
　　ＸＯ，ＸＩ、Ｘ２　　Ｘｉ、Ｘ２．Ｘ３　　Ｘ２．
Ｘ３．ＸＤ　　Ｘ３．ＸＯ，Ｘｉ四辺形　　　ＸＯＸｉ
　　　　　Ｘ２　　　　Ｘ３長方形　　ＸＯ，ＸＩ　　
　　ＸＩ、Ｘ２　　　Ｘ２．Ｘ３　　Ｘ３．ＸＯ第■表
かられかる重要な点は、指標レジスタにより示され几座
標が常に書かれることである。書込みの種類（点、線、
三角形等）はどれだけの数の以後のレジスタ（モジュロ
４）も書込まれるかを示す。たとえば、線Ｘ書込みが受
けられる時に指示が２であるとすると、３つのレジスタ
が書込まれる、すなわち、ｘ２．（ｘ２＋１）モジュロ
４および（Ｘ２＋２）モジュロ４またはＸ２．Ｘ３；Ｘ
４である。Ｙへの四辺形書込みはＹ２に影響を及ぼすだ
けである。

下記の例１〜３は物体を定める時の指標レジスタの役割
を説明するものである。この例の各線は意図する書込み
オペレーションと、座標レジスタのローディングを支配
するためにローディング制御状態マシンにより利用され
る指標レジスタ値と、書込みの後で座標レジスタに格納
されている値と、書込みサイクルが終つ九後の指標値と
を示す。書込み指令のためのニモニックは点書込み・金
示す之めのＰｎｔＸまたはＰａｔＹと、線書込みの念め
のＬｌｎｓＸまたはＬｉｎｅＹと、三角形書込みのため
のＴｒ　ｉＸおよびＴｒ　ｉＹと、四辺形書込みのため
のＱｕａｄＸおよびＱｕａｄＹと、長方形書込み動作の
友めのＲｅ　ｃ　ｔＸお：びＲｅ　ｃ　ｔＹとである。

各書込み指令にニジ識別される実際の書込み動作は、後
で説明するように、実際にはマルチクロックサイクル動
作である。しかし、それらの例に対しては、指令の災行
時間は関連しない。

それらの例の解釈を明らかにする手段として、最初のも
のについて説明する。この説明から例２と３の解釈が明
らかである。

ｐｎｔＹ（６）指令を受けた時に、全ての座標レジスタ
は値「０」を含み、指標は「１」に等しい。ＰｎｔＹ（
６）指令は、値６の点をＹ座標レジスタにロードすべき
でおることを述べる。指標は１であるから、入来値（６
）をＹｌ、Ｙ２．Ｙ３．ＹＯに格納すべきことを第１表
は示す。それから、次に受けた指令は、点３をＸｉ　、
　Ｘ２　、Ｘ３　、ＸＯにロードすることを述べる。こ
のように、指標され次全てのＸ座標を書込んだ後で、書
込みサイクルが終つ九時に指標が増加させられる（モジ
ュロ４）。次の書込み指令はＬｌｎｅＹ（９）　　であ
る。このロードに対する指標は２で、第１表はＹ２．Ｙ
３．ＹＯへの９のローディングを示す。この例に対する
最後の書込み指令はＬｉｎｅＸ（７）である。第１表は
Ｘ２　、Ｘ３　、ＸＯへの７のローディングを示し、そ
の後で指標レジスタが再び増加させられる。座標レジス
タの最後の状態は２つの独特の頂点（（７，９）におけ
る３個の頂点および（３，６）における１個の頂点）を
識別する。

幾何学的には、これは、意図したように端点が（７，９
）と（３，６）である線である。

例１　線（３，６Ｘ７．９）を指定する書込みＰｎｔＸ
（３）３　３　３　３　　６　６　６　６　　０１　　
　　０２書込みＬｉｎｅＹ（９）３　３　３　３　　９
　６　９　９　　０２　　　　０２書込みＬｉｎｅＸ（
７）７　３　７　７　　９　６　９　９　　０２　　　
　０３ゞ　　１（ 例２　三角形（１，５Ｘ９，３Ｘ４，６）を指定する書
込みＴｒｌＹ（５）７３　７　７　５　６　９　５　　
０３　　　０３書込みＴｒｉＸ（１）１３　７　１　５
　６　９　５　　０３　　　００書込みＴｒｉＹ（３）
１３　７　１　３　３　９　５　　００　　　　００書
込みＴｒｌＸ（９）９９　７　１　３　３　９　５　　
００　　　０１書込みＴｒｌＹ（６）９９　７　１　３
　６　６　５　　０１　　　０ｆ書込みＴｒｌＸ（４）
９４　４　１　３　６　６　５　　０１　　　０２例３
　長方形（０，７Ｘ８，７Ｘ８．ＩＸｏ、１）を指定す
る書込み勤ｃｔＹ（１）　　９　４　４　１　３　６　
１　１　　０２　　　０３書込みＲｓｅｔＸ（０）　　
０　４　４　０　３　６　１　１　　０３　　　００書
込み＆ｃｔＹ（７）　　０　４　４　０　７　７　１　
１　　００　　　０１書込みＲａｃｔＸ（８）　　０　
８　８　０　７　７　１　１　　０１　　　０２例１に
おいては、初めの座標を受けた時には指標レジスタは任
意に１であるが、指標論理４３中の指標レジスタを、Ｃ
ＰＵＫより命令された時にＤａｔａＩｎに置かれた値を
基にして初期化できる。

（しかし、本発明の正しい動作′は、ローディングシー
ケンスが開始され次時に指標レジスタの初期値とは完全
に独立していることに注目する値打がある。）この例に
おいては、この回路の動作をあいまいにしないようにＸ
Ｒａ５ＯｆｆとＹＲａｇＯｆｆは値０を含むと仮定もす
る。

ローディング制御状態マシン３３は比較状態マシン４９
とともにパイプライニング動作を制御する。このバイブ
ライニング動作は、上記の種々のレジスタにローディン
グすることに加えて、比較論理および結果記憶装置４７
と状態発生論理５１を正しく動作させるために必要なレ
ジスタと対応するマルチプレクサの選択の制御も行う。

また、本発明のラスクオフセット性能を利用しないこと
を希望する時は、比較論理および結果記憶装置４７によ
り比較を行う前に、ＸとＹの座標レジスタに格納するた
めに０を入来データに加えさせる必要がある。

これに関連して、ローディング制御状態マシン３３と比
較論理状態マシン４９により発生されたＭｔＪＸ　Ｅｎ
ａｂｌｅ制御信号とＲｅｇｉａｔｓｒ　Ｅｎａｂｌ＠　
制御信号を、第９図に示されているタイミング順序表と
、入れられ危各Ｙ座標に対して座標ステージング部１５
により行われる処理の順序を示す下のリストとから確か
めることができる。

１、　　Ｙ座標ｔ−ＤａｔａＩｎに受ける２、　　ａ）
　　ＹＲａａＯｆｆ、　（下位１６ビット）又はｂ）　
　（指標−１）により指されｆ／：、Ｙ’ＯＬ〜Ｙ３Ｌ
の下位１６ビント 又はｅ）　　Ｑ に受けたＹ座標の下位１６ビットを加える。

３、　　ａ）　　ＹＲａｓＯｆｆ　　（上位１６ビット
まで符号が拡張された） 又はｂ）　　（指標−１）により指され之ＹＯＩ（〜Ｙ
３Ｈの上位１６ビット 又はｃ）　　０ に受は之Ｙ座標の上位１６ビットを加え、ステップ２の
結果を他のＹ座標と比較する ４、ステップ２の結果をＹＣ１ｌ　ｐＭｉ　ｎ　、ＹＴ
ｅ　ｓ　ｔＭｉ　ｎ　。

ＹＣ１ｉｐＭａｘ　、ＹＴｅ　ｓ　ｔＭａｘと比較し、
ステップ２と３の結果の上位１８ビットが全部１および
全部０であるかを調べる。

上のステップ２と３において、選択ａ）　、　ｂ）ま九
はＣ）は次のようにして行われる。指標レジスタへの非
相対的書込み（ＰＮＴ、ＬＩＮＥ、ＴＲＩ、ＱＵＡＤ。

ＲＥｃＴ　）に対しては選択ａ）が選択される。指標レ
ジスタへの相対的な書込み（ＲＥＬＰＮＴ、ＲＥＬＪＮ
Ｅ。

ＲｉＴＲＩ　、　ＲＥＬＱＵＡＤ　、ＲＥＬＲＥＣＴ）
に対しては選択ｂ）が選択される。他の全ての書込みは
選択Ｃ）を選択する。Ｘ座標のローディングは同じ流れ
をたどる。

前記の諸制約と諸定義を心に留めて、指標論理４３内の
指標レジスタ値が「０１」で、第４図を参照して先に述
べたレジスタ（ＸＯ，ＹＯ）〜（ｘａ　、　Ｙ：３　）
が全てＯであると仮定すると、例１におけるようにＸと
Ｙの座標が（３，６）（７，９）である端部点を持つ線
を定めるようにレジスタにロードする念めに下記の事象
系列が起る。

クロックサイクルＯにおいては、指令書込みＰｎｔＹ（
６）　　が値６をＤａｔａＩｎに置き、レジスタアドレ
スをローディング制御状態マシン３３に入力させて、入
来データがＹ点であることを示す値を含壕せる。クロッ
クサイクル１においては（第３図を参照して）、マルチ
プレクサ３６がＤａｔａＩｎ上の下位１６ビットヲ選択
することを命令され、マルチプレクサ３５（すなわち、
マルチプレクサ３５ａと３５ｂ）と４０および論理ゲー
ト４２がＹＲａａＯｆｆ　　の下位１６ビットを通すこ
とを命令される。し九がって、クロックサイクル１０間
は、加Ｊ１３１がマルチプレクサ３６と論理ゲート４２
からの出力を加え合わせて、それの結果をそれの出力端
子に置く。クロンクサイクル１が終ると、レジスタＹＱ
Ｌ〜Ｙ３Ｌが動作可能状態にされ、加算器３１からの値
、すなわち、ＤａｔａＩｎの上にあった値６の下位ビッ
トを表す６がロードされる。クロックサイクル２におい
ては、マルチプレクサ３６がＤａｔａＩｎ上の上位１６
ビットを選択することを命令され、マルチプレクサ３５
．４０と論理ゲート４２がＹＲａｓＯｆｆ　の符号が拡
張された上位１６ビットを通すことを命令される。この
ように、クロックサイクル２の間は、加算器３１はマル
チプレクサ３６と論理ゲート４２からの出力を加え合わ
せて、その和をそれの出力端子に置く。クロンクサイク
ル２が終ると、レジスタＹＯＨ−Ｙ３Ｈが動作可能状態
にされ、加算器３１の出力端子からの値がロードされる
。サイクル３においては、指令書込みｐｎｔｘ（３）が
値３をＤａｔａＩｎに置いて、レジスタアドレスをロー
ディング制御状態マシン３３に入力させて、入来データ
がＸ点であることを示す値を含ませる。ま穴、クロック
サイクル３においては、マイクロプロセッサ３６はＤａ
ｔａＩｎ上の下位１６ビットを選択することを命令され
、マルチプレクサ３５と４０および論理ゲート４２はＸ
Ｒａ５Ｏｆｆ　　の下位１６ビットを通すことを命令さ
れる。クロックサイクル３の間は、加算器３１はマルチ
プレクサ３６と論理ゲート４２からの出力を加え合わせ
、その和をそれの出力端子に置く。

クロックサイクルが終ると、レジスタＸＯＬ〜Ｘ３Ｉ。

が動作可能状態にされ、加算器３１からの値、すなわち
、　ＤａｔａＩｎの上にあった値３の下位ビットを表す
３がロードされる。クロックサイクル４においては、マ
ルチプレクサ３６はＤａｔａＩｎ上の上位１６ビットを
選択することを命令され、マルチプレクサ３５．４０と
論理ゲート４２はＸＲａ５Ｏｆｆの符号に拡張された上
位１６ビットを通すことを命令される。クロックサイク
ル４においては、加算器１１はマルチプレクサ３６と論
理ゲート４２からの出力を加え合わせ、その和をそれの
出力端子に置く。クロックサイクル４の間は、レジスタ
ＸＱＨ〜Ｘ３Ｈが動作可能状態にされ、加算器３１の出
力端子から値がロードされ、指標レジスタが増加させら
れる。クロックサイクル５においては、指令書込みＬｉ
ｎｅＹ（９）が値９をＤａｔａＩｎに置き、レジスタア
ドレスをローディング制御状態マシン３３に入力させて
、入来データがＹ線であることを示す値を含ませる。ク
ロンクサイクル５においては、マルチプレクサ３６はＤ
ａｔａＩｎ上の下位１６ビットを選択することを命令さ
れ、マルチプレクサ３５．４０と論理ゲート４２はＹＲ
ａｓＯｆｆ　　の下位１６ビットを通すことを命令され
る。クロックサイクル５の間は、加算器３１はマルチプ
レクサ３６と論理ゲート４２の出力を加え合わせ、その
和をそれの出力端子に置く。クロックサイクル５が終る
と、レジスタＹ２Ｌ、Ｙ３Ｌ、ＹＯＬが動作可能状態に
されて、加算器３１からの値、すなわち、ＤａｔａＩｎ
上にあつ比値９の下位ビットを表す９をロードされる。

クロックサイクル６においては、マルチプレクサ３６は
ＤａｔａＩｎ上の上位１６ビットを選択することを命令
され、マルチプレクサ３５．４０と論理ゲート４２はＹ
ＲａｓＯｆｆ　の符号拡張され友上位１６ビットを通す
ことを命令される。クロックサイク／Ｉ／６においては
、加算器３１はマルチプレクサ３６と論理ゲート４２か
らの出力を加え合わせ、その和をそれの出力端子に置く
。

クロックサイクル６の間は、レジスタＹ２１（、Ｙ３）
Ｉ。

ＹＱＨが動作可能状態にされ、加算器３１の出力端子か
ら値がロードされる。クロックサイクル７にオイテは、
指令書込み線Ｌｉｎｅｘ（７）が値７をＤａｔａＩｎニ
置キ、レジスタアドレスをローディング制御状態マシン
３３へ入力させて、入来データがＸ線であることを示す
値を含ませる。同様にして、レジスタＸ２Ｌ、Ｘ３Ｌ、
ＸＯＬが最終的に動作可能にされて値７をロードする。

この後で、先に述べたように、指標レジスタが２から３
へ増加させられる。他の物体に対してＸ／Ｙ座標レジス
タへのローディングは上記と同じパイプライン計画に従
う。三角形と四辺形についての例が先の例２と３に与え
られている。同様にして、四辺彫物体もロードされる。

ラスクオフセットレジスタ４１とクリップングレジスタ
３９が先に述べたＸ／Ｙ　座標レジスタ３７と同様にし
てロードされるが、論理ゲート４２は各加算サイクルに
対してＯｆｔロードすることを強制される（ｊなわち、
絶対ローディング）。

本発明は、指標論理４３内の指標レジスタを用いること
により、物体の写しを表示する効率的な機構を提供する
相対アドレッシングも行う。相対アトレンジングは次の
例により最もよく説明される。三角形の３つの頂点を（
Ｘｏ、ｙｏ）　ｌ　（Ｘ、　、ｙｌ）　＋（ｘ、　、ｙ
、　）　　と定めることができる。表示器上の種々の場
所にその物体を５０回複製するためには、１５０対のＸ
、Ｙ座標を格納する必要がある。相対アドレッシングを
用いて、１つの頂点が原点（Ｘｏ。

Ｙｏ）として定められ、第２の頂点と第３の頂点が前の
頂点からのずれとして定義される。すなわち、ΔＸ０１
１ΔＹＯ１ｌΔＸｓｓ＋ΔＹ２８　０物体ｔ５０回複製
するために、格納する必要がある全ては、各複製に対し
て２つのオフセット対と新しいＸ。、Ｙｏである（す々
わち、全部で物体の５０個の原点プラス２つのオフセッ
ト対）。

これは、本発明においては、Ｘ／Ｙ　座標レジスタ３７
の中のレジスタ対の１つに、索引されたローディングス
タイル（すなわち、ＰｎｔＹ、ＰｎｔＸ）を用いて原点
座標対頂点ｆｔまず格納することにより行うことができ
る。次に２つのオフセット頂点が、指標レジスタの現在
の値により指されている頂点に対して格納される。これ
は、レジスタのロープインクの前にＤａｔａＩｎへ加え
る（指標−１）により指され之頂点を選択することにょ
シ行われる。

（指標−１）により表されている頂点は、書込みの種類
（ＰＮＴ、ＬＩＮＥ等）とは無関係に、以前に索引され
た書込みにロードされることを保障され、し次がってそ
の頂点は、それから相対的なオフセットが適用される頂
点である。

次に、比較論理および結果格納論理４７ｔ−第７図と第
８図を参照して説明する。比較論理および結果格納論理
４７はマルチプレクサ１０１．１０３，１０５゜１０７
．１０９　（第７図）と、比較器１２１〜１２４と、マ
ルチプレクサ１３１〜１４６と、レジスタＲ１〜Ｒ４４
（第８図）とを有する。

レジスタ８１〜Ｒ４４は、第■表に示すように、比較器
１２１〜１２４の動作結果を格納する。

第■表 ＲＩ　ＸＯ：ＸＣ１ＸＣ１１ｐ　　Ｒ２３ＹＯ：ＹＣ１
ｉｐＭＩｎＲ２ＸＯ：ＸＴｅｓｔＭｉｎ　　Ｒ２４ＹＯ
：ＹＴｅｓｔＭｉ　ｎＲ３ＸＯ：ＸＣ１ＸＣ１１ｐ　　
　　　　　　Ｒ２５ＹＯ：ＹＣ１１ｐＭａｘＲ４ＸＯ：
ＸＴｅｓｔＭａｘ　　Ｒ２６ＹＯ：ＹＴｅａｔＭａｘＲ
５ＸＩ　：ＸＣ１ｉｐＭｌｎ　　Ｒ２７Ｙ１　：ＹＣ１
１ｐＭｉｎＲ６ＸＩ　：ＸＴｅｓｔＭｉｎ　　Ｒ２８Ｙ
１　：ＹＴｅｇｔＭｉｎＲ７ＸＩ　：ＸＣＩ　］　ｐＭ
ａｘ　　　　Ｒ２９Ｙ１　：ＹＣｌ　１ｐＭａｘＲ８Ｘ
Ｉ　：ＸＴｅｓｔＭａｘ　　Ｒ３０Ｙ１　：ＹＴｅａｔ
ＭａｘＲ９Ｘ２：ＸＣ１ＸＣ１１ｐ　　Ｒ３１Ｙ２：Ｙ
Ｃ１ｉｐＭｌｎＲ１０Ｘ２　：ＸＴｅａｔＭｉｎ　　Ｒ
３２Ｙ２　：ＹＴｅｓｔＭｉｎＲｌＩＸ、２：ＸＣ１ｉ
ｐＭａｘ　　Ｒ３３Ｙ２：ＹＣｌ　１ｐＭａｘＲ１２Ｘ
２　：ＸＴｅａｔＭａｘ　　Ｒ３４Ｙ２　：ＹＴｅｓｔ
ＭａｘＲ１３Ｘ３：ＸＣ１ＸＣ１１ｐ　　　　Ｒ３５Ｙ
３：ＹＣｌｌｐＭ［ｎＲ１４Ｘ３：ＸＴｅｓｔＭｉｎ　
　Ｒ３６Ｙ３　：ＹＴｅｓｔＭｉｎＲ１５Ｘ３　：ＸＣ
１ＸＣ１１ｐ　　Ｒ３７Ｙ３：ＹＣ１１ｐＭａｘＲ１６
Ｘ３　：ＸＴｅｓｔＭａｘ　　Ｒ３８Ｙ３：ＹＴｅｓｔ
ＭａｘＲ１７ＸＯ：ＸＩ　　　　Ｒ３９ＹＯ：ＹＩＲ１
８ＸＯ：Ｘ２　　　　Ｒ４０ＹＯ：Ｙ２Ｒ１９ＸＯ：Ｘ
３　　　　Ｒ４１ＹＯ：Ｙ３Ｒ２０Ｘ１　：Ｘ２　　　
　Ｒ４２Ｙ１　：Ｙ２Ｒ２１Ｘ１　：Ｘ３　　　　Ｒ４
３Ｙ１　：Ｙ３Ｒ２２Ｘ２：Ｘ３　　　　Ｒ４４Ｙ２：
Ｙ３第■表において、１ビット結果を格納するＸＣ１Ｘ
Ｃ１１ｐ／Ｍａｘ　、　ＹＣ１１ｐＭｌｎ／Ｍａｘ　、
　ＸＴｅｓｔＭｉｎ／Ｍａｘ　、　ＹＴｅｓｔＭｉｎ／
Ｍａｘ　　を含む比較を除き、指示されたレジスタは、
指示された２つの値の間の比較の２ビット結果を格納す
る。コロンの左側の値がコロンの右側の値より大きいと
すると、対応するレジスタに格納されている２進値は「
１０」であり、コロンの左側の値がコロンの右側の値よ
り大きいとすると、対応するレジスタに格納されている
２進値は「０１」であり、２つの値が等しければ、対応
するレジスタに格納されている２進値は［００Ｊである
。ＸＣ１ＸＣ１１ｐ　、　ＹＣｌｌｐＭｉｎ　。

ＸＴｅｓｔＭｉｎ　、　ＹＴｅｓｔＭｉｎに対しては、
比較された座標値が小さいと「１」が格納され、他の場
合には「０」が格納される。ＸＣ１ＸＣ１１ｐ　、　Ｙ
ＣｌｌｐＭａｘ。

ＸＴｅｓｔＭａｘ　、　ＹＴｅｓｔＭａｘ　　に対して
は、比較された値が大きいと「１」が格納され、他の場
合にはｒＯＪが格納される。

マルチプレクサ１０１．１０３，１０５，１０７．ｊ０
９　への入力はＸ／Ｙ座標レジスタ、すなわち、ＸＯＬ
、ＹＯＬ〜Ｘ３Ｌ、Ｙ３Ｌ　　と、クリップングレジス
タ３９、すなわち、ＸＣ１ＸＣ１１ｐ　、　ＹＣｌｌｐ
Ｍｉｎ　　およびＸＣ１１ｐＭａｘ　。

ＹＣｌｌｐＭａｘと、テストウィンドウ制御器４５、す
なわち、ＸＴｅｓｔＭｉｎ　、　ＹＴｅ＋ｓｔＭｉｎ　
、　ＸＴｓｓｔＭａｘ。

ＹＴｅｓｔＭａｘとからである。もちろん、任意の時刻
においては、前記し友ように、マルチプレクサ１０１．
１０３，１０５，１０７への入力は、比較制御状態マシ
ン４９により発生され九■ＤＣＥｎａｂｌｅ信号を基に
して、Ｘ値またはＹ値である。

比較器１２１はマルチプレクサ１０１の出力とマルチプ
レクサ１０９の出力を比較する。同様に、比較器１２２
〜１２４は、一方ではマルチプレクサ１０３゜１０５．
１０７の出力を比較し、他方ではマルチプレクサ１０９
の出力を比較する。比較器１２１〜１２４の出力は１ル
チプレクサ１３１〜１４６へ入力される。それらのマル
チプレクサは適切なデータをレジスタへ送って下記のよ
うにロードさせる。

比較器１２１の出力端子はマルチプレクサ１３１〜１３
５．１３９，１４３へ接続される。それらのマルチプレ
クサは、第８図と下の第１表に示すように、Ｘ値に対し
てはレジスタＲ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ９，Ｒ
１３゜Ｒ１７，Ｒ１８，Ｒ１９をロードするｔめに用い
られ、Ｙ値に対してはレジスタＲ２３，Ｒ２４，Ｒ２５
，Ｒ２６，Ｒ２７゜Ｒ３１，Ｒ３５，Ｒ３９，Ｒ４０，
Ｒ４１をロードする九めに用いられる。第１表において
、Ａ、Ｂ、Ｃ，Ｄはそれぞれ比較器１２１，１２２，１
２３．１２４を指す。

比較器１２２の出力端子はマルチプレクサ１３２゜１３
５．１３６，１３７，１３８，１４０．１４４へ接続さ
れる。それらのマルチプレクサは、第８図と下の第１表
に示すように、Ｘ値に対してはレジスタＲ２、Ｒ５、Ｒ
６。

Ｒ７，Ｒ８，Ｒ１０，Ｒ１４，Ｒ１７，Ｒ２０，Ｒ２１
をロードするために用いられ、Ｙ値に対してはレジスタ
Ｒ２４゜Ｒ２７，Ｒ２８，Ｒ２９，Ｒ３０，Ｒ３２，Ｒ
３６，Ｒ３９，Ｒ４２゜Ｒ４３のために用いられる。

比較器１２３の出力端子はマルチプレクサ１３３゜１３
７．１３９，１４０，１４２，１４５へ接続される。そ
れらのマルチプレクサは、第８図と下の第１表に示すよ
うに、Ｘ値に対してはレジスタＲ３，Ｒ７，Ｒ９，ＲＩ
Ｏ。

Ｒ１２，Ｒ１５，Ｒ１８，Ｒ２０，Ｒ２２をロードする
九めに用いられ、Ｙ値に対してはレジスタＲ２５，Ｒ２
９゜Ｒ３１，Ｒ３７，Ｒ４０，Ｒ４２，Ｒ４４ｔ−ロー
ドするために用いられる。

比較器１２４の出力端子はマルチプレクサ１３４゜１３
８．１４２，１４３，１４４ｊ４５．１４６へ接続され
る。それらのマルチプレクサは、第８図と下の第１表に
示すように、Ｘ値に対してはレジスタＲ２，Ｒ８，Ｒ１
２゜Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６，Ｒ１９，Ｒ２１
，Ｒ２２をロードする九めに用いられ、Ｙ値に対しては
レジスタＲ２６，Ｒ３０，Ｒ３４，Ｒ３５，Ｒ３６，Ｒ
３７，Ｒ３８，Ｒ４１。

Ｒ４３，Ｒ４４’ｅロードする九めに用いられる。

行われて、格納され友比較は、サポートされている動作
（ＤＲＡＷ、四辺形表示、またはＢＬＩＴとしても知ら
れている）を正しく実行し、かつ正しいクリッピングを
行うために、座標シーケンシングブロック１７と機能ア
ドレッシングブロック１９により求められているもので
ある。

比較制御状態マシン４９ 比較制御状態マシン４９は、比較論理および結果記憶装
置内の各種の比較器、マルチプレクサおよびレジスタを
動作可能状態にする論理である。

比較制御状態マシン４９による座標レジスタとクリッピ
ングレジスタの絶対ローディングのための真理値表が、
クロックサイクルＯと１に対して第１表に示されている
。比較器１２１〜１２４には記号Ａ、Ｂ、Ｃがそれぞれ
付けられている。第１表は各入力Ｘ０Ｌ＝Ｘ３Ｌ　、　
ＸＣ１ＸＣ１１ｐ　、　ＸＣ１ＸＣ１１ｐ　。

ＸＴｅｓｔＭｉｎ　、ＸＴｅｓｔＭａｘに対する各比較
器１２１〜１２４の出力を示すものである。これに関連
して、第８図はマルチプレクサ１０１．１０３，１０５
，１０７の出力が比較器１２１〜１２４の一方の側へ入
力され、比較器１０９の出力が他の側へ入力されること
を示す。

矛盾がないようにするためには、他の順序（几とえばＸ
ＩＬ　の比較をＸＯＬ　に格納する）ではなく、ＸＯＬ
　の比較をＸＩＬへ、ＸＩＬ　の比較をＸ２Ｌへ、Ｘ２
Ｌ　の比較をＸ３Ｌへ格納する等の必要がある。

この理由から、「逆」欄が「ＹＥｓＪ　０時には、比較
器１２１〜１２４からの出力が逆にされる。これはマル
チプレクサ１３１〜１４６の右側入力により取扱われる
。指示され次比較器１２１〜１２４の出力が指示されて
いるマルチプレクサ１３１〜１４６の左側へ直接入力さ
れる。マルチプレクサの右側の入力端子は指示されてい
る比較器からの２ビット出力を逆のビット順で受ける。

し友がって、「逆」欄は、絶対座標ロードの友めのマル
チプレクサ１３１〜１４６に対するＭＵＸ選択線につい
ての真理値表となる。

第１表 Ｂ　　ＸＯＬ：ＸＩＬ　　　ＹＥＳ　　ＯＣＸＯＬ：Ｘ
２Ｌ　　　ＹＥＳ　　Ｏ Ｄ　　ＸＯＬ：Ｘ３Ｌ　　　ＹＥＳ　　ＯＡ　　ＸＯＬ
：ＸＣ１ＸＣ１１ｐ　ＹＥＳ　　ＩＢ　　、ＸＯＬ：Ｘ
Ｔｅ＠ｔＭｉｎ　ＹＥＳ　　ＩＣＸＯＬ：ＸＣ１ＸＣ１
１ｐ　ＹＥＳ　　ＩＤ　　ＸＯＬ：ＸＴｅｓｔＭａｘ　
ＹＥＳ　　ＩＸｌへの書込み Ａ　　　　　ＸＩＬ：ＸＯＬ　　　　　　ＮＯＯＣＸＩ
Ｌ：Ｘ２Ｌ　　　　　　ＹＥＳ　　　　ＯＤ　　　　　
ＸＩＬ：Ｘ３Ｌ　　　　　　ＹＥＳ　　　　ＯＡ　　　
　　ＸＩＬ：ＸＣＩＸＣｌｌｐ　　　ＹＥＳ　　　　　
ＩＢ　　　　　ＸＩＬ：ＸＴ＠ａｔＭｉｎ　　　ＹＥＳ
　　　　　ＩＣＸＩＬ：ＸＣ１ＸＣ１１ｐ　　　ＹＫＳ
　　　　　ＩＤ　　　　　ＸＩＬ：ＸＴｅｓｔＭａｘ　
　　ＹＥＳ　　　　　１Ｘ２への書込み Ａ　　　　　Ｘ２Ｌ：ＸＯＬ　　　　　　Ｎｏ　　　　
　ＯＢ　　　　　Ｘ２Ｌ：ＸＩＬ　　　　　　ＮＯＯＤ
　　　　　Ｘ２Ｌ：Ｘ３Ｌ　　　　　　ＹＥＳ　　　　
ＯＡ　　　　　Ｘ２Ｌ：ＸＣｉＸＣｌｌｐ　　　ＹＥＳ
　　　　ＩＢ　　　　　　Ｘ２Ｌ：ＸＴ＠ｓｔＭｉｎ　
　　ＹＥＳ　　　　　ＩＣＸ２Ｌ：ＸＣ１ＸＣ１１ｐ　
　　ＹＥＳ　　　　ＩＤ　　　　　Ｘ２Ｌ：ＸＴｅｓｔ
Ｍａｘ　　　ＹＥＳ　　　　ＩＸ３への書込み Ａ　　　　　Ｘ３Ｌ：ＸＯＬ　　　　　　Ｎｏ　　　　
　ＯＢ　　　　　Ｘ３Ｌ：ＸＩＬ　　　　　　Ｎｏ　　
　　　ＯＣＸ３Ｌ：Ｘ２Ｌ　　　　　　Ｎｏ　　　　　
ＯＡ　　　　　Ｘ３Ｌ：ＸＣ１ＸＣ１１ｐ　　　ＹＥＳ
　　　　ＩＢ　　　　　Ｘ３Ｌ：ＸＴａａｔＭｉｎ　　
　ＹＥＳ　　　　ＩＣＸ３Ｌ：ＸＣ１ＸＣ１１ｐ　　　
ＹＥＳ　　　　ＩＤ　　　　　Ｘ３Ｌ：ＸＴｅｓｔＭａ
ｘ　　　ＹＥＳ　　　　１ＸＣ１１ｐＭｉ　ｎ　ヘの書
込み Ａ　　　　　ＸＣ１ＸＣ１１ｐ：ＸＯＬ　　　Ｎｏ　　
　　　ＯＢ　　　　　ＸＣ１ＸＣ１１ｐ：ＸＩＬ　　　
ＮＯＯＣＸＣ１ＸＣ１１ｐ：Ｘ２Ｌ　　　Ｎｏ　　　　
　ＯＤ　　　　　ＸＣ１ＸＣ１１ｐ：Ｘ３Ｌ　　　Ｎｏ
　　　　　ＯＡ　　　　　ＸＴａｓｔＭｉｎ：ＸＯＬ　
　　Ｎｏ　　　　　ＩＢ　　　　　ＸＴｅａｔＭｔｎ：
ＸＩＬ　　　Ｎｏ　　　　　ＩＣＸＴｅａｔＭｉｎ：Ｘ
２Ｌ　　　Ｎｏ　　　　　ＩＤ　　　　　ＸＴｅａｔＭ
ｉｎ：Ｘ３Ｌ　　　ＮＯＩＸＣｌＸＣｌｌｐへの書込み Ａ　　　　　ＸＣ１ＸＣ１１ｐ：ＸＯＬ　　　Ｎｏ　　
　　　ＯＢ　　　　　ＸＣ１ＸＣ１１ｐ：ＸＩＬ　　　
Ｎｏ　　　　　ＯＣＸＣ１ＸＣ１１ｐ：Ｘ２Ｌ　　　Ｎ
ｏ　　　　　ＯＤ　　　　　ＸＣ１ＸＣ１１ｐ：Ｘ３Ｌ
　　　Ｎｏ　　　　　ＯＡ　　　　　ＸＴｅａｔＭａｘ
：ＸＯＬ　　　ＮＯＩＢ　　　　　ＸＴｅａｔＭａｘ：
ＸＩＬ　　　Ｎｏ　　　　　ＩＣＸＴ＠ａｔＭａｘ：Ｘ
２Ｌ　　　Ｎｏ　　　　　ＩＤ　　　　　ＸＴｅｓｔＭ
ａｘ：Ｘ３Ｌ　　　ＮＯ１第■表の結果がＹＯＬ−Ｘ３
Ｌ　、　ＹＣｌｌｐＭｉｎ　。

ＹＣｌｌｐＭａｘ　、　ＹＴｅｓｔＭｉｎ　、　ＹＴａ
ｇｔＭａｘに対して同様なやシ方で繰返えされる。第９
図はＤａｔａＩｎにおける信号の相対的なタイミングと
、ラストオフセットレジスタ４１　、　Ｘ／Ｙ　座標レ
ジスタ３７゜クリップングレジスタ３９および比較論理
および結果記憶装置にニジ行われるレジスタローディン
グとを示す。

比較制御状態マシンは、先に説明したように、書込みサ
イクルに関連する指標レジスタ値と第■表を用いて、指
標づけられ九ローディングを支持する。指標レジスタ値
により指され九レジスタは、指標づけられた書込みの種
類とは無関係に常に書込まれるから、その座標への単一
レジスタ書込みを仮定して、ＭＵ］Ｏｊ、１０３，１０
５．１０７　　に対する適切なＭＵＸ　Ｅｎａｂｌｅ　
　が比較制御状態マシンにより選択される。九とえば、
指標が３であるＸへの長方形書込みを受けたとすると、
比較論理はＸ３への明らかな書込みが受けられたかのよ
うに動作し、要求に応じてＸ３と（ＸＯＬ、ＸＩＬ、Ｘ
２Ｌ、ＸＣ１ＸＣ１１ｐ。

ＸＣ１ＸＣ１１ｐ、ＸＴｅｓｔＭｉｎ、ＸＴｅｓｔＭａ
ｘ）との比較を行う。レジスタの絶対ローディングと指
標づけられ几（または相対的に指標づけられ九）ロード
の間の違いは、指標づけられる場合には、比較論理およ
び結果記憶装置４７内の２つ以上の座標記憶装置レジス
タを、比較結果を受けることができるようにでき、マル
チプレクサ１３１〜１４６の九めのマルチプレクサ選択
が、第１［表ではなくて第■表に従って発生される。

指標が３である長方形Ｘ書込みの以前の例においては、
比較レジスタ（第■表ま九は第８図参照）Ｒ１−Ｒ３，
Ｒ１３〜Ｒ１６、Ｒ１７〜Ｒ１９，Ｒ２１〜Ｒ２２が書
込まれる。次のレジスタ対が同じ個々の比較結果を格納
する：　（Ｒ１７，Ｒ２１）　、　（Ｒ１８，Ｒ２２）
、　（Ｒ１、Ｒ１３）。

（Ｒ２，Ｒ１４）、　（Ｒ３，Ｒ１５）、　（Ｒ４，Ｒ
１６）。

第■表 比較器　　　比較　　　種類　　　逆　　指標Ｂ　　　
　ＸＯ：ＸＩ　　　ＰＮＴ　　　ｙｅｓ　　　−ＣＸＯ
：Ｘ２　　　ＰＮＴ　　　ｙｅｓ　　　−Ｄ　　　　Ｘ
Ｏ：Ｘ３　　　ＰＮＴ　　　ｙｅｓ　　　、＋ＣＸｌ：
Ｘ２　　　ＰＮＴ　　　ｙｅｓ　　　−Ｄ　　　　Ｘｌ
：Ｘ３　　　ＰＮＴ　　　ｙｅｓ　　　−Ｄ　　　　Ｘ
２：Ｘ３　　　ＰＮＴ　　　ｙｅｓ　　　−Ｂ　　　　
　　ＸＯ：ＸＩ　　　　　ＬＩＮＥ　　　ｙｅｓ　　　
　ＱＣＸＯ：Ｘ２　　　　　ＬＩＮＥ　　　ｙｅｓ　　
　　ＯＤ　　　　　　ＸＯ：Ｘ３　　　　　ＬＩＮＥ　
　　ｙｓａ　　　　ＯＣＸｌ：Ｘ２　　　　ＬＩＮＥ　
　　ｙｅｓ　　　　ＱＤ　　　　　　Ｘｌ：Ｘ３　　　
　　ＬＩＮＥ　　　ｙｅｓ　　　　ＯＤ　　　　　　Ｘ
２：Ｘ３　　　　　ＬＩＮＥ　　　ｙｅａ　　　　ＯＡ
　　　　　　ＸＯ：ＸＩ　　　　　ＬＩＮＥ　　　ｎｏ
　　　　　ＩＡ　　　　　　ＸＯ：Ｘ２　　　　　ＬＩ
ＮＥ　　　ｎｏ　　　　　ＩＡ　　　　　　　ＸＯ：Ｘ
３　　　　　ＬＩＮＥ　　　ｎｏ　　　　　ＩＣＸｌ：
Ｘ２　　　　ＬＩＮＥ　　　ｙｅｓ　　　　ＩＤ　　　
　　　Ｘｌ：Ｘ３　　　　　ＬＩＮＥ　　　ｙｓｓ　　
　　ＩＤ　　　　　　Ｘ２：Ｘ３　　　　　ＬＩＮＥ　
　　ｙｅｓ　　　　ＩＡ　　　　　　ＸＯ：ＸＩ　　　
　　ＬＩＮＥ　　　ｙｅｓ　　　　２ＣＸＯ：Ｘ２　　
　　　ＬＩＮＥ　　　ｙｅｓ　　　　２Ｄ　　　　　　
ＸＯ：Ｘ３　　　　　ＬＩＮＥ　　　ｙｅｓ　　　　２
Ｂ　　　　　　　Ｘｌ：Ｘ２　　　　　ＬＩＮＥ　　ｎ
ｏ　　　　　２Ｂ　　　　　　　Ｘｌ：Ｘ３　　　　　
ＬＩＮＥ　　　ｎｏ　　　　　２ＣＸ２：Ｘ３　　　　
　ＬＩＮＥ　　　ｙｅｓ　　　　２Ａ　　　　　　ＸＯ
：ＸＩ　　　　　ＩＪＮＥ　　　ｙｅｓ　　　　３ＣＸ
Ｏ：Ｘ２　　　　　ＬＩＮＥ　　　ｙｅｓ　　　　３Ｄ
　　　　　　ＸＯ：Ｘ３　　　　　ＬＩＮＥ　　　ｙｅ
ｌｌ　　　　３ＣＸｌ：Ｘ２　　　　　ＬＩＮＥ　　　
ｙｅｓ　　　　３Ｄ　　　　　　Ｘｌ：Ｘ３　　　　　
ＬＩＮＥ　　　ｙｅｓ　　　　３ＣＸ２：Ｘ３　　　　
　ＬＩＮＥ　　　ｎｏ　　　　　３Ｂ　　　　　　ＸＯ
：ＸＩ　　　ＴＲＩ／ＲＥＣＴ　　ｙｅｓ　　　　ＯＣ
ＸＯ：Ｘ２　　ＴＲＩ／’ＲＥＣＴ　　ｙｅｓ　　　　
ＯＤ　　　　　　ＸＯ：Ｘ３　　　ＴＲＩ／ＲＥＣＴ　
　ｙｅｓ　　　　ＯＣＸｌ：Ｘ２　　　ＴＲＩ／ＲＥＣ
Ｔ　　ｙｅｓ　　　　ＯＤ　　　　　　Ｘｌ：Ｘ３　　
ＴＲＩ／ＲＥＣＴ　　ｙｅｓ　　　　ＯＡ　　　　　　
ＸＯ：ＸＩ　　　ＴＲＩ／ＲＥＣＴ　　ｎｏ　　　　　
ＩＡ　　　　　　ＸＯ：Ｘ２　　　ＴＲＩ／ＲＥＣＴ　
　ｎｏ　　　　　ＩＣＸｌ：Ｘ２　　　ＴＲＩ／ＲＥＣ
Ｔ　　ｙｅｓ　　　　ＩＤ　　　　　Ｘｌ：Ｘ３　　Ｔ
ＲＩ／ＲＥＣＴ　　ｙｅｓ　　　　ＩＤ　　　　　　Ｘ
２：Ｘ３　　　ＴＲＩ／ＲＥＣＴ　　ｙａｓ　　　　ｉ
Ａ　　　　　　ＸＯ：Ｘ２　　　ＴＲＩ／ＲＥＣＴ　　
ｎｏ　　　　　２Ａ　　　　　　ＸＯ：Ｘ３　　　ＴＲ
Ｉ／ＲＥＣＴ　　ｎｏ　　　　　２Ｂ　　　　　　Ｘｌ
：Ｘ２　　　ＴＲＩ／ＲＥＣＴ　　ｎｏ　　　　　２Ｂ
　　　　　　Ｘｌ：Ｘ３　　　ＴＲＩ／ＲＥＣＴ　　ｎ
ｏ　　　　　２Ｄ　　　　　　Ｘ２：Ｘ３　　ＴＲＩ／
ＲＥＣＴ　　ｙｅｓ　　　　２Ｂ　　　　　　ＸＯ：Ｘ
Ｉ　　　ＴＲし’ＲＥＣＴ　　ｙｅｓ　　　　３ＣＸＯ
：Ｘ２　　　ＴＲＩ／ＲＥＣＴ　　ｙｅｓ　　　　３Ｄ
　　　　　　ｘｏ：ｘａ　　　ＴＲＩ／ＲＥＣＴ　　ｙ
ｅｓ　　　　３Ｂ　　　　　　ＸＩ：Ｘ３　　　ＴＲＩ
ＩＲＥＣＴ　　ｎｏ　　　　　３ＣＸ２：Ｘ３　　　Ｔ
ＲＩ／ＲＥＣＴ　　ｎｏ　　　　　３Ｂ　　　　　　Ｘ
Ｏ：ＸＩ　　　　ＱＵＡＤ　　　ｙｅｓ　　　　ＯＣＸ
Ｏ：Ｘ２　　　　ＱＵＡＤ　　　ｙｅｓ　　　　ＱＤ　
　　　　　ＸＯ：Ｘ３　　　　ＱＵＡＤ　　　ｙｅｓ　
　　　ＯＡ　　　　　　ＸＯ：ＸＩ　　　　　ＱＵＡＤ
　　　ｎｏ　　　　　ＩＣＸｌ：Ｘ２　　　　ＱＵＡＤ
　　　ｙｅｓ　　　　ＩＤ　　　　　　Ｘｌ：Ｘ３　　
　　ＱＵＡＤ　　　ｙａｓ　　　　ＩＡ　　　　　　Ｘ
Ｏ：Ｘ２　　　　　ＱＵＡＤ　　　ｎｏ　　　　　２Ｂ
　　　　　　Ｘｌ：Ｘ２　　　　ＱＵＡＤ　　　ｎｏ　
　　　　２Ｄ　　　　　　Ｘ２：Ｘ３　　　　ＱＵＡＤ
　　　ｙｅｓ　　　　２Ａ　　　　　　ＸＯ：Ｘ３　　
　　ＱＵＡＤ　　　ｎｏ　　　　　３Ｂ　　　　　　Ｘ
ｌ：Ｘ３　　　　　ＱＵＡＤ　　　ｎｏ　　　　　３Ｃ
Ｘ２：Ｘ３　　　　　ＱＵＡ、Ｄ　　　ｎｏ　　　　　
３状態発生論理５１ 状態発生論理５１は制御信号ＨＷ／ＳＷ、　ＵＰ／Ｒ−
ｔ。

−Ｌ　、　ＨＩ　Ｄ　／Ｖ　Ｉ　Ｓを発生する。凰γＳ
Ｗは、動作を本発明のハードウェアにより、またはソフ
トウェアにより行うことを示す２ビット値号である。

ＵＰ／Ｒ−ｔｏ−Ｌ　　は、動作を上から下へ、下から
上へ、右から左へ、左から右へのいずれで処理すべきか
を示す２ビット値号である。ＨＩＤ／ＶＩＳは、描くべ
き物体が隠されているかどうか、すなわち、活動状態に
あるクリップウィンドウのうしろにあるか、見えるかを
示す２ビット値号である。それらの信号を発生するため
に、状態発生論理５１が、Ｘ座標に対するレジスタＲ１
〜Ｒ２２と、Ｘ座標に対するレジスタＲ２３〜Ｒ４４と
、Ｘ／Ｙ　　座標レジスタ３７からの上位１８ピントが
全て１および全て０であることを示す４個の４ビット値
号とを入力として受ける。次に、状態発生論理５１によ
り行われる論理動作についての真理値表である第１０図
乃至第１４図を参照して、状態発生論理５１が前記制御
信号をどのようにして発生するかにつぃて説明する。第
１０図乃至第１４図に示す真理値表を実現する几めに必
要な論理回路は当業者にとっては周知である。

第１０図はＸＯ座標（ＸＯＬとＸ０Ｈ）　　のための比
較結果を用いる真理値表である。Ｘ１〜Ｘ３とＹＯ〜Ｙ
３　　の座標に対する比較結果を利用する真理値表は、
それらの座標を置き換え、Ｘ座標に対して、ＸＣ１ＸＣ
１１ｐ　、　ＸＣ１ＸＣ１１ｐ　、　ＸＴｅｓｔＭｉｎ
、ＸＴｅｓｔＭａｘの代りに５、ＹＣｌｔｐＭｉｎ、Ｙ
ＣｌｌｐＭａｘ、ＹＴｅａｔＭｉｎ。

ＹＴｓ　ｓ　ｔＭａ　ｘ　′ｔ″用いる。表の右側は入
力、左側は出力である。表において、記号「−」はなし
、０と！０は、それぞれ、バスピント値が全て１、ま友
は全てが１でないことを意味する（Ｘ／Ｘ座標レジスタ
３７から）、２と！２は、それぞれ、バスビット値が全
て０１または全てが０でないことを意味すル（Ｘ／Ｙ　
座ｇｐｖシスｐ　３７カラ）。ｒｘｏ　１ｎｓｉｄｅ２
１４Ｊは、３２ビットＸＯ座標を１５ピントで表現でき
ることを意味する。ｒｘｏ　Ｉｎ５ｉｄｅ　Ｃｆ１ｐＪ
は、ＸＯがクリップウィンドウの境界の上まｔは内側に
あることを意味する。ｊＸｏ　１ｎｓｉｄｅ　ｔｅｓｔ
ｊは、ＸＯがテストウィンドウＸの境界の上または内側
にあることを意味する。出力ｒＸｏ＜ＸＣ１ｉＸＣ１１
ｐ　、　［ＸＯぐσａｓｔＭｉｎＪ　、　ｒＸＯ＞ＸＣ
１１ＸＣ１１ｐ　Ｉ　ＩＸＱ＞ＸＴｅｓｔＭａｘＪは帰
還され、入力として用いられる。出力を形成する友めに
、水平行上の入力が一緒に論理積をとられ、列における
出力が一緒に論理和をとられる。

し友がって、友とえば第１０図の初めの２行を参照して
、Ｘｏ（３１）　（すなわち、それの符号ピント）１ｓ
　ＯＡＮＤ　Ｘｏ（３０：１４）　　（すなわち、それ
の上位ビット１４−３０　　）が全て０で、ＯＲＸｏ（
３１）　ｉｓＩ　ＡＮＤ　Ｘｏ（３０：１４）が全て１
であると、ＸＯは２１′の内側である。同様に、第１０
図の最後の行を参照して、ＸＯぐσ６ｓｔＭｉｎ　ｉｓ
　Ｏ（すなわち、誤ｔ）　）　ＡＮＤ　ＸＯ＞ＸＴｅａ
ｔＭａｘ　ｉｓ　Ｏであれば、ＸＯはテストウィンドウ
の内側である。

第１１Ｊ図と第１１ｂ図は、４つの各Ｘ頂点と４つの各
Ｙ頂点の間の比較を利用する真理値表である。

第１０図の場合と同様に、水平入力行上の値が一緒に論
理積をとられ、それの結果は論理１（真）ま友は０（偽
）であり、指示されｔ出力（上、下、右、左を除く）が
それの対応する列の論理和をとることによって形成され
る。０，１，２．３としてそれぞれ示されている出力上
、下、右、左は次のように解釈される。値０，１．２ま
次は３はＸＯ〜Ｘ３　またはＹＯ〜Ｙ３　のどの座標が
最大（上）、最小（下）、最も右側（右）および最も左
側（左）であるかを指定する。入力側の記号＜、＞、Ｅ
。

Ｌ、Ｇは、指定された結果が、それぞれ、より小さい、
より大きい、等しい、より小さいか等しい、およびより
大きいか等しい、ことを示す。

出力の意味は表により定められるが、以下に、指示され
ている出力が何を意味するかを言葉で述べる。

ｉｌｌｅｇａｌ−囲動の頂点により定められている物体
を通って水平線が引かれるとする と、その線は２つま念はそれ以上の 縁部と交差することを意味する。蝶 ネクタイを形成する物体は１１１ａｇｍｌを真にする物
体の例である。

ｈｏｒｉｚ　　−４つの頂点の全てが同じＹ値を有する
ことを意味する。

ｖｅｒｔ　　−４つの頂点の全てが同じＸＦｉを有する
ことを意味する。

ｒｅｃｔ　　−４つの座標で定められる物体が長方形を
形成することを意味する。

１ｉｎｅ−４つの座標で定められ友物体が線を形成する
ことを意味する。

ＥＱ−０１頂点Ｏが頂点１に等しいことを意味する（ｒ
ｉ！１じ点を定める）。

ＥＱｊ２　　　頂点１が頂点２に等しいことを意味する
（同じ点を定める）。

ＥＱ、−２３頂点２が頂点３に等しいことを意味する（
同じ点を定める）。

ＥＱｊ　　　頂点３は頂点Ｏに等しいことを意味する（
同じ点を定める）。

第１２ａ図乃至第１２ｄ図は、４個のＸ頂点および４個
のＹ頂点とクリッピング境界の間の比較を利用する真理
値表を示す。入力である上、下、右、左は第１１ａ図と
第１１ｂ図の真理値表からである。

出力である、上が見える、下が見える、右が見える、左
が見えるはｌ（すなわち、真）であり、４つの座標対に
より定められる物体はクリップウィンドウの内側である
。囲みクリップが１であると、物体は外側であるが、ク
リップウィンドウを囲む。

隠すけ四辺形だけに適用でき、４個の頂点の全てがクリ
ップウィンドウの右、左、上または下であることを示す
。ｈｉｄｄｅｎ−０１（ＢＬＩＴ　ＳＲＣ長方形を指す
）とｈｉｄｄｅｎ−２３（ＢＬＩＴ　ＤＥＢＴ長方形を
指す）はＢＬＩＴに対して同様な意味を持つ。

第１３図は４つのＸ頂点および４つのＹ頂点とテストウ
ィンドウ境界の間の比較を利用する真理値表を示す。出
力「テスト内の上」と「テスト内の下」は、真の時は、
物体の縁部がテストウィンドウの上と下の境界内にそれ
ぞれあることを示す。

第１４図は、信号ｂｌｉｔ　ｒ−ｔＯ−１、ｂｌｉｔ　
ｕｐと、ｄｒａｗ　ｒ−ｔｌｔ−１およびｄｒａｗ　ｕ
ｐを発生することにより、ページ交差と、クリップされ
た画素の処理とを最少にする九めに、物体を描く向きま
たはＢＬＩＴを行う向きを示す真理値表である。それら
の信号は第２図に示す信号である描く向きを含む。本発
明のこの面についてのこれ以上の詳細については、１９
　　年　月　日付の未決の　　　　　出願第号を参照さ
れ危い。

第１０図乃至第１４図に示す真理値表を基にして、状態
発生論理５１は第１図に示す信号謀。

ＳＷ、ＨＩＤ、ＶＩＳ　ｔ−次のようにして発生する。

Ｆｏｒ　ｑｕａｄｒｉｌａｔｅｒａｌ　　ｏｂｊ＠ｃｔ
ｓ−ＨＷ＝　ｈ　ｉ　ｄ　ｄ　ｅ　ｎ　０Ｒｓｕｒｒｏ
ｕｎｄ　ｃｆｌｐ　０Ｒ （ＮＯＴ　ｈｉｄｄｅｎ　ＡＮＤ ＮＯＴ　ｉｌｌ＠ｇａｌ　ＡＮＤ ａｌｌ　　ｖｅｒｔ％ａ＠ｓ　ａｒｅ　　１ｎａｌｄｅ
　２　　ＡＮＤ（ａｌｌ　ｖｅｒｔｌｃｅｓａｒｅ　ｌ
ｎｇｉｄｅ　ｔｅｓｔ　０Ｒ（ｌｉｎｅ　ＡＮＤ　ａｔ
　Ｉｅａｔｌｔ　ｏｎｅ　＊ｎｄｐｏｉｎｌ！　１ｎｓ
ｉｄｅｔ・ｓｌり　０Ｒ （ＸＯ＝Ｘ３　ａｒｓ　１ｎａｉｄｓ　ｔｅｔ＊ｔ　Ａ
ＮＤ　ｔｈ＠ｔｏｐｏｒ　ｂｏｔｔｃｔｎ　ｖｏｒｔｅ
ｘ　ｉｓ　１ｎｓｉｄｅムｓｔ）　０ＲｒｅｅＱ。

５Ｗ＝ＮＯＴ　「Ｗ。

ＨＩＤ＝ｈｉｄｄｅｎ ＶＩＳ＝ＮＯＴ　　ｈｉｄｄｅｎ Ｆｏｒ　　ＢＬＩＴｓ− ＦＷ＝ｈｉｄｊ３０Ｒ （ｈｉｄ−０１ＡＮＤ　ＢＬＩＴ　５ＲＣ−０皿−１０
）ＯＲ（ＮＯｌｒ　ｈｉｄ−０１ＡＮＤ ＢＬＩＴ　５ＲＣ−ＣＦ（Ｋ−１０ＡＮＤＮＯＴ　ｈｉ
ｄ−２３ＡＮＤ ｔｈｅ　　５ｏｕｒｃｅ　　ｒｅｃムｎｇｌｅ　　ｉｓ
　　量ｎ５ｉｄｅ　　２　　　　ＡＮ［：ｔｈｅ　　ｄ
ｅｓｉ！１ｎａｔｉｏｎ　　ｒｅｃｔａｎｇｌｅ　　ｉ
ｓ　　量ｎ５ｉｄ＠　２　　　）ＯＲ（ＢＬＩＴ−８Ｒ
Ｃ，−０皿−０１ＡＮＤＮＯＴ　ｈｉｄ−２３ＡＮＤ ｔｈｅ　５ｏｕｒｃ＠ｒ＠＋ｊａｎｇｌｅ　ｉｓ　１ｎ
ｓｉｄｅ　２　　ＡＮＤｔｈａ　ｄｅｓｔｉｎａｔｉｏ
ｎ　ｒｅｃ４ａｎｇｌｅ　ｌｓ　１ｎｓｉｄｅ　２”）
ここに、ＢＬＩ’ｊＳＲＣ−ＣＨＫはＣＰＵからの２ビ
ット値であって、元の長方形とクリッピングウィンドウ
の関係を考え几い時に「１０」ヘセットされる。

これが必要な理由は、本発明を利用できる各種のグラフ
ィックスソフトウェアが、ＳＲｃ長方形とクリッピング
境界の処理について一貫しているからである。この理由
から、ＢＬＩＴ　ＳＲＣ長方形クリップ検査をソフトウ
ェアが選択可能なオプションとして残した（ＢＩ、ＩＴ
−８ＲＴ−ＣＨＫ−ＯｆがＳＲＣクリップ検査を不能に
し、ＢＬＩＴ−８ＲＣ−ＣＩ（Ｋ−１０がＳＲＣクリッ
プ検査を不能にする）。

５Ｗ＝ＮＯＴ　　ＨＷ ［Ｄ−ｈｉｄ−２３ ＶＩＳ−ＮＯＴ　ｈｌｄｊ３ 四辺形物体についての把式から確めることができるよう
に、ここで説明しているグラフインクサブシステムの好
適な実施例におけるテストウィンドウ検査の効果を高め
るためにある最適化手法が適用される。

四辺形物体についての廣の式が反映するように、ここで
説明しているグラフィックスサブシステムの好適な実施
例にテストウィンドウ検査の利用を最適にして、有利で
ある時にはサブシステムを常に最大限に利用してき友。

隠されている（すなわち、見えない、またはクリップさ
れ九）画素の処理を必要としないように、座標シークン
シング論理１Ｔと、機能アドレッシング論理１９とはあ
る種のクリップされ九物体を処理する能力を有する。そ
れらの場合には、テストウィンドウ最適化の利用は不要
であるから、それらの物体における謀対ＳＷの判定を行
うことが禁止される。他の場合には、いくつかの頂点が
テストウィンドウの外側にあっても、ハードウェアが物
体を効果的に取扱えるようにするある種の特徴を物体は
持つことができる。

それらの種類に含まれる物体の例を、グラフィックスサ
ブシステムがそれらの物体をどのようにして取扱うかと
いうこととともに以下に示す。

１）クリップウィンドウを囲む物体−それらの物体の頂
点を、処理前に、クリップの境界と直接交換できる。こ
れは座標シーケンシング論理１Ｔで行われる。

２）テストウィンドウの中と外に頂点を１つずつ有する
線−それらの線の処理はテストウィンドウ内の頂点から
始ｐ、他の頂点へ向って続けられるように制約される。

線の見える部分が処理されると、テストウィンドウの外
の画素を処理する必要なしに処理はされる。処理の向き
の拘束は状態発生論理５１により決定される。線の見え
る部分が取扱われｔ後の処理の終了は機能アドレッシン
グ論理１９により行われる。

３）　　Ｘ方向の全ての頂点をテストウィンド、つの中
に有し、Ｙ方向の下頂点ま九は上頂点をテストウィンド
ウ内に有する任意の四辺形−それらの物体の処理は、物
体のどの側がテストウィンドウの中にあるかに応じて、
物体の上または下から行われるように拘束される。それ
から、物体の処理は、テストウィンドウの外側にある頂
点へ向かう向きで、他の側（上ｔａは下）へ向って進む
。物体の可視部分が処理されると、テストウィンドウの
外の画素を処理する必要なしに処理は終らされる。

処理の向きの拘束は状態発生論理５１により決定される
。物体の可視部分が取扱われｔ後の処理は機能アトレン
ジングブロックに：り終らされる。

【図面の簡単な説明】

第１図は本発明のワースステーション用のグラフィック
スサブシステムのブロック図、第２図は本発明のグラフ
ィックスサブシステムの座標ステージング部のブロック
図、第３図は加算器とマルチプレクサの詳しいブロック
図、第４図はＸ／Ｙ座標レジスタの詳しいブロック図、
第５図はクリップングレジスタの詳しいブロック図、第
６図はラスクオフセットレジスタの詳しいブロック図、
第７図はテストウィンドウ制御器の詳しいブロック図、
第８図は比較論理および結果記憶装置の詳しいブロック
図、第９図は制御状態マシンをロードする之めの相対的
なタイミングと、比較論理および結果記憶装置により行
われる比較を示す表、第１０図はＸＯ座標の比較結果を
利用する真理値表、第１１ａ図と第１１ｂ図はＸとＹの
各４つの頂点の間の比較を利用する真理値表、第１２Ｌ
〜１２ｄ図は４つのＸ、Ｙ頂点とクリッピング境界の間
の比較を利用する真理値表、第１３図は４つのＸ、Ｙ頂
点とテストウィンドウ境界の間の比較を利用する真理値
表、第１４図は物体を描く向きま友はｂｌｉｊ！ｓを行
う向きを示す真理値表である。 １５・・・・座標ステージング部、１９・・・・機能ア
ドレッシング部、２１・・・・マスク発生器、２３・・
・・直線アドレス発生器、３１・・・・加算器、３３・
・・・ローディング制御状態マシン、３５・・・・マル
チプレクサ、３７・・・・Ｘ／Ｙ　座標レジスタ、３９
・・・・クリップングレジスタ、４１・・・・ラスクオ
フセットレジスタ、４３・・・・指標レジスタ、４５・
・・・テストウィンドウ制御器、４γ・・・・比較論理
および結果記憶装置、４９・・・・比較制御状態マシン
、５１・・・・状態発生器、６７．６９゜７１．７３・
・・・全て１、全てＯ論理回路、９３・・・・減少器、
９５・・・・増加器、１２１〜１２４・・・・比較器。

Claims (1)

1. 【特許請求の範囲】 描くべき四辺形と動かすべきブロック映像の１つであつ
   て、グラフィックスサブシステムにより表示する物体の
   クリップングを、その物体の表示前に行うための計算に
   用いる、所定の上クリップ座標、所定の下クリップ座標
   、所定の右クリップ座標、所定の左クリップ座標を有す
   るクリップウィンドウと、前記上クリップ座標から、前
   記下クリップ座標から、前記右クリップ座標から、前記
   左クリップ座標から、物体の座標からの所定のＸオフセ
   ットおよび所定のＹオフセットを有するテストウィンド
   ウとを有し、前記物体のＸ座標とＹ座標の対の間で比較
   を行う装置において、 ａ）ｉ）前記物体座標を複数の物体座標レジスタにロー
   ドし、ｉｉ）前記クリップ座標を複数のクリップ座標レ
   ジスタにロードするため、およびｉｉｉ）前記所定のオ
   フセットを複数のオフセットレジスタにロードするため
   のローディング手段と、ｂ）前記比較を行うために前記
   ローディング手段へ結合される比較手段と、 ｃ）前記クリップウィンドウの境界に対する前記テスト
   ウィンドウの境界を計算するために、前記オフセットレ
   ジスタと前記クリップ座標レジスタへ結合される計算手
   段と、 ｄ）前記比較の所定の１つを選択するマルチプレクサ手
   段と、 ｅ）前記比較の選択された所定の１つを格納するレジス
   タ手段と、 ｆ）前記比較手段と、前記マルチプレクサ手段と、前記
   レジスタ手段との動作を制御する比較制御手段と、 ｇ）選択した所定の前記比較のあるものを基にして信号
   を発生するために前記レジスタ手段へ結合される状態発
   生手段と、 を備え、前記信号は、各物体座標対のＸ座標が前記所定
   の左クリップ座標より小さいか、前記所定の右クリップ
   座標より大きいか、前記所定の左クリップ座標マイナス
   前記オフセットより小さいか、前記所定の右クリップ座
   標プラス前記Ｘオフセットより大きいかどうかを指定し
   、前記左と右のクリップ座標内で、前記左クリップ座標
   マイナス前記Ｘオフセット内で、前記右クリップ座標プ
   ラス前記Ｘオフセット内で、１５ビットで表すことがで
   き、前記信号は、各物体座標対のＹ座標が、前記所定の
   下クリップ座標より小さいか、前記所定の上クリップ座
   標より大きいか、前記所定の下クリップ座標マイナス前
   記Ｙオフセットより小さいか、前記所定の上部クリップ
   座標プラス前記Ｙオフセットより大きいかどうかを指定
   し、前記信号は、前記下と上のクリップ座標内で、前記
   下クリップ座標マイナス前記Ｙオフセット内で、前記上
   クリップ座標プラス前記Ｙオフセット内で、１５ビット
   で表すことができることを特徴とするグラフィックスサ
   ブシステムにより表示すべき物体のＸとＹの座標対の比
   較を行う装置。