JP2002535759A - ３ｄパイプラインを使用したストレッチ・ブリッティングのための方法および装置 - Google Patents

Abstract

(57)【要約】 イメージ・スケーリングのための方法および装置を提供する。３Ｄパイプラインが、矩形モードをイネーブルするコマンド・ストリーム・コントローラを包含している。この３Ｄパイプラインは、頂点によって定義される矩形に関するアドレスを生成するウインドワを含んでいる。フィルタが、隣接ポイント間を、相対的なロケーションに基づいて補間し、各ピクセルに関する属性を生成する。カラー・カリキュレータが出力データの整列、およびディスティネーション表面に対する出力データの書き込みを行う。

Description

【発明の詳細な説明】

【０００１】 （発明の分野） 本発明は、電子デバイスによるグラフィックス表示に関する。より詳細に述べ
れば、本発明は、電子デバイスによって表示されるグラフィックスのストレッチ
・ブリッティング・オペレーション(stretch blitting operation)に関する。

【０００２】 （背景） 最近の２０年間で、パーソナル・コンピュータが日常的な使用に供されるよう
になった。教育ならびに娯楽用のゲームは、すでにＰＣ用の強力なアプリケーシ
ョンを有しており、３Ｄグラフィックスの導入によって強化されている。リアル
タイム・フォトスペシフィック・テクスチャ付き３Ｄグラフィックス(real-time
photo-specific textured 3D graphics）は、実世界のロケーションの正確なシ
ミュレーションを提供し、完全な視点の自由度をもって見ることができる。

【０００３】 高品質リアルタイム３Ｄグラフィックスの鍵は、ピクセル・メモリのアクセス
数を吊り上げるオブジェクトのレイヤがいくつも存在する環境下において散乱し
たシーンのレンダリングをサポートするシステム・アーキテクチャおよびメモリ
・アクセス・スキームを持つことである。関連するプロセッシングの負荷によっ
て、システムの更新レートが、リアルタイムと考えられているレート（３０Ｈｚ
）より低くなることがあってはならない。提案されているいくつかのソリューシ
ョンは、アプリケーションにプロセッシングの負荷をゆだねたが、そのためリア
ルタイムにおいては単純なシーンのレンダリングにも問題を生じている。より優
れたアクセラレータは、プロセッサ集約的なこれらのハードウエア機能を加速し
、プロセッサをハイ−レベル機能に解放する。一般的に、カスタム・アクセラレ
ーション・ハードウエア（ＡＳＩＣ−シリコン）は、レンダリング機能をはるか
に高速に実行し、より多くの時間をソフトウエア・アプリケーションのために残
す。このグラフィックス３Ｄレンダリング・エンジン、または３Ｄパイプライン
は、多数の乗算ならび加算回路を使用する。

【０００４】 テレビ会議およびその他のビデオ・イメージ操作もまた、デスクトップに持ち
込まれるようになった。ビデオ会議システムの使用で望まれる特徴の１つは、伝
送に先行してビデオ・イメージを各種サイズにスケーリングできることである。
小さいイメージは、提供される詳細は少ないが、通信帯域幅が小さく、レシピエ
ント・コンピュータ(recipient computer)において、より迅速に再生することが
できる。概してカメラは、そのカメラのイメージ・センサによって定義される最
大サイズを有するビデオ・イメージを生成する。その後このイメージは、スケー
リング装置によって、より小さなイメージ、あるいはより大きなイメージにスケ
ーリングすることができる。

【０００５】 ソース・ピクセルのディジタル・フィルタリングを使用してスケーリング後の
出力を提供する既存のビデオ・カメラは、ソース・ピクセル・クロックの単一サ
イクル内において各出力ピクセルを生成するように設計されている。言い換える
と、同一のクロック・サイクル内において、マルチ−タップ・フィルタの各タッ
プに印加がなされなければならないことになる。その結果、それぞれの個別のフ
ィルタ・タップを並列に処理するために、膨大な数の乗算ならびに加算回路が必
要になる。乗算ならびに加算回路の数が増加すると、それに従ってフィルタの伝
播遅延および消費電力も高くなる。さらに、集積回路（ＩＣ）内においてスケー
リング装置の実装を行う場合には、乗算ならびに加算回路の増加が実装するＩＣ
のダイ・サイズの増加にそのままつながる。最終的には、スケーリング・エンジ
ンがより高価なものとなる。

【０００６】 コンピュータ・システムが３Ｄレンダリング・システムをはじめ、ビデオ・イ
メージング・システムを含むとき、計算の高速化のためのハードウエア・アシス
トは、専有面積をはじめゲート数という意味において高価になる。したがって、
３次元レンダリングおよびビデオ・スケーリングを含むイメージング・システム
に関するゲート数が低減できると有利である。

【０００７】 （発明の要約） イメージ・スケーリングのための方法および装置を提供する。３Ｄパイプライ
ンが、矩形モードをイネーブルするコマンド・ストリーム・コントローラを包含
している。この３Ｄパイプラインは、頂点によって定義される矩形に関するアド
レスを生成するウインドワを含んでいる。フィルタが、隣接ポイント間を、相対
的なロケーションに基づいて補間し、各ピクセルに関する属性を生成する。カラ
ー・カリキュレータが出力データの整列、およびディスティネーション表面に対
する出力データの書き込みを行う。

【０００８】 以下、一例を示す形で、すなわち限定する意味ではなく、添付の図面に本発明
を示すが、それにおいては類似の要素に類似の参照番号が付されている。

【０００９】 （詳細な説明） テクスチャ・マッピング・エンジンを伴うグラフィックスのストレッチ・ブリ
ッティング(stretch blitting)のための方法および装置について説明する。以下
の説明においては、本発明の完全な理解の提供に資するために例示を目的として
多数の具体的な詳細を示す。しかしながら、当業者であれば、これらの具体的な
詳細を用いなくても本発明の実施が可能なことは明らかであろう。なお、本発明
が不明瞭になることを避けるため、構造ならびにデバイスの表現についてはブロ
ック図の形式を用いている。

【００１０】 この明細書において「一実施形態」もしくは「実施形態」と言うときは、当該
実施形態に関連して説明されている特定の特徴、構造もしくは特性が、本発明の
実施形態の少なくとも１つに含まれていることを意味する。また本明細書の随所
に用いている「一実施形態において」という表現は、必ずしもすべてが同じ実施
形態を参照している必要がないものとする。

【００１１】 ３次元レンダリングおよびビデオをともに含むコンピュータ・システムにおい
て、３Ｄレンダリングおよびストレッチ・ブリッティングの両方に関してハード
ウエア・アシストのためにゲートを再使用するシステムが実装される。ストレッ
チ・ブリッティングおよび３Ｄレンダリングに使用される計算は類似している。
したがって、３次元イメージのレンダリングに使用される３Ｄパイプラインを修
正すれば、アップ−スケーリングならびにダウン−スケーリング、フィルタリン
グ、表面フォーマットの変更、およびビデオ・イメージングに関するカラー・ス
ペースの変更に使用することができる。次に、以下に述べるように、テクスチャ
・マッピング・エンジンを使用する３Ｄパイプラインにイメージ操作が実装され
る。これは、イメージの操作を可能にするために３Ｄパイプラインの修正に使用
されるゲートの数が、これらの機能を独立して実装する場合に比較して格段に抑
えられることから有利である。

【００１２】 ストレッチ・ブリッティングを実行するために３Ｄパイプラインを使用すれば
、結果的にパフォーマンスが向上し、孤立的なストレッチ・ブリット・エンジン
に必要となるゲートが節約される。またストレッチ・ブリット・エンジンも、よ
り良好なスケーリングおよびフィルタリングを持つ３Ｄパイプラインの機能の利
点を持たせることによって改善される。さらに、３Ｄパイプラインの高度にパイ
プライン化されたフォーマットが好適に使用されて、ストレッチ・ブリッタのパ
フォーマンスが向上する。

【００１３】 標準の３Ｄパイプラインから多数の変更が行なわれる。３Ｄパイプラインにお
いて、三角形に加えて矩形を扱うことができるように、セットアップ・エンジン
およびウインドワが修正される。また、４：２：２ならびに４：２：０のデータ
におけるアドレッシングを可能にするためにマッピング・アドレス・ジェネレー
タも修正される。さらにそれに加えて、これらのタイプのデータのアドレッシン
グを可能にするためにキャッシュが修正される。これらすべての変更については
、詳細を後述する。

【００１４】 図１は、本発明の実装が考えられるコンピュータ・システムを示したブロック
図である。このシステムは、１ないしは複数のプロセッサ１１０を含んでいる。
プロセッサ１１０は、ホスト・バス１１５に結合することができる。ホスト・バ
ス１１５は、ホスト・ブリッジ１２０に結合され、グラフィックス・カードまた
はグラフィックス・サブシステム１３０をプロセッサ１１０に結合することがで
きる。ホスト・ブリッジ１２０にメモリ１２５を結合することもできる。さらに
ホスト・ブリッジ１２０に、ＰＣＩバス１５０等のシステム・バス１５０を結合
することもできる。ＰＣＩバス１５０は、ＰＣＩ−ＩＳＡブリッジ１６０に結合
されている。ＰＣＩ−ＩＳＡブリッジ１６０には、ポートをはじめ、拡張ＩＳＡ
バスが結合されている。

【００１５】 グラフィックス・アクセラレータ１３０は、３次元イメージをレンダリングす
るための３Ｄエンジン１４０を含んでいる。後述するが、３Ｄエンジン１４０は
、それに加えて、ストレッチ・ブリッティングにも使用することができる。グラ
フィックス・カード１３０には、ビデオ入力、ディスプレイ、テレビジョン等の
各種入力デバイスおよび出力デバイスを結合することができる。またグラフィッ
クス・カード１３０は、グラフィックス・オペレーションを高速化するためにロ
ーカル・メモリ１４７を含んでもよい。さらに、中央ユニット１４０、１４５が
ローカル・キャッシュ・メモリを含むことがあり、それについても後述する。グ
ラフィックス・カード１３０は、バス１３５を介して、あるいは類似の接続手段
を介してホスト・ブリッジ１２０に結合することができる。

【００１６】 図２は、３Ｄパイプラインのブロック図である。３Ｄエンジン２１０は、テク
スチャ・パイプライン２１５を含んでいる。この３Ｄエンジンは、この分野にお
いてよく知られているように、３次元レンダリングに使用することができる。３
Ｄパイプラインは、以下に説明するように、ストレッチ・ブリッティングにも使
用することができる。一実施形態においては、ストレッチ・ブリッティング・デ
コーディングが、指定された矩形プリミティブ・タイプを伴う、ＧＦＸＰＲＩＭ
ＩＴＩＶＥと呼んでいる特定のコマンド（以下、ＧＦＸｒｅｃｔａｎｇｌｅコマ
ンドという）に応答して実行される；しかしながら、それ以外のコマンド名およ
びフォーマットを使用することも可能である。

【００１７】 コマンド・ストリーム・コントローラ２２０が結合されており、たとえばプロ
セッサまたはバッファといった外部ソースからコマンドを受け取る。コマンド・
ストリーム・コントローラ２２０は、コマンドのパースおよびデコードを行い、
適切なコントロール機能を実行する。受け取ったコマンドがＧＦＸｒｅｃｔａｎ
ｇｌｅコマンドでなかった場合には、コマンド・ストリーム・コントローラ２２
０からセットアップ・エンジン２２５にコントロール信号が渡される。またコマ
ンド・ストリーム・コントローラ２２０は、非ＧＦＸｒｅｃｔａｎｇｌｅコマン
ドに関するメモリ・マネジメント、状態変数マネジメント、２次元オペレーショ
ン等のコントロールも行う。

【００１８】 一実施形態においては、コマンド・ストリーム・コントローラ２２０がＧＦＸ
ｒｅｃｔａｎｇｌｅコマンドを受け取ると、頂点情報がセットアップ・エンジン
２２５に渡される。一実施形態においては、コマンド・ストリーム・コントロー
ラ２２０からセットアップ・エンジン２２５に、矩形の左上、右下、および左下
の頂点が提供される。頂点は、セットアップ・エンジン２２５によって、平面方
程式の３つの項を計算するために使用される：すなわち、Ｘ、Ｙそれぞれに関す
る属性の変化レート、および初期ポイントである。

【００１９】 それに加えて、テクスチャ・マッピングの実行時には、セットアップ・エンジ
ン２２５が、これらの頂点によって定義される三角形を含むバウンディング・ボ
ックスを決定する。

【００２０】 セットアップ・エンジン２２５は、ディスティネーション・ロケーションの左
上頂点、右下頂点、および左下頂点をコマンド・ストリーム・コントローラ２２
０から受け取る。またセットアップ・エンジン２２５は、原始サイズを定義する
各頂点の座標の第２のセットも受け取る。セットアップ・エンジン２２５は、こ
れら２つのセットの座標の比を計算し、ストレッチングの係数、すなわちサイズ
における拡張または縮小の係数を決定する。ディスティネーション座標はウイン
ドウ基準であり、一方ソースに関する座標は、ソース・イメージの左上コーナが
基準であり、したがって左上座標は常に（０，０）になる。ここで、セットアッ
プ・エンジンの方程式が、３Ｄレンダリング用の三角形に関して行なわれる計算
のサブセットであることに注意する必要がある。つまり、追加のハードウエアが
まったく必要ないことになる。セットアップ・エンジン２２５はさらに、矩形プ
リミティブのバウンディング・ボックスを定義するエッジを生成する。このバウ
ンディング・ボックス情報を、セットアップ・エンジン２２５はウインドワ(win
dower)２３０に提供する。

【００２１】 ウインドワ２３０はディスティネーション表面に関するアドレスを生成する。
ウインドワ２３０は、一般に、各ペアとなる頂点を通るラインを引くことによっ
てこれらのアドレスを生成する。トップ・ライン５１０より上側のエリアは負に
ラベル付けされ、トップ・ライン５１０より下側のエリアは正にラベル付けされ
る。また、ボトム・ライン５２０より下側のエリアは負にラベル付けされ、ボト
ム・ライン５２０より上側のエリアには、正の値が与えられる。さらに、エッジ
・ライン５３０より内側のエリアには正の値が与えられ、エッジ・ライン５３０
より外側のエリアは負にラベル付けされる。これらは、エッジ・テストと呼ばれ
ている。ウインドワ２３０は、これら３つすべてのエッジ・テストに適合するす
べてのピクセルのアドレスを計算する。これにより、表示される三角形５４０が
定義される。以上については、図５Ａおよび図５Ｂに図示されている。

【００２２】 ストレッチ・ブリッティングについては、ウインドワ２３０の別の側面が使用
される。ウインドワ２３０は、セットアップ・エンジン２２５からウインドワ２
３０に渡された、バウンディング・ボックス５９０の外側となるエリアを表示す
ることができない。したがって、エッジ・テストは常に正に強制され、その結果
、バウンディング・ボックス５９０全体のエリアとしてエリアが定義される。ウ
インドワ２３０は、バウンディング・ボックス内のピクセルを反復して、ＧＦＸ
ｒｅｃｔａｎｇｌｅコマンドによって書き込まれるデータに関する読み出しおよ
び書き込みアドレスを生成する。言い換えると、三角形のエッジの方程式が常に
渡され、それによってウインドワ２３０は、三角形の境界において停止すること
なく、全体の矩形を処理することができる。これらの読み出しおよび書き込みア
ドレスは、マッピング・アドレス・ジェネレータに渡される。

【００２３】 ウインドワ２３０は、図２には示していないキャッシュ・メモリに対するデー
タのアクセスを行うための、ピクセルの読み出しおよび書き込みアドレスを生成
する。またウインドワ２３０は、アルファ・ブレンド・ステップに関するディス
ティネーション項をカラー・カリキュレータ２８０に提供する。ウインドワ２３
０は、ディスティネーション情報をフレーム・バッファから獲得する。

【００２４】 ウインドワ２３０は、３Ｄパイプラインにおいて使用可能な深いパイプライン
化を利用する。ウインドワ２３０がバウンディング・ボックスおよび頂点をセッ
トアップ・エンジン２２５から受け取ると、ウインドワ２３０は、アドレスの生
成を開始する。これらのアドレスに関するデータは、メモリからフェッチされる
。メモリは、比較的長い待ち時間を有する。したがって、ウインドワ２３０がア
ドレスを生成するとき、データに対する要求がパイプライン化され、各要求のコ
ントロール・セクションがＦＩＦＯ内に収められる。このように、データに対す
る要求は、生成されたそれぞれのアドレスごとに、そのアドレスの生成に従って
連続的にメモリに送られる。その結果、メモリの待ち時間の影響は、最初のピク
セル・データが要求されたときだけに限られる。パイプライン化によって、続く
ピクセルに関してはメモリ待ち時間の影響が除去され、クロックごとにスループ
ットを維持してピクセルを生成することが可能になる。パイプライン化は、面積
という意味において高価であり、３Ｄエンジン用にすでに用意されているパイプ
ラインの再使用は有利である。

【００２５】 マッピング・アドレス・ジェネレータ２４０は、テクスチャ・マップ内の特定
のピクセルをフェッチするための実際のアドレスを生成する。一実施形態におい
ては、マッピング・アドレス・ジェネレータ２４０が、次式に従ってディスティ
ネーション・エリアを計算する。 ｕ（ｘ，ｙ）＝（Ｃ_xS・ｘ＋Ｃ_yX・ｙ＋Ｃ_OS）／（Ｃ_xiW・ｘ＋Ｃ_yiW・ｙ＋Ｃ _OiW ）＋Ｐ_Ou

【００２６】 この式は、３Ｄレンダリングの分野においてはよく知られている。

【００２７】 以下に示す表の値を使用することによって、複雑なテクスチャ・マッピングの
式を簡略化してストレッチ・ブリット計算用に使用することが可能になり、その
結果、両方の目的に対してハードウエアを使用することができる。Ｃ_XSおよびＣ _OS は、平面係数として直接マッピング・アドレス・ジェネレータ２４０に分配さ
れる。

【００２８】

【表１】

【００２９】 これにより、上記の式の分母を「１」にすることができる。その結果、次に示
すような簡略化した式が得られる。 ｕ（ｘ，ｙ）＝Ｃ_xS・ｘ＋Ｃ_yX・ｙ＋Ｃ_OS これは、単純な平面Ａｘ＋Ｂｙ＋Ｃを定義する。マッピング・アドレス・ジェ
ネレータ２４０は、頂点に関する正規化されていない値を受け入れるように修正
されている。ビデオ・アドレスは、一般に正規化されてないが、３Ｄレンダリン
グの座標セットは、通常、正規化されている。マッピング・アドレス・ジェネレ
ータ２４０が操作することができる値を修正することによって、３Ｄパイプライ
ンをストレッチ・ブリッティングに使用することが可能になる。

【００３０】 フェッチ・ユニット２４５はメモリ・マネジメントおよびシリアル化を行う。
フェッチ・ユニット２４５は、キャッシュ２６０またはその他のメモリ内にスト
アされているソース・マップに対する要求を発する。フェッチ・ユニット２４５
は、マッピング・アドレス・ジェネレータ２４０から提供された読み出しアドレ
スをキャッシュ・アドレスに変換する。フェッチ・ユニット２４５によって生成
されたキャッシュ・アドレスはキャッシュ２６０に渡される。キャッシュ２６０
内にデータが見つからないときには、フェッチ・ユニット２４５は、メモリにそ
のデータを要求し、そのデータが到来したとき、それをキャッシュ内に収める。

【００３１】 キャッシュ・アドレスにストアされているピクセル・データは、フィルタ２５
０に送られる。マッピング・アドレス・ジェネレータ２４０は、端数ピクセル・
ポジショニング・データおよび隣接ピクセルに関するキャッシュ・アドレスをフ
ィルタ２５０に渡す。フィルタリング・テクニックについては、この分野におい
てよく知られており、これ以上の議論は省略する。

【００３２】 ブレンド用のアルファ値を生成するために補間器２７０が使用されることがあ
る。アルファ・ブレンドは、フレーム・バッファ内にすでに存在するイメージの
部分およびソース・イメージの部分を不透明化することを可能にする。α項は、
ソースの不透明度を定義する。一実施形態については、アルファ値がストレッチ
・ブリッティングに関して固定されており、補間器２７０が使用されない。アル
ファ値が固定でない場合、マッピング・アドレス・ジェネレータ２４０に関して
上述した式と同じ式が用いられる。また別の実施形態の場合には、３つの頂点す
べてにおいてアルファ値が指定され、補間器２７０が、これらの頂点におけるア
ルファ値の間の滑らかなブレンドを生成する。アルファ値は、カラー・カリキュ
レータ２８０に渡される。

【００３３】 一実施形態におけるカラー・スペース変換およびチャンネル割り当てフォーマ
ットについて、次の表にまとめる。

【００３４】

【表２】

【００３５】 別の実施形態については、サポートされているソース表面および出力モードか
ら上記とは異なる表面が生成されることもある。

【００３６】 チャンネル・オペレーション・ユニット２５５は、カラー・チャンネル割り当
てオペレーション（Ｙ、Ｕ、およびＶチャンネル）を行う。ＹＵＶからＲＧＢへ
のカラー・スペース変換も行なわれる。別の実施形態の場合には、チャンネル割
り当ておよびカラー・スペース変換が、ともにチャンネル・オペレーション・ユ
ニット２５５において行なわれる。一実施形態については、３つのパスがＹＵＶ
チャンネル変換に使用される。まず、中間ピクセルに関するＵおよびＶ値の補間
を伴いつつ、各ピクセルが４：４：４フォーマットにアップ−サンプリングされ
る。続いて、３つのパスにおいて表面フォーマット変換が行なわれる。第１のパ
スにおいてはＹ値の書き込みが行なわれ、第２のパスにおいてはＵ値の書き込み
が行なわれ、第３のパスにおいてはＶ値の書き込みが行なわれる。これによって
平面フォーマットからパック・フォーマットへの負担の小さい変換が得られ、３
つのアドレス・ストリームが不要になる。これらの変換は、テレビ会議およびそ
の他の応用に使用することができる。

【００３７】 一実施形態においては、４：２：０から４：２：２へのチャンネル割り当てが
、カラー・カリキュレータ２８０のデータ整列レジスタ内で行なわれる。

【００３８】 一実施形態においては、カラー・カリキュレータ２８０が特に、次に示すブレ
ンド式を使用する。 ［カラー］＝α×［ソース］＋（１−α）×［ディスティネーション］

【００３９】 カラー・カリキュレータ２８０は、到来する３つの値、すなわちチャンネル・
オペレーション・ユニット２５５からのソース・カラー、ウインドワ２３０によ
ってフェッチされた、メモリからのディスティネーション・カラー、および補間
器２７０からのアルファ値（固定されている場合もある）を受け取る。カラー・
カリキュレータ２８０内におけるパッキング・ロジックは、データを整列させ、
それをディスティネーション表面に書き込む。

【００４０】 図３は、イメージ・ストレッチングのプロセスを表したフローチャートである
。ブロック３１０において、矩形プリミティブ・タイプがイネーブルされる。こ
の矩形プリミティブ・タイプによって３Ｄエンジンは、３つのポイントにより記
述されるオブジェクトを矩形として認識することができる。この矩形は、３つの
頂点によって記述される、有効な選別順序に矛盾しない正しい巻き付け順序で軸
整列される矩形である。これらの頂点は、直角三角形を記述し、その三角形の底
辺はｘ軸と平行になり、三角形の垂直の辺はｙ軸と平行になる。４番目のポイン
トは、これら３つの頂点に基づいて導かれる。一実施形態の場合には、ストレッ
チ・ブリッティングの開始時にすでに矩形プリミティブ・タイプがイネーブルさ
れているとき、このステップを省略することができる。

【００４１】 ブロック３２０においては、矩形コマンドが３Ｄエンジンに渡される。この矩
形コマンドは、３Ｄエンジンに対して、続く情報が、３次元レンダリングの情報
ではなく、ストレッチ・ブリッティングの情報になることを示す。

【００４２】 ブロック３３０において、このプロセスは、３Ｄパイプラインのフラッシュが
行なわれているか否かについての吟味を行う。３Ｄパイプラインが並列処理を許
容することから、一実施形態の場合には、ビデオ・ストレッチングの初期化に先
行してそのフラッシュが行われる。また一実施形態の場合には、このステップお
よびステップ３３５が省略される。３Ｄパイプラインのフラッシュが行なわれて
いなければ、プロセスがブロック３３５に進み、それにおいて３Ｄパイプライン
のフラッシュが行なわれるまで待機する。その後プロセスは、ブロック３４０に
引き継がれる。３Ｄパイプラインのフラッシュがすでに行なわれていれば、プロ
セスが直接ブロック３４０に引き継がれる。

【００４３】 ブロック３４０においては、３Ｄパイプライン２１０内のセットアップ・エン
ジン２２５に矩形データが渡される。矩形データは、操作が行われるデータの矩
形を定義する。

【００４４】 ブロック３４５においては、ウインドワによってＸＹ座標が計算される。この
ＸＹ座標は、イメージのディスティネーション表面を定義する。

【００４５】 ブロック３５０においては、マッピング・アドレス・ジェネレータ（ＭＡＧ）
によってＵＶ座標が計算される。ＵおよびＶ座標は、イメージのソース表面を定
義する。

【００４６】 ブロック３６０においては、ピクセル・データがフェッチされ、キャッシュさ
れる。一実施形態の場合、ピクセル・アドレスが生成された後にこれが生じる。
一実施形態においては、ピクセル・データが４×４のデータのブロックにキャッ
シュされる。

【００４７】 ブロック３７０においては、ピクセル値の補間が行なわれる。ここでは、ディ
スティネーション表面内のピクセルのそれぞれに関する属性が生成される。

【００４８】 ブロック３８０においては、チャンネル割り当ておよびカラー・スペース変換
のステップが実行される。一実施形態の場合には、これらのステップが、要求が
あったときに限って実行される。また別の実施形態の場合には、これらのステッ
プが常に実行される。

【００４９】 ブロック３９０においては、カラー・カリキュレータがデータのアルファ・ブ
レンド、データの整列、およびディスティネーション表面へのその書き込みを行
う。これにより、ディスティネーション・イメージが生成される。このプロセス
の最後には、ディスティネーション・イメージ内のピクセルのそれぞれが既知と
なり、ディスティネーション・イメージが表示される。

【００５０】 以上、具体的な実施形態を参照して本発明の説明を行ってきた。しかしながら
、付随する特許請求の範囲に示したように本発明の精神ならびに範囲はより広範
なものであり、それから逸脱することなく、それらに対する各種の修正ないしは
変更が可能であることは明らかである。したがって、本件明細書ならびに図面は
、例示に過ぎず、限定を意図したものではないことを理解する必要がある。

【図面の簡単な説明】

【図１】 本発明の実装が考えられるコンピュータ・システムを示したブロック図である
。

【図２】 ビデオ・イメージの操作を行うための３Ｄパイプラインを一実施形態として示
したブロック図である。

【図３】 ビデオ・イメージのストレッチングのプロセスを一実施形態として示したフロ
ーチャートである。

【図４】 １６×１２の矩形の場合のディスティネーション・データを示している。

【図５Ａ】 ３Ｄレンダリングおよびストレッチ・ブリッティングに関してウインドワによ
って実行されるエッジ・テストを示している。

【図５Ｂ】 ３Ｄレンダリングおよびストレッチ・ブリッティングに関してウインドワによ
って実行されるエッジ・テストを示している。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ Ｆターム(参考） 5B056 BB28 BB52 FF16 HH03 5B057 CA01 CA08 CA13 CA16 CA17 CB01 CB08 CB13 CB16 CD05 CE17 CE18 CH05 CH09 5B080 CA04 CA09 FA02 FA03 GA00 GA22

Claims (20)

【特許請求の範囲】
1. 【請求項１】 ３次元レンダリングおよびストレッチ・ブリッティングに使
   用される３Ｄパイプラインにおいて、ストレッチ・ブリッティング用の３Ｄパイ
   プラインが： 矩形モードをイネーブルするコマンド・ストリーム・コントローラ； 頂点によって定義される矩形に関するアドレスを生成するウインドワ； それぞれのピクセルに関して、相対的なロケーションに基づいて隣接ポイント
   間の補間を行って、それぞれのピクセルに関する属性を生成するフィルタ；およ
   び、 出力データの整列およびディスティネーション表面に対する該出力データの書
   き込みを行うカラー・カリキュレータ； を包含することを特徴とする３Ｄパイプライン。
2. 【請求項２】 ソースおよびディスティネーションのアドレスの座標の比を
   もたらす初期ポイントおよびＸならびにＹに関する属性の変化レートの計算を行
   い、かつ前記ウインドワに渡される前記矩形を定義するバウンディング・ボック
   スを生成するセットアップ・エンジン； をさらに包含することを特徴とする前記請求項１記載の３Ｄパイプライン。
3. 【請求項３】 ピクセル・マップ内の特定のピクセルをフェッチするための
   実際のアドレスを生成するマッピング・アドレス・ジェネレータ； をさらに包含することを特徴とする前記請求項１記載の３Ｄパイプライン。
4. 【請求項４】 前記マッピング・アドレス・ジェネレータは、頂点に関する
   正規化されていない値を使用することを特徴とする前記請求項３記載の３Ｄパイ
   プライン。
5. 【請求項５】 メモリ・マネジメントおよびキャッシュ・ハンドリングを提
   供するフェッチ・ユニット； をさらに包含することを特徴とする前記請求項１記載の３Ｄパイプライン。
6. 【請求項６】 ＹＵＶスペース内におけるチャンネル変換を実行するチャン
   ネル・オペレーション・ユニット； をさらに包含することを特徴とする前記請求項１記載の３Ｄパイプライン。
7. 【請求項７】 前記変換は、４：２：２から４：２：０のＹＵＶスペースへ
   の変換であることを特徴とする前記請求項６記載の３Ｄパイプライン。
8. 【請求項８】 前記カラー・カリキュレータは、さらにカラー・スペース変
   換を実行することを特徴とする前記請求項１記載の３Ｄパイプライン。
9. 【請求項９】 前記カラー・スペース変換は、ＹＵＶからＲＧＢへの変換で
   あることを特徴とする前記請求項８記載の３Ｄパイプライン。
10. 【請求項１０】 アルファ・ブレンドのためのアルファ値を生成する補間器
    ； をさらに包含することを特徴とする前記請求項１記載の３Ｄパイプライン。
11. 【請求項１１】 前記カラー・カリキュレータは、さらに前記補間器によっ
    て提供されるアルファ値を使用して出力データのアルファ・ブレンドを行うこと
    を特徴とする前記請求項１０記載の３Ｄパイプライン。
12. 【請求項１２】 前記ウインドワは、ディスティネーション表面に関するア
    ドレスを生成することを特徴とする前記請求項１記載の３Ｄパイプライン。
13. 【請求項１３】 前記ディスティネーション表面は、全体のバウンディング
    ・ボックスについてエッジ・テストを強制的に通過させることによって生成され
    ることを特徴とする前記請求項１２記載の３Ｄパイプライン。
14. 【請求項１４】 前記ウインドワは、深いパイプライン化を使用して連続的
    にアドレスを生成し、かつ生成に従って前記アドレスを連続的にメモリに送り、
    それによりメモリの待ち時間の影響を抑えることを特徴とする前記請求項１記載
    の３Ｄパイプライン。
15. 【請求項１５】 ３次元（３Ｄ）パイプラインにおける方法であって： 信号を受け取るステップ； エリアを定義する２ないしはそれを超える数の座標ポイント受け取るステップ
    ； 前記信号に基づいて、前記エリアが三角形であるか矩形であるかを決定するス
    テップ； 前記エリアが三角形の場合には、前記エリアに関するデータに基づいて３Ｄイ
    メージを生成するステップ；および、 前記エリアが矩形の場合には、前記エリアに関するデータに対してストレッチ
    ・ブリッティング・オペレーションを実行するステップ； を包含することを特徴とする方法。
16. 【請求項１６】 前記信号に基づいて前記３Ｄパイプラインに関する、前記
    座標ポイントがビデオ・イメージを定義するか、あるいはレンダリングに関する
    ３次元イメージを定義するかを示す状態をセットするステップ； をさらに包含することを特徴とする前記請求項１５記載の方法。
17. 【請求項１７】 前記エリアが矩形の場合には、前記データの処理に先行し
    て前記３Ｄパイプラインのフラッシュを行うステップ； をさらに包含することを特徴とする前記請求項１５記載の方法。
18. 【請求項１８】 前記信号は、矩形コマンドであることを特徴とする前記請
    求項１５記載の方法。
19. 【請求項１９】 前記複数の座標ポイントは、直角三角形の左上頂点、右下
    頂点、および左下頂点を定義し、前記矩形は、右上頂点を決定することによって
    定義されることを特徴とする前記請求項１５記載の方法。
20. 【請求項２０】 ３次元（３Ｄ）パイプラインにおけるディジタル・ビデオ
    ・データのストレッチ・ブリッティングを行う方法であって： 矩形コマンドを受け取るステップ； 直角三角形の左上頂点、右下頂点、および左下頂点を受け取るステップ； 矩形を定義するバウンディング・ボックスを割り出すステップ； イメージのディスティネーション表面を計算するステップ； イメージのソース表面を計算するステップ； ピクセル値のフェッチおよびキャッシュを行うステップ； 前記ピクセル値の補間を行って、前記ディスティネーション表面におけるピク
    セルを生成するステップ；および、 前記ディスティネーション表面を表示するステップ； を包含することを特徴とする方法。